JP2004266175A - 複数電極接着用の電子部品とその実装方法 - Google Patents

複数電極接着用の電子部品とその実装方法 Download PDF

Info

Publication number
JP2004266175A
JP2004266175A JP2003056587A JP2003056587A JP2004266175A JP 2004266175 A JP2004266175 A JP 2004266175A JP 2003056587 A JP2003056587 A JP 2003056587A JP 2003056587 A JP2003056587 A JP 2003056587A JP 2004266175 A JP2004266175 A JP 2004266175A
Authority
JP
Japan
Prior art keywords
electrodes
chip
anisotropic conductive
adhesive
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003056587A
Other languages
English (en)
Other versions
JP3755824B2 (ja
Inventor
Yuji Suda
祐史 須田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOSHO KK
LIFE KK
Life KK
Original Assignee
KOSHO KK
LIFE KK
Life KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOSHO KK, LIFE KK, Life KK filed Critical KOSHO KK
Priority to JP2003056587A priority Critical patent/JP3755824B2/ja
Priority to DE102004010633A priority patent/DE102004010633A1/de
Priority to KR1020040013848A priority patent/KR100621053B1/ko
Priority to US10/791,876 priority patent/US6911606B2/en
Publication of JP2004266175A publication Critical patent/JP2004266175A/ja
Application granted granted Critical
Publication of JP3755824B2 publication Critical patent/JP3755824B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

【課題】電子部品の回路基板への取付を簡略化して作業効率の向上を図ると共に、該電子部品の接着力を高めて不良品の発生を防ぐものである。
【解決手段】絶縁性を有して放熱部を具えたチップカバーの下面に設けた収容部に半導体素子の複数の突起電極を裏面に配列させた電極面を有するフリップチップ片を収容する。このチップ片の電極面に前記突起電極を内部に埋設するように異方導電性接着剤を、また、前記チップカバーの下面で且つ前記チップ片の周囲に位置して設けた糊代部に絶縁接着剤を、該突起電極が内部に埋設されるように肉厚状にそれぞれ塗布又はスクリーン印刷し、該異方導電性接着剤および絶縁接着剤をそれぞれ加熱・加圧して仮硬化させてある。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は、ディスプレイパネルや各種モジュールなどに使用する半導体素子からなるチップ片、特にフリップチップ片の接着力を高める複数電極接続用の電子部品とその実装方法に関する。
【０００２】
【従来の技術】
従来、半導体素子からなる各種の電子部品を、回路基板に実装させて種々な回路モジュールを形成している。しかし、電子部品はその構造によりその実装構造が相違し、足の長い端子やボーデイングワイヤなどを有するＳＩＰ型やＱＦＰ型をした各種のチップ片からなる電子部品を実装する場合、その多くははんだ接合によって行われている。
【０００３】
近年の液晶パネルやＩＣカードなどの電子機器の小型化・薄型化に伴い、半導体素子からなる電子部品の形状も小型化・薄型化が要求されることから、前記チップ片の代わりに平板状に形成したチップ片の裏面に複数の突起端子（バンプ）を露出させて設けたフリップチップ片（以下、チップ片という）が多く使用されている。
【０００４】
このチップ片の実装は、従来と同じはんだ接続も可能であるが、各電極端子のピッチが短いとショートしやすい。さらにこのチップ片の実装は、回路基板の上面に設けた複数の基板電極と、チップ片に設けた複数の電極とを対向させて互いに複数の電極と電極とを合致させて接続している。しかし、電極と電極との位置が合致しなかったり、接点が多いため接続不良部分が生じるため製品の歩留まりが悪く、また、はんだが該部品に付着した不良部品の再利用も困難であることから不経済であるという問題点を有していた。そこで最近は、チップ片の実装に比較的接着が容易な異方導電性接着剤を使用した実装が行われている。
【０００５】
図１７に示す如く、異方導電性接着剤を使用して電極面５１に設けた電極５２を有するフリップ型チップ片５０を回路基板５５に実装する場合、あらかじめ、前記電極５２と合致するように同じ間隔に位置させて回路基板５５上に設けた基板電極５６上に、ベースレジンとして異方導電性接着剤Ｓを塗布する。次いで、図１８に示すごとく、チップ片５０の電極５２と、回路基板５５上の基板電極５６と対向して合致させ、該チップ片５０の上方から公知の圧着冶具Ｘで加熱・加圧して異方導電性接着剤Ｓを上下方向に加圧して実装する。その結果、図１９に示すように、前記した一連の工程を経て回路モジュールの製造が行われている。（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開２００２−２９９８０９号（第３頁、図３）。
【０００７】
【発明が解決しようとする課題】
しかし、異方導電性接着剤Ｓは、絶縁性を有したエポキシ系樹脂に導電性の金属微粉末、たとえば、金、銀、銅若しくはニッケルなどを添加して形成したものであるので、該接着剤を加圧するとその方向にのみ導電性を有し、圧力が加わらない方向は絶縁性を維持するという特性を有している。
【０００８】
したがって、チップ片に設けた複数電極を接続する場合には接着剤として非常に有効であるが、接着剤中に導電性を有する金属微粉末を比較的多量（例えば体積で約７５％）に添加したものもあり、接着力が不足してチップ片が剥離しやすいという問題点を有している。そのため、異方導電性接着剤を使用して実装したチップ片５０は、取付けた機器に対する衝撃や温度変化あるいは長期間使用することによる経年変化などによって回路基板５５から剥がれやすく、機器が故障を起こす原因となるなどの問題点を有している。
【０００９】
回路基板５５上のチップ片５０を実装する所定位置に異方導電性接着剤Ｓを塗布する場合、接着力の弱さをカバーするには必要な接着面積の確保が必要である。しかし、高密度実装への要求から、充分な接着面積を確保することが困難であることが多い。さらに、チップ片を小型・薄厚に形成してＩＣカードなどに実装した場合、外部からの衝撃や折り曲げなどの機械的外圧によって短絡したり、外部からの不純物イオンにより腐蝕しやすいなどの問題点を有している。
【００１０】
本発明は、小型・薄厚に形成して複数電極を有した電子部品の回路基板への取付を簡略化して作業効率の向上を図り、該電子部品の接着力を高めて外部からの衝撃や腐蝕による短絡などを防止して不良品の発生を防ぎ、且つ、電子部品の保存・運搬を可能にすることを目的とするものである。
【００１１】
【課題を解決するための手段】
請求項１の発明は、絶縁性を有したベースの所望個所に複数の電極と空間部とを設け、該電極上には異方導電性接着剤を塗布し、該空間部上には、前記異方導電性接着剤の硬化条件と略同じ硬化条件を有した絶縁接着剤を塗布して、それぞれの接着剤を仮硬化させてなることを特徴とする。このように、チップ片のベース上の電極部分には異方導電性接着剤を、また、ベース上の電極以外の部分には絶縁接着剤をそれぞれ塗布してあるため、チップカバーなどを用いることなく接着力の弱い異方導電性接着剤の接着力を絶縁接着剤で補強するため該チップ片を強力に接着保持することが出来る。
【００１２】
請求項２の発明は、絶縁性を有して放熱部を具えたチップカバーの下面に設けた収容部に半導体素子の複数の電極を裏面に配列させたベースからなるフリップチップ片を収容し、該チップ片のベースの前記電極上には異方導電性接着剤を、また、前記チップカバーの下面で且つ前記チップ片の周囲に設けた糊代部には前記異方導電性接着剤の硬化条件と略同じ硬化条件を有した絶縁接着剤をそれぞれ塗布又はスクリーン印刷し、該異方導電性接着剤および絶縁接着剤を設定時間加熱・加圧して仮硬化させることを特徴とする。この場合、前記放熱部は、前記チップカバーの少なくとも一端面を外部に連通して設けた開口部でもよいし、さらに、前記絶縁接着剤は、前記異方導電性接着剤が仮硬化の状態から反応して硬化する加熱温度に近似した性質を有するものである。
【００１３】
したがって、チップ片を回路基板に確実に実装することができ、外部からの衝撃によってチップ片が破壊されたり剥離するのを防止でき、また、電子部品としてすぐに使用できる状態で運搬や保存を可能にすることができる。
【００１４】
請求項５の発明は、複数の電極を有した半導体素子を平面状に配列したフリップチップ片を、放熱部を設けた絶縁材からなるチップカバーの下面に設けた収容部内に取付ける工程と、前記チップ片のベースに設けた複数の電極上には異方導電性接着剤を、また前記チップカバーの糊代部には前記異方導電性接着剤と同じ硬化条件を有した絶縁接着剤をそれぞれ塗布又はスクリーン印刷する工程と、前記異方導電性接着剤と絶縁接着剤とをそれぞれ加熱しながら所定時間加圧して仮硬化させて電子部品を製造する工程と、前記チップ片の電極と合致するように配列させた基板電極を具えた回路基板上に前記電子部品を配して該電極と該基板電極とを位置決めする工程と、前記チップカバーに加熱・加圧させる圧着冶具を装着させて前記両接着剤を加熱溶融させながら該圧着冶具を降下させて該チップカバーを前記回路基板上に所定時間加圧して両電極を電気的に接続する工程とからなることを特徴とする。
【００１５】
したがって、回路基板への実装・組立工程と、接着剤の塗布工程とを分離することができるため作業能率の向上を図ることができるし、直ちに実装可能な状態の電子部品を長期に保存することが可能になり、実装のため電子部品の運搬や移動が容易となって実装を能率的に行うことができる利点がある。
【００１６】
【発明の実施の形態】
本発明に係る第１の実施形態を図面により説明すると、図１はフリップ型チップ片の底面図、図２はチップカバーの斜視図、図３は同底面図、図４は本発明に係る電子部品の仮硬化処理前状態を示す斜視図、図５は電子部品の底面図、図６は図５のＡ−Ａ線断面図、図７は仮硬化処理した電子部品の斜視図である。
【００１７】
電子部品は、フリップチップ片１１と、該チップ片を保護するためのチップカバー２０とで構成され、チップ片１１の電極面をなすベース１２には半硬化または仮硬化状態の異方導電性接着剤Ｓを塗布し、さらに、該チップカバー２０の下面周囲に設けた糊代部２４に絶縁接着剤Ｍを塗布して形成し、加熱・加圧処理して仮硬化する。
【００１８】
図１において、半導体素子を内蔵したチップ片１１のベース１２に、該半導体素子に接続した複数の電極（バンプ）１３を配列して設けてある。チップ片１１は、電極１３を図１４に示した回路基板３０の表面に設けた基板電極３１に接続させるため、回路基板３０上に占める面積は該チップ片１１と同じ面積で済むため、回路基板３０を小型軽量化できる。しかしながら、チップ片１１に設けた複数の電極１３の表面に塗布する異方導電性接着剤Ｓには多量の導電性金属微分末を添加してあるためその接着力は必然的に弱くなる性質がある。電極はベース面から多少突出している方が好ましいが同一面でもよい。
【００１９】
図２、３において、チップカバー２０は、絶縁性を有した素材、好ましくは絶縁性の合成樹脂材で形成してあり、該カバー２０の底面に前記チップ片１１を収容する収容部２１を設け、該収容部２１には外部に連通して熱を放散する放熱部２２を形成し、さらに、該収容部の周面で且つチップカバーの下面の少なくとも両側底面には絶縁接着剤Ｍを塗布する糊代部２４を設けてある。
【００２０】
前記収容部２１は、左右両面若しくは前後両面の少なくともいずれか一方を該チップカバーの外部に連通した開口部からなる放熱部２２を設けてあり、該収容部に収容したチップ片１１から発生した熱を前記放熱部２２から外部に逃がして該チップ片の加熱を防止している。この場合、チップカバー２０に放熱部２２を設ける方法の他に、該カバーの表面に適宜の放熱用リブまたは突起など（図示せず）を設けて熱を放散できるようにしてもよい。
【００２１】
チップカバー２０の収容部２１に収容するチップ片１１は、該収容部内に接着または嵌合させて一体的に係合または保持させてある。そのため、仮硬化処理前の電子部品１０ａを回路基板３０に装着又は接着させる場合、チップカバー２０の位置を前後左右方向に移動調整してチップ片の位置を調整することができる。即ち、仮硬化の状態であるので通電チェックを行う時に前記チップ片１１の突起電源１３と回路基板３０の基板電極３１との位置を簡単に修正させて該電子部品１０の不良品の発生を防止できる。
【００２２】
前記チップカバー２０の下面両側に設けた糊代部２４の表面と、チップ片１１の電極面であるベース１２の表面とは略同一平面に形成してあり、該糊代部２４には通常の絶縁接着剤Ｍ、またチップ片のベース１２には異方導電性接着剤Ｓを同時または異なる時間に塗布又はスクリーン印刷により設けてある。
【００２３】
異方導電性接着剤Ｓは、前記したように加圧方向にのみに導電性が生じ、圧力が加わらない方向には絶縁性を維持した性質を有する接着剤である。好ましくは、有限会社ファインケム技術研究所が製造販売する異方導電性接着剤（商品名：ファインエポシール５００１）を使用し、チップ片１１のベース１２全体に、薄いもので２０〜３０ミクロン、厚いもので１５０〜２００ミクロンにディスペンサーによって塗布またはスクリーン印刷（以下、塗布という）する。
【００２４】
チップ片１１のベース１２に異方導電性接着剤Ｓを塗布した後、該異方導電性接着剤を圧着冶具Ｘにより所定の温度および任意の圧力で、所定時間加熱および加圧して両接着剤Ｓ、Ｍを仮硬化の状態に形成する。異方導電性接着剤の加熱は、比較的低温の約７０℃の温度で、１〜３時間、任意の圧力で加圧することが好ましい。温度と加圧の継続時間が重要であるが圧力条件は重要ではないがその一例を示すと、０．７〜１．０ｋｇ／ｃ■である。
【００２５】
チップカバー２０の糊代部２４に塗布した絶縁接着剤Ｍは、電子部品１０が回路基板３０から剥離したりズレるのを防止している。絶縁接着剤Ｍは、異方導電性接着剤ＳのＢステージ化の条件、即ち、仮硬化の条件に反応して硬化する際に加熱する温度が互いに近似した性質を有することが必要である。例えば、異方導電性接着剤Ｓが硬化の為の反応温度が例えば７０℃の場合、該接着剤Ｍも同温度で反応する必要がある。これにより導電性金属微粉末を多量に添付して接着力が弱い異方導電性接着剤Ｓを絶縁接着剤Ｍによって補強することにより不良品が発生するのを防止できる。
【００２６】
ここで、Ｂステージ型の接着剤とは、温度・圧力など一定の条件を与えると仮硬化（未反応だが見かけ上、硬化した状態）し、その間は搬送・保存・接合部以外との接触などに耐える接着剤をいう。そして、再び別の条件（一般的には高温・高圧）を継続して一定時間与えると液状に戻り（再軟化）、反応後に固形化して接着するものである。
【００２７】
この異方導電性接着剤Ｓと同じ硬化条件を有した絶縁接着剤Ｍを使用することにより、異方導電性接着剤Ｓと絶縁接着剤Ｍを圧着冶具Ｘにより加熱・加圧して仮硬化させる。この絶縁接着剤Ｍの加圧力および加熱温度は、前記異方導電性接着剤Ｓと同じく約７０℃の温度で、任意の圧力で１〜３時間継続して加えて仮硬化させる。その圧力は、例えば０．７〜１．０ｋｇ／ｃ■程度であるが、この圧力は接着剤の種類や室温などにより異なるためこれに限るものではない。
【００２８】
異なる二種類の接着剤Ｓ、Ｍの塗布および仮硬化は、チップ片１１をチップカバー２０に取付けた後でも、それぞれ独立した部品の状態の場合でも良い。好ましくは、チップ片１１をチップカバー２０に取付けた後に塗布を行う方が、接着剤の塗布および加熱・加圧工程を一度に連続した作業で行うことができるので便利である。さらに、小型・薄厚に形成した電子部品１０を、たとえば、ＩＣカードなどに実装させた場合、チップ片にチップカバー２０を装着したことにより外部から衝撃や折り曲げなどの機械的外力が加わることによる破損や短絡などを防止することができと共に、不純物イオンなどの侵入を防止できる。
【００２９】
本発明の第２の実施形態について、図８〜１０に基づいて説明すると、半導体素子を内臓してやや大きいチップ片１１ａのベース１２ａの裏面周辺部分に複数の電極１３ａを設けた電極部６０に、異方導電性接着剤Ｓを塗布又はスクリーン印刷する。また、該電極部６０の内部に位置する空間部６２内に前記異方導電性接着剤と硬化条件が略同じ絶縁接着剤Ｍを塗布又はスクリーン印刷してある。
【００３０】
図１１、１２は、本発明に係る第３の実施形態を示したもので、前記と同様にチップ片１１ｂのベース１２ｂの中央部分に複数の電極１３ｂを設けた電極部７０内に異方導電性接着剤Ｓを塗布又はスクリーン印刷する。さらに、このベース１２ｂの両側に位置する空間部７２に前記異方導電性接着剤と硬化条件が同じ絶縁接着剤Ｍを塗布又はスクリーン印刷する。
【００３１】
上記のようにチップ片のベース面１２ａ、１２ｂに設けた複数の電極１３ａ、１３ｂの位置する電極部６０、７０に異方導電性接着剤Ｓを塗布し、また、電極が位置しない余分な空間部６２、７２を利用して絶縁接着剤Ｍを塗布してそれぞれ仮硬化させた電子部品を回路基盤（図示せず）に、加熱硬化させて実装することもできる。この場合、チップ片がある程度の大きさを有しているため、電極を有しない空間部がある場合には、チップカバーを用いることなく該チップ片をそのまま実装できるので便利である。
【００３２】
図１３において、本発明の第４の実施形態について説明すると、８０は市販のＬＳＩソケットで、中央部分に設けた収容部８２内にＬＳＩ８３を装着し、このＬＳＩの裏面に設けた複数の電極８４の電極部に異方導電性接着剤Ｓを塗布し、ＬＳＩソケットのベース８１上に絶縁接着剤Ｍを塗布し、両接着剤を仮硬化させる。このソケット８０は、前記チップカバー２０と略同様の機能を有するもので、ＬＳＩ部分に塗布した異方導電性接着剤Ｓは接着力が弱いので、ソケットのベース８１に塗布した絶縁接着剤で補強してＬＳＩソケットハカバーを必要とすることなく、回路基盤に実装できる。
【００３３】
両接着剤Ｓ、Ｍを仮硬化させた電子部品を回路基板に実装させるには、図１４に示すように、チップ片１１ａ、１１ｂ、８０からなる電子部品１０ａ、または、チップ片１１とチップカバー２０とからなる電子部品１０のベース１２に設けた電源１３と、回路基板３０に突設して設けた基板電極３１とを対向させてから、矢印で示すように該回路基板３０上に降下させて互いの電極位置が合致するように位置決めする。
【００３４】
図１５に示すように、両接着剤Ｓ、Ｍが仮硬化されている電子部品１０を圧着冶具Ｘにより所定温度に加熱して前記接着剤Ｓ、Ｍを再軟化させる。ついで、圧着時具Ｘを下方に押圧させて軟化させた両接着剤Ｓ、Ｍの下面を回路基板３０上に接着させる。この場合、電子部品１０の下面中央部分に位置する異方導電性接着剤Ｓは、両電極１３、３１の間で圧着されて電気的に接続する。しかし、隣接する電極間には上下方向の圧力が加わらないため絶縁性を維持して電気的に接続しない。
【００３５】
圧着冶具Ｘにより加熱されて再軟化した接着剤Ｓ、Ｍが、上下方向に押圧されると先ず上下方向に圧着され、ついで左右方向広がる。即ち、両電極１３、３１間に位置する接着剤Ｓは一定圧以上に加圧されると導通し、横方向は電気的に絶縁した状態で電極を包む。この異方導電性接着剤の外側に位置した絶縁接着剤Ｍは、異方導電性導電性接着剤Ｓによって左右方向に押し広げられ、該チップカバー２０の下面から左右方向に押出されるため、その分、接着剤Ｍの接着面積が拡大して接着力は一段と高まる。
【００３６】
圧着冶具Ｘによりチップ片１１を保持して一定時間加圧した状態のまま例えば１５０℃まで加熱すると、両接着剤Ｓ、Ｍはそれぞれ再硬化して複数の両電極１３、３１を一括接続させる。即ち、上下方向のチップ片の電極１３と回路基板の電極３１との間で加圧されて両電極間は電気的に接続する。このように、回路基板３０の表面の所定個所に異方導電性接着剤Ｓを塗布して仮硬化してあれば、簡単に電子部品１０を実装することができる。
【００３７】
次に、本発明に係る電子部品１０の実装工程を図面により説明すると、第１の工程は、チップ片１１をチップカバー２０の収容部２１内に固定し、チップカバーの収容部２１に収容するチップ片１は、該収容部に接着又は係合させて一体的に保持し、且つ、該収容部は熱を外部に排出する放熱部２２を有している。
【００３８】
第２工程は、前記チップ片１１のベース１２に異方導電性接着剤Ｓを塗布し、さらにチップカバー２０の糊代部２４に絶縁接着剤Ｍを塗布する。この場合、異方導電性接着剤塗布用の第１の印刷パターン（図示せず）と、絶縁接着剤塗布用の第２の印刷パターン（図示せず）を用いて両接着剤Ｓ、Ｍを形成するが、この方法に限るものではなく、少なくとも接着剤Ｓは、両電極が内部に埋設されるように肉厚状に形成してある。接着剤はディスペンサーによる塗布またはスクリーン印刷により行う。ベース１２面に塗布する異方導電性接着剤Ｓの厚さは、好ましくは、厚さ２０〜３０ミクロンから１５０〜２００ミクロンまで種々である。
【００３９】
前記接着剤Ｓ、Ｍを塗布する工程は、チップ片１１のベース１２に塗布する異方導電性接着剤Ｓと、チップカバー２０の糊代部２４に塗布する絶縁接着剤Ｍとを同時または順次にディスペンサー塗布又はスクリーン印刷しても良い。チップ片１１のベース１２に塗布した異方導電性接着剤Ｓと、また、チップカバー２０の糊代部２４に塗布した絶縁接着剤Ｍを公知の装置または圧着冶具Ｘで加熱・加圧して仮硬化して複数電極接着用の電子部品１０を製造する。
【００４０】
異方導電性接着剤Ｓと絶縁接着剤Ｍは、例えば、同じエポキシ系樹脂であれば加圧圧力・加熱温度が近似していることが必要である。また、両接着剤Ｓ、Ｍを仮硬化させるための加圧・加熱温度は、好ましくは、約７０℃の温度で任意の圧力、例えば０．７〜１．０ｋｇ／ｃ■の圧力で１〜３時間押圧し続けて硬化させるが、必ずしもこの圧力及び温度に限定されるものではない。
【００４１】
第３工程は、図１４に示すように、両接着剤Ｓ、Ｍを仮硬化させた電子部品１０のチップ片１１に複数設けた電極１３と、回路基盤３２に設けた基盤電極３１とを合致させて位置決めする。この位置決めは、電子部品１０を下降させて行うのが通常であるが、水平方向に移動させる方法も可能である。
【００４２】
仮硬化した異方導電性接着剤Ｓの下面は位置決めの際に、図１４に示す基板電極３１上に合致させる。この場合、実装を早めるために電子部品１０を位置決め用の降下の開始と同時に接着剤を加熱して仮硬化の状態から溶融させてもよいことは勿論である。さらに、電子部品１０を位置決めして硬化させる場合、図１５に示すように圧着冶具Ｘに当接させて加熱を開始する。
【００４３】
第４工程は、図１５に示すように、基板電極３１上に合致させた電子部品１０を圧着冶具Ｘによって高温、例えば１５０℃に加熱すれば溶融して再軟化し、その状態で上方から任意の圧力で１〜３時間継続して圧着させて電子部品１０と回路基盤３０の基板電極３１を接着させると上下に位置する両電極１３、３１は異方導電性接着剤Ｓにより電気的に接続する。
【００４４】
異方導電性接着剤Ｓ中には、比較的多量の導電性金属微粉末が添加されていて接着力が劣化しているので、該チップ片の電極面の周囲又は両側部分に位置させたチップカバー２０と回路基板３０と接着して電子部品１０と回路基盤３０の接着力を、従来の異方導電性接着剤Ｓのみを使用して接着させる場合に比べて一段と接着力を高めることができる。
【００４５】
上記のように、チップ片およびチップカバーの糊代部にそれぞれ塗布した二種類の接着剤Ｓ、Ｍを仮硬化させて形成した電子部品１０を用いて回路基板３２に実装させるため、モジュール回路を製造する際、実装・組立と接着剤の塗布工程とを完全に分離することができ、作業能率の向上を図って製造方法およびロジスティックスの応用を拡大することができる。接着剤を仮硬化させた電子部品１０は、そのままの状態で長期間保存が可能であり、その保存期間は、常温で３ヶ月、冷蔵で６ヶ月、冷凍で約１年間保存することが可能となり必要に応じて直ちに実装できるので便利である。
【００４６】
この電子部品１０は運搬可能なことから、商品として販売ルートで流通させることが可能である。そのため、実装の際に回路基板上に接着剤を塗布するという困難な作業が不要になるため、簡単に電子部品の実装作業を行うことができ、はんだ実装に比べ作業が簡単で歩留まりが少なく大変経済的である。
【００４７】
【発明の効果】
本発明は、チップ片の一部またはチップカバーの糊代部に絶縁接着剤、チップ片のベース面に設けた複数の電極に異方導電性接着剤を塗布して仮硬化の状態に加工して形成した電子部品は、長期間の保存と運搬が可能なことから商品として販売ルートに流通させることが可能である。さらに、本発明は、実装・組立と接着剤の塗布工程とを分離でき、実装の際に回路基板への接着剤の塗布作業を省略できるため実装の作業性が一段と向上し、実装方法およびロジスティックスの応用を拡大させることができる利点がある。
【図面の簡単な説明】
【図１】フリップチップ片の底面図である。
【図２】チップカバーの斜視図である。
【図３】チップカバーの底面図である。
【図４】本発明に係る第１の実施形態の電子部品で仮硬化処理前状態の斜視図である。
【図５】図４の底面図である。
【図６】図４のＡ―Ａ線断面図である。
【図７】仮硬化処理した電子部品の斜視図である。
【図８】本発明に係る第２の実施形態を示すチップ片の底面図である。
【図９】図８の平面図である。
【図１０】図８のＢ−Ｂ線断面図である。
【図１１】本発明に係る第３の実施形態を示すチップ片の底面図である。
【図１２】図１１の平面図である。
【図１３】本発明に係る第４の実施形態のＬＳＩの底面図である。
【図１４】電子部品の回路基板への実装前及び実装状態を示す断面図である。
【図１５】圧着冶具で電子部品を回路基板に加熱・圧着する状態を示す断面図である。
【図１６】電子部品を回路基板に圧着して実装させた状態を示す断面ずある。
【図１７】従来のチップ片を回路基板に実装する前の状態を示す正面図である。
【図１８】従来の電子部品を回路基板に加熱・圧着する状態を示す正面図である。
【図１９】従来の電子部品を回路基板に実装させた状態を示す正面図である。
【符号の説明】
１０ 仮硬化した電子部品
１０ａ 仮硬化前の電子部品
１１ チップ片
１２ ベース
１３ 電極
２０ チップカバー
２１ 収容部
２２ 放熱部
２４ 糊代部
３０ 回路基板
３１ 基礎電極
Ｓ 異方導電性接着剤
Ｍ 絶縁接着剤
Ｘ 圧着冶具

Claims (5)

  1. 絶縁性を有したベースの所望個所に複数の電極と空間部とを設け、該電極上には異方導電性接着剤を塗布し、該空間部上には、前記異方導電性接着剤の硬化条件と略同じ硬化条件を有した絶縁接着剤を塗布して、それぞれの接着剤を仮硬化させてなることを特徴とする複数電極接続用の電子部品。
  2. 絶縁性を有して放熱部を具えたチップカバーの下面に設けた収容部に半導体素子の複数の電極を裏面に配列させたベースからなるフリップチップ片を収容し、該チップ片のベースの電極上には異方導電性接着剤を、また、前記チップカバーの下面で且つ前記チップ片の周囲に設けた糊代部には前記異方導電性接着剤の硬化条件と略同じ硬化条件を有した絶縁接着剤をそれぞれ塗布又はスクリーン印刷し、該異方導電性接着剤および絶縁接着剤を所定時間加熱・加圧して仮硬化させることを特徴とする複数電極接着用の電子部品。
  3. 前記放熱部は、前記チップカバーの少なくとも一端面に外部に連通する開口部であることを特徴とする請求項２記載の電子部品。
  4. 前記絶縁接着剤は、前記異方導電性接着剤が仮硬化の状態から加熱温度に反応して硬化する温度に近似した性質を有することを特徴とする請求項２記載の電子部品。
  5. 複数の電極を有した半導体素子を平面状に配列したフリップチップ片を、放熱部を設けた絶縁材からなるチップカバーの下面に設けた収容部内に取付ける工程と、
    前記チップ片のベースに設けた複数の電極上には異方導電性接着剤を、また前記チップカバーの糊代部には前記異方導電性接着剤と同じ硬化条件を有した絶縁接着剤をそれぞれ塗布又はスクリーン印刷する工程と、
    前記異方導電性接着剤と絶縁接着剤とをそれぞれ加熱しながら所定時間加圧して仮硬化させた電子部品を製造する工程と、
    前記チップ片の電極と合致するように配列させた基板電極を具えた回路基板上に前記電子部品を配して該電極と該基板電極とを位置決めする工程と、
    前記チップカバーに加熱・加圧させる圧着冶具を装着させて、前記の両接着剤を加熱溶融させながら該圧着冶具を降下させて該チップカバーを前記回路基板上に所定時間加圧して両電極を電気的に接続する工程とからなることを特徴とする複数電極接続用の電子部品の実装方法。
JP2003056587A 2003-03-04 2003-03-04 複数電極接着用の電子部品とその実装方法 Expired - Fee Related JP3755824B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003056587A JP3755824B2 (ja) 2003-03-04 2003-03-04 複数電極接着用の電子部品とその実装方法
DE102004010633A DE102004010633A1 (de) 2003-03-04 2004-03-02 Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
KR1020040013848A KR100621053B1 (ko) 2003-03-04 2004-03-02 복수전극접착용의 전자부품과 그 실장방법
US10/791,876 US6911606B2 (en) 2003-03-04 2004-03-04 Electronic component for adhesion of a plurality of electrodes and method of mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003056587A JP3755824B2 (ja) 2003-03-04 2003-03-04 複数電極接着用の電子部品とその実装方法

Publications (2)

Publication Number Publication Date
JP2004266175A true JP2004266175A (ja) 2004-09-24
JP3755824B2 JP3755824B2 (ja) 2006-03-15

Family

ID=32866665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003056587A Expired - Fee Related JP3755824B2 (ja) 2003-03-04 2003-03-04 複数電極接着用の電子部品とその実装方法

Country Status (4)

Country Link
US (1) US6911606B2 (ja)
JP (1) JP3755824B2 (ja)
KR (1) KR100621053B1 (ja)
DE (1) DE102004010633A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006172190A (ja) * 2004-12-16 2006-06-29 Fujitsu Ltd Ｒｆｉｄタグ
JP2008124422A (ja) * 2006-11-08 2008-05-29 Hynix Semiconductor Inc ウエハレベルパッケージ
KR101201981B1 (ko) 2010-05-25 2012-11-15 한국생산기술연구원 열가역적 수지를 포함하는 접착층을 사용한 플립 칩 접합방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006129630A1 (ja) * 2005-05-31 2006-12-07 Sumitomo Bakelite Co., Ltd. プリアプライド用封止樹脂組成物、それを用いた半導体装置及びその製造方法
KR100704969B1 (ko) * 2005-11-28 2007-04-09 삼성전기주식회사 적외선 차단필터 본딩 장치
KR100704911B1 (ko) * 2005-12-26 2007-04-09 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
JPWO2007083378A1 (ja) * 2006-01-20 2009-06-11 富士通株式会社 チップ部品の実装構造、実装方法及び電子装置
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
US7802466B2 (en) * 2007-11-28 2010-09-28 Sierra Sensors Gmbh Oscillating sensor and fluid sample analysis using an oscillating sensor
KR100946619B1 (ko) * 2008-03-26 2010-03-09 알트론 주식회사 캠 단면을 가지는 압착 부재를 이용한 지지 방열 장치
KR20100010747A (ko) * 2008-07-23 2010-02-02 삼성전자주식회사 반도체 소자 패키지
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
JP4865067B1 (ja) * 2010-07-30 2012-02-01 株式会社東芝 電子機器
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
SG11201609433VA (en) 2014-06-20 2016-12-29 Agency Science Tech & Res A method for bonding a chip to a wafer
CN106292035B (zh) * 2016-09-22 2018-05-08 京东方科技集团股份有限公司 压感显示面板及其制造方法、压感显示装置
KR101947237B1 (ko) * 2016-10-27 2019-05-10 현대자동차주식회사 열전 모듈 제조 장치
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
KR101897061B1 (ko) * 2018-03-21 2018-09-10 손방용 잉크카트리지 재생용 fpcb를 이용한 카트리지 재생방법
KR101897057B1 (ko) * 2018-03-21 2018-09-10 손방용 잉크카트리지 재생용 컨트롤러가 실장된 fpcb
CN111111006A (zh) * 2019-11-29 2020-05-08 深圳先进技术研究院 一种植入式医疗器件及其制造方法
CN112969284B (zh) * 2021-02-19 2022-06-24 深圳市众芯诺科技有限公司 一种嵌入式光学字符智能识别芯片
CN116759388B (zh) * 2023-08-18 2023-10-27 合肥阿基米德电子科技有限公司 一种免焊接模块封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162613A (en) * 1991-07-01 1992-11-10 At&T Bell Laboratories Integrated circuit interconnection technique
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
DE19754874A1 (de) * 1997-12-10 1999-06-24 Siemens Ag Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6629363B1 (en) * 1998-01-22 2003-10-07 International Business Machines Corporation Process for mechanically attaching a temporary lid to a microelectronic package
US6288906B1 (en) * 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
JP2000286526A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd 表面実装構造及びその表面実装構造に用いられる表面実装型電子部品
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
JP2002299809A (ja) 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法および実装装置
JP3855679B2 (ja) * 2001-05-01 2006-12-13 株式会社村田製作所 表面実装型電子部品
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006172190A (ja) * 2004-12-16 2006-06-29 Fujitsu Ltd Ｒｆｉｄタグ
JP4676196B2 (ja) * 2004-12-16 2011-04-27 富士通株式会社 Ｒｆｉｄタグ
JP2008124422A (ja) * 2006-11-08 2008-05-29 Hynix Semiconductor Inc ウエハレベルパッケージ
KR101201981B1 (ko) 2010-05-25 2012-11-15 한국생산기술연구원 열가역적 수지를 포함하는 접착층을 사용한 플립 칩 접합방법

Also Published As

Publication number Publication date
JP3755824B2 (ja) 2006-03-15
US6911606B2 (en) 2005-06-28
US20040173372A1 (en) 2004-09-09
KR20040078556A (ko) 2004-09-10
KR100621053B1 (ko) 2006-09-08
DE102004010633A1 (de) 2004-09-16

Similar Documents

Publication Publication Date Title
JP3755824B2 (ja) 複数電極接着用の電子部品とその実装方法
JP4809761B2 (ja) エリアアレイデバイスを電気基板に取り付ける方法及びパターン付きアンダーフィル膜
US6825552B2 (en) Connection components with anisotropic conductive material interconnection
US7886432B2 (en) Electric components connecting method
US6541872B1 (en) Multi-layered adhesive for attaching a semiconductor die to a substrate
JP4992310B2 (ja) 積層基板の製造方法
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
CN1190797A (zh) 用于引线键合芯片返工及替换的散热片及封装结构
JP2000113919A (ja) 電気的接続装置と電気的接続方法
JPH11163501A (ja) 電子部品の実装方法、およびその方法によって製造された電子回路装置
US7466030B2 (en) Semiconductor device and fabrication process thereof
JP2001326879A (ja) ディスプレイドライバモジュールおよびその製造方法
JP5577859B2 (ja) 電子装置の製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299809A (ja) 電子部品の実装方法および実装装置
JPH11163054A (ja) 半導体装置の構造及びその製造方法
US6861291B2 (en) Method producing a contact connection between a semiconductor chip and a substrate and the contact connection
JP2002244146A (ja) 不透明基板を具えたフラットパネルディスプレイの内部連接方法とそれにより形成される装置
JP2000174066A (ja) 半導体装置の実装方法
KR100653075B1 (ko) 플립칩 혼재실장 회로기판의 제조방법
JP2002299810A (ja) 電子部品の実装方法
JPH07244291A (ja) 異方性導電膜、それを用いた液晶表示装置および電子印字装置
JP2002343828A (ja) 電子部品の実装体および実装方法
JP2000133748A (ja) 半導体パッケージ、その製造方法及び搬送フレーム
JPH04326747A (ja) 部品実装方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041227

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20041227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20050707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3755824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100106

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110106

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120106

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130106

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees