DE102004010633A1 - Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben - Google Patents

Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben Download PDF

Info

Publication number
DE102004010633A1
DE102004010633A1 DE102004010633A DE102004010633A DE102004010633A1 DE 102004010633 A1 DE102004010633 A1 DE 102004010633A1 DE 102004010633 A DE102004010633 A DE 102004010633A DE 102004010633 A DE102004010633 A DE 102004010633A DE 102004010633 A1 DE102004010633 A1 DE 102004010633A1
Authority
DE
Germany
Prior art keywords
electrodes
chip
anisotropic conductive
adhesive
conductive adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004010633A
Other languages
English (en)
Inventor
Yushi Yokohama Suda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOSHO CORP YOKOHAMA
Kosho Corp
Life Co Ltd
Original Assignee
KOSHO CORP YOKOHAMA
Kosho Corp
Life Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOSHO CORP YOKOHAMA, Kosho Corp, Life Co Ltd filed Critical KOSHO CORP YOKOHAMA
Publication of DE102004010633A1 publication Critical patent/DE102004010633A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Abstract

Die vorliegende Erfindung zielt darauf ab, die Arbeitseffizienz zu verbessern, indem der Montagevorgang eines elektronischen Bautelements an einer Leiterplatte vereinfacht und eine Haftkraft des elektronischen Bauelements vergrößert wird, um eine mangelhafte Produktion zu verhindern. Bei der vorliegenden Erfindung weist eine Chipabdeckung mit Isoliereigenschaften und mit einem Wärmeabstrahlungsteil auf ihrer Unterseite einen Gehäuseteil auf. Ein Flip-Chipteil, das auf seiner Rückseite eine Elektrodenoberfläche aufweist, auf der eine Mehrzahl von überstehenden Elektroden eines Halbleiters angeordnet sind, ist im Gehäuseteil aufgenommen. Ein anisotroper Leitklebstoff ist auf die Elektrodenoberfläche des Chipteils aufgebracht oder aufgedruckt, um die überstehenden Elektroden einzubetten, und ein Isolierklebstoff ist in einer dickeren Ausbildung auf eine Klebe- oder Verbindungsoberfläche aufgebracht oder aufgedruckt, die auf einer Unterseite der Chipabdeckung und um das Chipteil herum vorgesehen ist, um die überstehenden Elektroden einzubetten. Der anisotrope Leitklebstoff und der Isolierklebstoff sind unter Wärmezufuhr mit Druck beaufschlagt worden, um sie vorübergehend zu erhärten.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein elektronisches Bauelement (elektronisches Bauteil oder elektronische Vorrichtung) zum Verbinden einer Mehrzahl von Elektroden, um eine Haftkraft von Chipteilen, insbesondere Flip-Chipteilen, die aus Halbleiterelementen bestehen, zu vergrößern, zur Verwendung in Anzeigefeldern sowie verschiedenen Arten von Modulen, und betrifft auch ein Verfahren zum Montieren (das heißt Einbau) des elektronischen Bauelements.
  • Konventionell sind verschiedene Arten von elektronischen Bauelementen aus Halbleitern auf einer Leiterplatte montiert worden, um verschiedene Arten von Schaltungsmodulen bereitzustellen. In Abhängigkeit von ihrer Ausbildung unterscheiden sich die elektronischen Bauelemente jedoch in der Montagestruktur voneinander, und wenn die elektronischen Bauelemente von verschiedenen Arten von Chipteilen, wie vom SIP-Typ und vom QFP-Typ mit langbeinigen Anschlüssen und Bondingdrähten, verwendet werden, sind die meisten unter Verwendung einer Löttechnik montiert worden.
  • Zusammen mit einer Miniaturisierung und einem Dünnermachen von elektronischen Vorrichtungen und Geräten, wie LC(Flüssigkristall)Feldern, IC-Karten usw., sind auch Anforderungen an eine Miniaturisierung und ein Dünnermachen der elektronischen Bauelemente aus Halbleitern gestellt worden, und daher sind an Stelle der zuerst erwähnten Chipteile in breitem Umfang Flip-Chipteile (nachfolgend einfach als "Chipteil(e)" bezeichnet) verwendet worden, die durch Freilegen von überstehenden Anschlüssen (Bumps) auf einer Rückseite eines eben gestalteten Chipteils gebildet werden.
  • Obwohl das Montieren der Chipteile wie bei dem herkömmlichen Montageverfahren durch ein Lötverfahren erfolgen kann, ist ein ernstes Kurzschlussproblem aufgetreten, wenn eine Teilung oder ein Abstand der benachbarten Elektrodenanschlüsse nicht groß genug ist. Daneben werden die Chipteile in einer solchen Weise montiert, dass eine Mehrzahl von Substratelektroden auf der Leiterplatte in einer gegenüberliegenden Beziehung zu einer Mehrzahl von Elektroden auf den Chipteilen positioniert wird, um die Elektroden der Leiterplatte und die Elektroden der Chipteile auszurichten und miteinander zu verbinden. Da jedoch diese Elektroden nicht immer korrekt ausgerichtet sind und/oder es so viele Kontaktstellen gibt, tritt ein Problem auf, nämlich unerwünschte Verbindungen, was zu einer niedrigen Ausbeute führt. Weiter sind die unerwünschten Bauelemente, wo Lötflecken in nicht in wünschenswerter Weise befestigt sind, nicht wiederverwendbar, was zu einer wirtschaftlichen Ineffizienz und einer geringen Produktivität führt. In Anbetracht dieser Mängel sind neuerdings in breitem Umfang anisotrope Leitkleber verwendet worden, weil diese Kleber beim Montieren von Chipteilen verhältnismäßig leicht anwendbar sind.
  • Wie in 17 dargestellt, wird in einem Fall, dass ein Flip-Chipteil 50 mit Elektroden 52 auf einer Elektrodenoberfläche 51 unter Verwendung eines anisotropen Leitklebers auf einer Leiterplatte montiert wird, der anisotrope Leitkleber S, als Basisharz, auf die Substratelektroden 56 aufgebracht, die in einer Ausrichtbeziehung zu den Elektroden 52 auf der Leiterplatte 55 angeordnet worden sind. Wie in 18 dargestellt, werden dann die Elektroden 52 des Chipteils 50 in einer gegenüberliegenden Beziehung zu den Substratelektroden 56 auf der Leiterplatte 55 ausgerichtet und von oberhalb des Chipteils 50 mittels eines bekannten Quetschwerkzeugs X unter Wärmezufuhr mit Druck beaufschlagt, um dadurch den anisotropen Leitkleber S vertikal mit Druck zu beaufschlagen, um den Montagevorgang zu bewirken. 19 zeigt ein resultierendes Schaltungsmodul, das durch die oben beschriebenen Schritte und das oben beschriebene Verfahren hergestellt worden ist. Dieses ist zum Beispiel in der ungeprüften Japanischen Veröffentlichung Nr. 2002-299809 dargestellt.
  • Jedoch wird der anisotrope Leitkleber S hergestellt, indem ein leitfähiges bzw. leitendes feines Pulver aus Metall, wie Gold, Silber, Kupfer, Nickel oder dergleichen, in isolierende Epoxidharze zugesetzt wird, und wenn auf den Kleber ein Druck aufgebracht wird, wird daher eine Leiteigenschaft nur in Richtung des aufgebrachten Drucks erzeugt, während er in einer Richtung, in der er nicht mit Druck beaufschlagt wird, isolierend bleibt.
  • Dementsprechend ist der anisotrope Leitkleber in dem Fall, wo eine Mehrzahl von Elektroden auf den Chipteilen verbunden werden, äußerst effektiv. Unter den verschiedenen Arten von anisotropen Leitklebern besitzen einige, die verhältnismäßig große Menge an leitendem feinem Metallpulver enthalten (zum Beispiel ungefähr 75 Volumen-%) eine geringere Haft- oder Klebkraft als erforderlich, was zu einem neuen Problem führt, nämlich einem Ablösen der Chipteile. So werden sich die Chipteile 50, die unter Verwendung des anisotropen Leitklebers montiert worden sind, infolge von auf die Vorrichtungen und Geräte aufgebrachten mechanischen Stößen, Temperaturwechseln, Dauerschädigung usw. wahrscheinlich von der Leiterplatte 55 lösen, was zu einem ernsten Problem führt, nämlich einem Ausfall der Funktion der Vorrichtungen und Geräte.
  • In einem Fall, wo der anisotrope Leitkleber S auf eine vorbestimmte Stelle oder auf einen vorbestimmten Teilbereich der Leiterplatte aufgebracht wird, wo die Chipteile 50 montiert werden, ist eine ausreichend große Haftfläche erforderlich, um das oben beschriebene Problem einer unzureichenden Haftkraft zu überwinden. In Anbetracht der Anforderungen an eine Montage mit hoher Packungsdichte ist es jedoch schwierig, eine ausreichend große Fläche für die Haftung sicherzustellen. Wenn Chipteile miniaturisiert bzw. dünner gemacht und auf einer IC-Karte und dergleichen montiert werden, ist es außerdem wahrscheinlich, dass die IC-Karte oder dergleichen infolge von äußeren Stößen auf die IC-Karte oder dergleichen sowie einen mechanischen Druck infolge eines Verbiegens der IC-Karte oder dergleichen kurzgeschlossen wird, und dass sie durch ein äußeres Fremdion korrodiert wird.
  • Zusammenfassung der Erfindung
  • In Anbetracht des Vorangehenden ist es ein Ziel der vorliegenden Erfindung, ein neues elektronisches Bauelement zum Verkleben einer Mehrzahl von Elektroden bereitzustellen, sowie ein neues Verfahren zum Montieren desselben.
  • Ein anderes Ziel der vorliegenden Erfindung ist es, den Einbau oder die Montage von miniaturisierten und dünner gemachten elektronischen Bauelementen mit einer Mehrzahl von Elektroden auf einer Leiterplatte zu vereinfachen, um dadurch die Arbeitseffizienz und eine Haftkraft der elektronischen Bauelemente zu verbessern, so dass durch äußere Stöße und Korrosion verursachte Kurzschlussprobleme beseitigt werden können, um ein Erzeugen von den Spezifikationen nicht entsprechenden Produkten zu verhindern und gleichzeitig eine Aufbewahrung, Handhabung und einen Transport der elektronischen Bauelemente zu ermöglichen.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein elektronisches Bauelement zum Verbinden einer Mehrzahl von Elektroden bereitgestellt, umfassend: eine isolierende Basis mit einer Mehrzahl von Elektroden und Zwischenräumen dazwischen, einen auf die Elektroden aufgebrachten anisotropen Leitklebstoff, einen auf die Zwischenräume aufgebrachten Isolierklebstoff, der denselben Erhärtungszustand wie ein Erhärtungszustand des anisotropen Leitklebstoffs aufweist, wobei jeder von dem anisotropen Leitklebstoff und dem Isolierklebstoff vorübergehend bzw. zeitweilig erhärtet ist.
  • Die oben beschriebene Erfindung erlaubt es, die verhältnismäßig schwache Haftkraft des anisotropen Leitklebstoffs durch den Isolierklebstoff zu verstärken und zu ergänzen, ohne eine Chipabdeckung und dergleichen zu verwenden, weil der anisotrope Leitklebstoff auf den Elektrodenteil auf der Basis der Chipteile aufgebracht ist und der Isolierklebstoff auf die anderen Bereiche als die Elektroden auf der Basis aufgebracht ist. Somit können die Chipteile fest angeklebt und in ihrer Lage festgehalten werden.
  • Ein zweiter Aspekt der vorliegenden Erfindung stellt ein elektronisches Bauelement zum Verbinden einer Mehrzahl von Elektroden bereit, umfassend: eine isolierende Chipabdeckung mit einem Wärmeabstrahlungsteil und mit einem Gehäuseteil auf ihrer Unterseite, ein im Gehäuseteil untergebrachtes Flip-Chipteil, bestehend aus einer Basis mit einer Mehrzahl von Elektroden eines Halbleiterelements, die auf einer Rückseite angeordnet sind, einen auf die Elektroden der Basis des Chipteils aufgebrachten oder durch Siebdruck aufgedruckten anisotropen Leitklebstoff, eine Klebe- oder Verbindungsoberfläche auf einem Umfang des Chipteils und auf einer Unterseite der isolierenden Chipabdeckung, einen auf die Klebe- oder Verbindungsoberfläche aufgebrachten oder durch Siebdruck aufgedruckten Isolierklebstoff, der denselben Erhärtungszustand wie ein Erhärtungszustand des anisotropen Leitklebstoffs aufweist, wobei jeder von dem anisotropen Leitklebstoff und dem Isolierklebstoff über eine vorbestimmte Zeit unter Wärmezufuhr mit Druck beaufschlagt worden ist, um ihn vorübergehend bzw. zeitweilig zu erhärten.
  • Bei dem oben beschriebenen zweiten Aspekt der Erfindung kann der Wärmeabstrahlungsteil mit einem Öffnungsteil ausgebildet sein, indem mindestens ein Endteil der Chipabdeckung nach außen zu verlängert ist. Weiter weist der Isolierklebstoff eine ähnliche Temperatureigenschaft wie der anisotrope Leitklebstoff auf, der die Eigenschaft besitzt, dass er auf eine Erwärmungstemperatur reagiert und aus einem vorübergehend bzw. zeitweilig erhärteten Zustand in einen erhärteten Zustand übergeht.
  • Dementsprechend können die Chipteile sicher in Position auf der Leiterplatte montiert werden, so dass jegliche Beschädigung oder Ablösung der Chipteile infolge äußerer Stöße wirksam verhindert werden kann. Weiter erlaubt dies einen Transport oder eine Aufbewahrung oder Lagerung der elektronischen Bauelemente in einem Zustand einer sofortigen Verwendbarkeit.
  • In einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Montieren von elektronischen Bauelementen zum Verbinden einer Mehrzahl von Elektroden bereitgestellt, umfassend die Schritte: Unterbringen eines Flip-Chipteils in einer Chipabdeckung, wobei das Flip-Chipteil ein Halbleiterelement mit einer Mehrzahl von Elektroden aufweist, die in einer planaren Weise angeordnet sind, und der Gehäuseteil auf einer Unterseite einer Chipabdeckung vorgesehen ist, die aus einem Isoliermaterial hergestellt ist und einen Wärmeabstrahlungsteil aufweist, Aufbringen oder Aufdrucken durch Siebdruck eines anisotropen Leitklebstoffs auf eine Mehrzahl von Elektroden, die auf einer Basis des Chipteils vorgesehen sind, und Aufbringen oder Aufdrucken durch Siebdruck eines Isolierklebstoffs, der denselben Erhärtungszustand wie derjenige des anisotropen Leitklebstoffs aufweist, auf eine Klebe- oder Verbindungsoberfläche der Chipabdeckung, Beaufschlagen des anisotropen Leitklebstoffs und des Isolierklebstoffs unter Wärmezufuhr mit Druck über eine vorbestimmte Zeit, um den anisotropen Leitklebstoff und den Isolierklebstoff vorübergehend bzw. zeitweilig zu erhärten, um dadurch ein vorbestimmtes elektronisches Bauelement zu erzeugen, Bereitstellen des elektronischen Bauelements in Position auf einer Leiterplatte mit Substratelektroden, die zur Ausrichtung mit den Elektroden des Chipteils angeordnet sind, um für eine vorbestimmte Positionierung der Elektroden und der Substratelektroden zu sorgen, und Anbringen eines Quetschwerkzeugs auf der Chipabdeckung und Absenken des Quetschwerkzeugs, während die beiden oben erwähnten Arten von Klebstoffen heißgeschmolzen werden, um die Chipabdeckung über eine vorbestimmte Zeit auf die Leiterplatte zu pressen, um die beiden zuvor erwähnten Arten von Elektroden elektrisch miteinander zu verbinden.
  • Dementsprechend erlaubt es die vorliegende Erfindung, den Schritt der Montage/Anbringung auf der Leiterplatte vom Schritt des Aufbringens der Klebstoffe zu trennen, und dies gestattet eine Verbesserung der Arbeitseffizienz und eine zuverlässige Langzeitaufbewahrung der elektronischen Bauelemente, die für eine sofortige Montage verfügbar sind, und dies ermöglicht ein einfaches Transportieren oder Bewegen der elektronischen Bauelemente zu Montagezwecken, um dadurch für einen effizienten Montagevorgang zu sorgen.
  • Kurze Beschreibung der Zeichnungen
  • Andere Merkmale und Vorteile der vorliegenden Erfindung werden beim Lesen der nachfolgenden ausführlichen Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen deutlicher ersichtlich, in denen:
  • 1 eine Unterseitenansicht eines Flip-Chipteils ist;
  • 2 eine perspektivische Ansicht einer Chipabdeckung ist;
  • 3 eine Unterseitenansicht der Chipabdeckung ist;
  • 4 eine perspektivische Ansicht eines elektronischen Bauteils gemäß einer ersten Ausführungsform der Erfindung ist, wobei sich das elektronische Bauteil in einem Zustand vor dem Prozess einer vorübergehenden Erhärtung befindet;
  • 5 eine Unterseitenansicht des in 4 dargestellten elektronischen Bauelements ist;
  • 6 eine Schnittansicht des elektronischen Bauelements entlang der Linie A-A in 4 ist;
  • 7 eine perspektivische Ansicht des elektronischen Bauteils ist, nachdem es vorübergehend erhärtet ist;
  • 8 eine Unterseitenansicht eines Chipteils gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • 9 eine Draufsicht auf das in 8 dargestellte Chipteil ist;
  • 10 eine Schnittansicht des Chipteils entlang der Linie B-B in 8 ist;
  • 11 eine Unterseitenansicht des Chipteils gemäß einer dritten Ausführungsform der Erfindung ist;
  • 12 eine Draufsicht auf das in 11 dargestellte Chipteil ist;
  • 13 eine Unterseitenansicht eines LSI gemäß einer vierten Ausführungsform der vorliegenden Erfindung ist;
  • 14 eine erläuternde Schnittansicht des elektronischen Bauelements auf der Leiterplatte ist, die einen Zustand vor der Montage und einen Einbauzustand des elektronischen Bauelements in Bezug zur Leiterplatte zeigt;
  • 15 eine erläuternde Schnittansicht ist, die zeigt, dass das elektronische Bauelement mittels eines Warmpresswerkzeugs unter Wärmezufuhr auf die Leiterplatte gepresst wird;
  • 16 eine Schnittansicht des elektronischen Bauelements und der Leiterplatte ist, die das elektronische Bauelement auf die Leiterplatte gequetscht und montiert zeigt;
  • 17 eine Vorderseitenansicht des konventionellen Chipteils ist, die einen Zustand zeigt, bevor das Chipteil gemäß dem Verfahren aus dem Stand der Technik auf der Leiterplatte montiert wird;
  • 18 eine Vorderseitenansicht des konventionellen elektronischen Bauelements ist, die den Zustand zeigt, in dem das elektronische Bauelement gemäß dem Verfahren aus dem Stand der Technik unter Wärmezufuhr auf die Leiterplatte gepresst und gequetscht wird; und
  • 19 eine Vorderseitenansicht des konventionellen elektronischen Bauelements ist, das gemäß dem Verfahren aus dem Stand der Technik auf der Leiterplatte montiert worden ist.
  • Bevorzugte Ausführungsformen der Erfindung
  • Unter Bezugnahme auf die begleitenden Zeichnungen werden nun bevorzugte Ausführungsformen der vorliegenden Erfindung beschrieben.
  • Zuerst Bezug nehmend auf die 1 bis 7, besteht das elektronische Bauelement aus einem Flip-Chipteil 11 und einer Chipabdeckung 20 zum Schutz des Chipteils 11. Das Chipteil 11 weist eine Basis 12 auf, die als Elektrodenoberfläche dient, auf der ein anisotroper leitender bzw. leitfähiger Klebstoff oder Leitklebstoff S in einem Zustand aufgebracht (oder aufgetragen) ist, in dem er teilweise oder vorübergehend bzw. zeitweilig erhärtet ist. Die Chipabdeckung 20 weist auf ihrer Unterseite auf einem Teil des Umfangs eine Klebe- oder Verbindungsoberfläche 24 auf, auf die ein isolierender Klebstoff oder Isolierklebstoff M aufgebracht (oder aufgetragen) und unter Wärmezufuhr mit Druck beaufschlagt worden ist, um eine vorübergehende bzw. zeitweilige Erhärtung zu bewirken.
  • Nunmehr Bezug nehmend auf 1, ist auf einer Basis 12 eines Chipteils, das einen Halbleiter enthält, eine Mehrzahl von Elektroden (Bumps) 13 in Position gebracht, die mit dem Halbleiter verbunden sind. Da die Elektroden 13 jeweils mit einer Substratelektrode 31 auf einer Oberfläche einer in 14 dargestellten Leiterplatte 30 verbunden werden, kann eine vom Chipteil 11 auf der Leiterplatte 30 eingenommene Fläche gleich groß wie diejenige des Chipteils 11 gemacht werden, um dadurch kleine Abmessungen und ein geringeres Gewicht der Leiterplatte 30 zu erzielen. Jedoch wird dem auf die Oberfläche der Mehrzahl von Elektroden auf dem Chipteil 11 aufgebrachten anisotropen Leitklebstoff S eine große Menge an leitendem bzw. leitfähigem feinem Metallpulver zugesetzt, und daher wird seine Haftkraft unvermeidbar verringert. Abgesehen davon lässt man die Elektroden vorzugsweise leicht über die Basis überstehen, oder man kann sie, falls notwendig, ansonsten auch ohne jeglichen Überstand mit der Oberfläche bündig machen.
  • Unter Bezugnahme auf die 2 und 3, ist die Chipabdeckung 20 aus Isoliermaterialien hergestellt, vorzugsweise aus isolierenden Kunstharzen, und weist an ihrer Unterseite einen Gehäuseteil 21 auf, um darin das Chipteil 11 zu befestigen oder unterzubringen. Der Gehäuseteil 21 ist mit einem Wärmeabstrahlungsteil 22 versehen, der mit der Außenseite kommuniziert, um die im Gehäuseteil erzeugte Wärme abzustrahlen. Weiter weist die Chipabdeckung 20 am Umfang des Gehäuseteils 21 zumindest auf den entgegengesetzten Seiten der Unterseite der Chipabdeckung 20 eine Klebe- oder Verbindungsoberfläche 24 zum Aufbringen des Isolierklebstoffs M auf dieselbe auf.
  • Der Gehäuseteil 21 ist mit einem Wärmeabstrahlungsteil 22 versehen, der aus einer Öffnung besteht, die sich an der linken und rechten Seite und/oder an der vorderen und hinteren Seite bis zur Außenseite der Chipabdeckung erstreckt, so dass vom Chipteil 11 im Gehäuse 21 erzeugte Wärme durch den Wärmeabstrahlungsteil 22 nach außen freigesetzt oder abgegeben wird, um eine Überhitzung des Chipteils zu verhindern. Statt der Bereitstellung des Wärmeabstrahlungsteils 22 an der Chipabdeckung 20, wie oben beschrieben, können in diesem Fall auch geeignete Wärmeabstrahlungsrippen oder -vorsprünge (nicht dargestellt) auf der Oberfläche der Abdeckung vorgesehen sein.
  • Das Chipteil 11, das im Gehäuseteil 21 der Chipabdeckung 20 befestigt ist, ist als Einheit an der Innenseite des Gehäuseteils 21 festgeklebt oder mechanisch befestigt. Somit kann, wenn das elektronische Bauelement 10a vor dem Prozess der vorübergehenden Erhärtung auf der Leiterplatte 30 montiert oder an dieser festgeklebt wird, die Chipabdeckung 20 bewegt werden, um ihre Position in Vorwärts-/Rückwärts-Richtung und Links-/Rechts-Richtung zu verändern, um die Lage des Chipteils zu justieren. Mit anderen Worten lässt sich, weil sich das elektronische Bauelement im vorübergehend erhärteten Zustand befindet, eine Relativposition zwischen den überstehenden Elektroden 13 des Chipteils 11 und den Substratelektroden 31 im Zeitpunkt einer Überprüfung unter Stromzufuhr leicht justieren, um eine Erzeugung von mangelhaften elektronischen Bauelementen zu verhindern.
  • Die Verbindungsoberfläche 24 auf den entgegengesetzten Seiten der Unterseite der Chipabdeckung 20 ist so ausgebildet, dass sie sich im Wesentlichen in derselben Ebene wie die als Elektrodenoberfläche des Chipteils 11 dienende Oberfläche der Basis 12 befindet und mit dieser bündig ist. Die Verbindungsoberfläche 24 ist mit einem allgemein bekannten Isolierklebstoff M versehen, und die Basis 12 des Chipteils ist mit einem anisotropen Leitklebstoff S versehen, und diese Klebstoffe M und S werden gleichzeitig oder ansonsten getrennt durch Aufbringen (das heißt Auftrag) oder durch Siebdruck bereitgestellt.
  • Der anisotrope Leitklebstoff S weist nur in Richtung der Beaufschlagung mit Druck Leitfähigkeit auf, wie oben beschrieben, und zeigt in Richtung der Nicht-Beaufschlagung keine Leitfähigkeit, sondern bewahrt sein Isoliervermögen. Zu diesem Zweck wird bevorzugt ein (unter dem Produktnamen Fine Eposeal 5001) von FineChem Technical Laboratory, Ltd. hergestellter anisotropen Leitklebstoff verwendet, und zwar in einer solchen Weise, dass der Klebstoff unter Verwendung eines geeigneten Spenders aufgebracht (aufgetragen) oder durch Siebdruck aufgedruckt wird (nachfolgend wird der Begriff "Aufbringen" und seine Synonyme so verwendet, dass er sowohl "Auftragen" und "Aufdrucken" bedeutet), um 20-30 Mikron im dünnsten Größenordnungsbereich und 150-200 Mikron im dicksten Größenordnungsbereich auf der ganzen Basis 12 des Chipteils 11 bereitzustellen.
  • Nachdem der anisotrope Leitklebstoff S auf die Basis 12 des Chipteils 11 aufgebracht ist, wird der anisotrope Leitklebstoff S mittels eines Quetschwerkzeugs X bei einer vorbestimmten Temperatur und einem vorbestimmten Druck über eine vorbestimmte Zeit unter Wärmezufuhr mit Druck beaufschlagt, so dass die beiden Klebstoffe S und M vorübergehend erhärtet werden. Die Wärmebehandlung des anisotropen Leitklebstoffs erfolgt bevorzugt bei einer verhältnismäßig niedrigen Temperatur von etwa 70°C über etwa 1-3 Stunden mit einem vorbestimmten Druck. Die Zeit für die Erwärmung und die Druckbeaufschlagung würde während des Druckzustands von Bedeutung sein, und 0,7-1,0 kg/cm2 ist ein Beispiel dafür, obwohl sie nicht auf diesen Bereich begrenzt ist, weil sie von der Art der aufgebrachten Klebstoffe, Raumtemperatur, usw. abhängt.
  • Der auf die Verbindungsoberfläche 24 der Chipabdeckung 20 aufgebrachte Isolierklebstoff M dient dazu, zu verhindern, dass sich die elektronischen Bau teile von der Leiterplatte 30 lösen oder sich auf dieser verschieben. Der Isolierklebstoff M muss einen B-Stadium-Zustand des anisotropen Leitklebstoffs S aufweisen, das heißt eine ähnliche Temperatureigenschaft wie der anisotrope Leitklebstoff, der die Eigenschaft hat, dass er auf eine Erwärmungstemperatur reagiert und aus einem vorübergehend bzw. zeitweilig erhärteten Zustand in einen erhärteten bzw. ausgehärteten Zustand übergeht. Zum Beispiel ist es in einem Fall, in dem eine Reaktionstemperatur zum Erhärten des anisotropen Leitklebstoffs S 70°C beträgt, erforderlich, dass der Isolierklebstoff bei derselben Temperatur reagiert. Dies erlaubt es, eine große Menge des feinen leitenden Metallpulvers aufzunehmen und dabei den anisotropen Leitklebstoff mit geringerer Haftkraft durch die Verwendung des Isolierklebstoffs M zu verstärken, und dies wird eine Erzeugung von mangelhaften Produkten verhindern.
  • Mit B-Stadium-Klebstoff soll ein Klebstoff gemeint sein, der erhärtet ist (das heißt nicht reaktiv sondern erhärtet in einem augenscheinlichen Zustand), wenn er unter die vorbestimmten Bedingungen von Temperatur, Druck usw. gebracht worden ist, und der zum Transport, zur Aufbewahrung und zum Kontakt mit anderen Teilen als den vorbestimmten Verbindungsteilen angepasst und kompatibel ist. Weiter kann er, wenn die anderen Bedingungen (wie, im Allgemeinen, hohe Temperatur und hoher Druck) kontinuierlich über eine vorbestimmte Zeit gegeben sind, in einen flüssigen Zustand zurück überführt werden (das heißt Wiedererweichung) und nach der Reaktion zwecks Haftung verfestigt werden.
  • Unter Verwendung des Isolierklebstoffs M, der dieselben Erhärtungsbedingungen bzw. Erhärtungseigenschaften wie der anisotrope Leitklebstoff S aufweist, werden sowohl der anisotrope Leitklebstoff S und der Isolierklebstoff M mittels des Quetschwerkzeugs unter Wärmezufuhr mit Druck beaufschlagt, um sie vorübergehend bzw. zeitweilig zu erhärten. Der Druck und die Temperatur beim Prozess der Druckbeaufschlagung unter Wärmezufuhr beträgt für den Isolierklebstoff, ähnlich wie diejenigen des anisotropen Leitklebstoffs, ungefähr 70°C, und ein vorbestimmter Druck wird über 1-3 Stunden aufgebracht, um für eine vorübergehende Erhärtung zu sorgen. Der spezifische Druck beträgt zum Beispiel 0,7-1,0 kg/cm2, was bei der vorliegenden Erfindung jedoch nicht ein schränkend gemeint ist, sondern sich in Abhängigkeit von der Art der aufgebrachten Klebstoffe und der verwendeten Temperatur ändern kann.
  • Das Aufbringen und die zeitweilige Erhärtung der beiden Arten von Klebstoffen S und M kann ausgeführt werden, entweder bevor oder nachdem das Chipteil 11 auf der Chipabdeckung 20 montiert wird. Vorzugsweise erfolgt das Aufbringen der Klebstoffe, nachdem das Chipteil auf der Chipabdeckung 20 montiert ist, und dies wird zweckmäßig sein, weil das Aufbringen des Klebstoffs und der Schritt der Erwärmung/Druckbeaufschlagung zugleich in einem fortlaufenden Verfahren vorgenommen werden können. Wenn ein dünn und klein gemachtes elektronisches Bauelement 10 zum Beispiel auf einer IC-Karte montiert wird, kann weiter die am Chipteil angebrachte Chipabdeckung 20 Beschädigungen und Kurzschlussprobleme infolge von äußeren Stößen und äußeren mechanischen Kräften, die erzeugt werden, wenn die IC-Karte gebogen oder gefaltet wird, sowie ein Eindringen von Fremdionen, usw. verhindern.
  • Eine zweite Ausführungsform der Erfindung wird nun unter Bezugnahme auf die 8-10 beschrieben. Ein relativ groß bemessenes Chipteil 11a mit darin enthaltenen Halbleitern wird vorbereitet, und eine Mehrzahl von Elektroden 13a ist auf einem Umfangsteil einer Rückseite der Basis 12a angeordnet, um einen Elektrodenteil 60 zu bilden, auf den der anisotrope Leitklebstoff S aufgebracht oder durch Siebdruck aufgedruckt ist. Auf einen innerhalb der Elektroden 60 angeordneten Freiraum 62 ist der Isolierklebstoff M aufgebracht oder durch Siebdruck aufgedruckt, der denselben Erhärtungszustand wie der anisotrope Leitklebstoff aufweist.
  • Die 11 und 12 zeigen eine dritte Ausführungsform der Erfindung. Bei dieser Ausführungsform der Erfindung ist eine Mehrzahl von Elektroden 13b auf einen mittleren Teil der Basis 12b des Chipteils 11b angeordnet, um einen Elektrodenteil 70 zu bilden, auf den der anisotrope Leitklebstoff S aufgebracht oder durch Siebdruck aufgedruckt ist. Auf einem auf beiden Seiten der Basis 12b angeordneten Freiraum ist der Isolierklebstoff M aufgebracht oder durch Siebdruck aufgedruckt, der denselben Erhärtungszustand wie der anisotrope Leitklebstoff aufweist.
  • Wie oben beschrieben, sind die Elektrodenteile 60, 70 auf der Basis 12a, 12b des Chipteils vorgesehen, und ein anisotroper Leitklebstoff S ist auf die Elektrodenteile 60, 70 aufgebracht, wo die Elektroden 13a, 13b angeordnet sind. Der Isolierklebstoff M ist in dem Raum 62, 72 aufgebracht, wo keine Elektrode angeordnet ist. Das elektronische Bauelement mit den vorübergehend erhärteten Klebstoffen S, M kann zum Montieren und zum Erhärten bzw. Aushärten der Klebstoffe erwärmt werden. Da das Chipteil eine gewisse Größe aufweist und daher die Bereitstellung des Freiraums ohne Elektroden vorsieht, kann das Chipteil ohne Verwendung der Chipabdeckung montiert werden.
  • Bezug nehmend auf 13, die eine vierte Ausführungsform der vorliegenden Erfindung zeigt, weist ein auf dem Markt erhältlicher LSI-Sockel 80 in seinem mittleren Teil einen Gehäuseteil 82 auf, um darin einen LSI 83 zu montieren, der auf seiner Rückseite eine Mehrzahl von Elektroden 84 aufweist, um einen Elektrodenteil zu bilden. Ein anisotroper Leitklebstoff S ist auf den Elektrodenteil der Elektroden 84 aufgebracht, während ein Isolierklebstoff M um den Gehäuseteil 82 herum auf den Sockel 80 aufgebracht ist, und die beiden Arten von Klebstoffen sind vorübergehend bzw. zeitweilig erhärtet. Der Sockel 80 für den LSI 83 dient im Wesentlichen demselben Zweck wie die Chipabdeckung 20 bei der vorherigen Ausführungsform. Weil nämlich der auf den LSI-Teil aufgebrachte anisotrope Leitklebstoff S eine kleinere Haftkraft aufweist, wird die schwache Haftung durch den Isolierklebstoff M verstärkt, der auf die Basis 81 des Sockels 80 aufgebracht ist, und der Sockel 80 kann ohne Verwendung einer LSI-Sockelabdeckung auf der Leiterplatte montiert werden.
  • Um das elektronische Bauelement mit den Klebstoffen S und M, die vorübergehend erhärtet sind, auf der Leiterplatte zu montieren, werden, wie in 14 dargestellt, Elektroden 13 auf der Basis 12 des elektronischen Bauelements 10a, welches das Chipteil 11a, 11b oder 80 aufweist, oder des elektronischen Bauelements 10, welches das Chipteil 11 und die Chipabdeckung 20 aufweist, in einer gegenüberliegenden Beziehung zu den aus der Leiterplatte überstehenden Substratelektroden 31 angeordnet, und danach werden die Elektroden 13 zur Leiterplatte 30 hin abgesenkt, wie durch einen Pfeil in 14 dargestellt, so dass die Elektroden auf beiden Seiten miteinander fluchten.
  • Wie in 15 dargestellt, wird das elektronische Bauelement 10 mit den Klebstoffen S und M, die vorübergehend erhärtet sind, mittels des Quetschwerkzeugs X auf eine vorbestimmte Temperatur erwärmt, um die Klebstoffe zu erweichen oder in den nicht-erhärteten Zustand zurückzuführen. Dann wird das Quetschwerkzeug X nach unten gepresst, so dass die Unterseite der erweichten Klebstoffe S und M mit einer Oberseite der Leiterplatte 30 in Kontakt gebracht wird. Somit wird der in einem mittleren unteren Bereich des elektronischen Bauelements 10 angeordnete anisotrope Leitklebstoff S zwischen den Elektroden 13 und 31 zusammengequetscht, um eine elektrische Verbindung herzustellen. Andererseits wird zwischen den in seitlicher Richtung benachbarten Elektroden kein vertikaler Druck aufgebracht, und daher bleibt zwischen den in seitlicher Richtung benachbarten Elektroden der Isolierzustand bewahrt. Somit sind die in seitlicher Richtung benachbarten Elektroden nicht elektrisch miteinander verbunden.
  • Die Klebstoffe S und M, die mittels des Quetschwerkzeugs X enthärtet oder wieder erweicht worden sind, werden in vertikaler Richtung (das heißt von oben nach unten) mit Druck beaufschlagt und dann in seitlicher Richtung nach außen gedrückt. Speziell wird der zwischen den Elektroden 13 und 31 angeordnete Klebstoff S elektrisch leitend oder leitfähig, wenn er mit einem vorbestimmten Druck beaufschlagt wird, jedoch umschließt er die Elektroden in seitlicher Richtung, um dort für einen elektrisch isolierenden Zustand zu sorgen. Der außerhalb von dem anisotropen Leitklebstoff S angeordnete Isolierklebstoff M wird vom anisotropen Leitklebstoff S gewaltsam in seitlicher Richtung (nach rechts und links) gedrückt und von der Unterseite der Chipabdeckung 20 aus in seitlicher Richtung extrudiert, und daher wird die Klebefläche durch den herausgedrückten Teil des Klebstoffs S vergrößert, mit der Folge, dass die Haftkraft vergrößert wird.
  • Wenn das Chipteil 11 erwärmt wird, zum Beispiel auf etwa 150°C, wobei das Chipteil 11 vom Quetschwerkzeug gehalten und über eine vorbestimmte Zeit mit Druck beaufschlagt wird, werden beide Klebstoffe S und M erneut erhärtet bzw. ausgehärtet, um für eine Serienverbindung zwischen den Elektroden 13 und 31 zu sorgen. Mit anderen Worten wird zwischen den Elektroden 13 des Chipteils und den Elektroden 31 der Leiterplatte in Richtung von oben nach unten ein Druck aufgebracht, um die Elektroden 13 und 31 elektrisch zu verbinden. Dementsprechend kann, wenn der anisotrope Leitklebstoff S an der vorbestimmten Stelle auf der Oberfläche der Leiterplatte 30 aufgebracht und vorübergehend erhärtet ist, das Montieren des elektronischen Bauelements 10 einfach durchgeführt werden.
  • Unter Bezugnahme auf die Zeichnungen werden nun die Montageschritte für das elektronische Bauelement gemäß der vorliegenden Erfindung beschrieben. Im ersten Schritt wird das Chipteil 11 innerhalb des Gehäuseteils 21 der Chipabdeckung 20 befestigt, und das innerhalb des Gehäuseteils 21 der Chipabdeckung 20 befestigte Chipteil 11 wird mit dem Gehäuseteil 21 zu einer einheitlichen Struktur verklebt oder in Eingriff gebracht, und der Gehäuseteil 21 weist einen Wärmeabstrahlungsteil 22 auf, um die Wärme nach außen freizusetzen bzw. abzugeben.
  • Im zweiten Schritt wird der anisotrope Leitklebstoff S auf die Basis 12 des Chipteils 11 aufgebracht, und der Isolierklebstoff M wird auf die Klebe- oder Verbindungsoberfläche 24 der Chipabdeckung 20 aufgebracht. In diesem Fall wird für den anisotropen Leitklebstoff ein erstes Druckmuster (nicht dargestellt) und für den Isolierklebstoff ein zweites Druckmuster (nicht dargestellt) verwendet, um die Klebstoffe S und M auszubilden, jedoch ist keine Einschränkung auf diese Herstellungsverfahren vorgesehen. Mindestens der Klebstoff S wird in einer dickeren Konfiguration ausgebildet, so dass beide Elektroden darin eingebettet werden können. Die Klebstoffe werden unter Verwendung eines Spenders aufgebracht oder mittels einer Siebdrucktechnik aufgedruckt. Die Dicke einer auf die Oberfläche der Basis aufgebrachten Schicht des anisotropen Leitklebstoffs S kann wahlweise von einem Bereich von 20-30 Mikron bis zu einem Bereich von 150-200 Mikron festgelegt werden.
  • Beim Vorgang des Aufbringens der Klebstoffe S und M kann das Aufbringen (oder der Siebdruck) des anisotropen Leitklebstoffs S auf die Basis 12 des Chipteils 11 in Bezug zum Aufbringen (oder dem Siebdruck) des Isolierklebstoffs M auf die Verbindungsoberfläche 24 der Chipabdeckung 20 gleichzeitig erfolgen, oder ansonsten nacheinander. Der auf die Basis 12 des Chipteils 11 aufgebrachte anisotrope Leitklebstoff S und der Isolierklebstoff M auf der Verbindungsoberfläche 24 der Chipabdeckung 20 können mittels einer bekannten Vorrichtung oder des Quetschwerkzeugs X unter Wärmezufuhr mit Druck beaufschlagt werden, um sie vorübergehend zu erhärten, um das elektronische Bauelement 10 zum Verkleben einer Mehrzahl von Elektroden herzustellen.
  • Es ist notwendig, dass der anisotrope Leitklebstoff S und der Isolierklebstoff M einander im Hinblick auf Druckkraft und Erwärmungstemperatur ähnlich sind, wenn sie von derselben Art von Epoxidharz sind. Abgesehen davon beträgt die Druckbeaufschlagungs- und Erwärmungstemperatur zum vorübergehenden Erhärten der Klebstoffe S und M vorzugsweise ungefähr 70°C, wobei ein gewisser Druck von zum Beispiel 0,7-1,0 kg/cm2 über 1-3 Stunden kontinuierlich aufgebracht wird, jedoch ist die vorliegende Erfindung nicht auf einen solchen Druck und eine solche Temperatur, wie oben beschrieben, beschränkt.
  • Im dritten Schritt, wie in 14 dargestellt, wird eine Positionierung zwischen den Elektroden 13 auf dem Chipteil 11 des elektronischen Bauelements 10 mit den Klebstoffen S und M, die vorübergehend erhärtet sind, und den Substratelektroden 31 auf der Leiterplatte 32 vorgenommen, indem die Elektroden 13 mit den Substratelektroden 31 ausgerichtet werden. Ein übliches Verfahren dieser Positionierung kann verwendet werden, um das elektronische Bauelement 10 in vertikaler Richtung abzusenken, falls notwendig kann jedoch das elektronische Bauelement 10 in seitlicher Richtung bewegt werden.
  • Bei dieser Positionierung wird die Unterseite des vorübergehend erhärteten anisotropen Leitklebstoffs S mit den Substratelektroden 31 zur Deckung gebracht, wie in 14 dargestellt. In diesem Fall kann selbstverständlich zum Zweck einer Erleichterung des Montageverfahrens der Klebstoff gleichzeitig mit dem Beginn des Absenkens des elektronischen Bauelements 10 erwärmt wer den, um dadurch den vorübergehend erhärteten Klebstoff zum Schmelzen zu bringen. Abgesehen davon wird, wenn die Positionierung des elektronischen Bauelements 10 zum Erhärten des Klebstoffs fortschreitet, das elektronische Bauelement 10 mit dem Quetschwerkzeug X in Kontakt gebracht, wie in 15 dargestellt, um mit der Erwärmung zu beginnen.
  • Wenn die Elektroden des elektronischen Bauelements 10 mit den Oberseiten der Substratelektroden 31 zur Deckung gebracht worden sind, wird es im vierten Schritt, wie in 15 dargestellt, mittels des Quetschwerkzeugs X auf zum Beispiel 150°C erwärmt, der Klebstoff wird bis zum Wiedererweichen geschmolzen, und in diesem Zustand wird der Quetschvorgang vorgenommen, indem von oben über 1-3 Stunden eine gewisse Kraft aufgebracht wird, so dass das elektronische Bauelement 10 mit den Substratelektroden 31 der Leiterplatte 30 verklebt wird. Durch diesen Schritt werden die Elektroden 13 und 31, die am oberen bzw. unteren Teil angeordnet sind, durch die Wirkung des anisotropen Leitklebstoffs S elektrisch miteinander verbunden.
  • Da dem anisotropen Leitklebstoff S eine verhältnismäßig große Menge an leitfähigem feinem Metallpulver zugesetzt wird, wird seine Haftkraft verringert. Die Leiterplatte 30 wird mit der Chipabdeckung 20 verklebt, die um das Chipteil herum oder an beiden Seiten desselben angeordnet ist, und eine Haftkraft zwischen dem elektronischen Bauelement 10 und der Leiterplatte 30 wird weiter vergrößert.
  • Wie oben beschrieben, sind zwei Arten von Klebstoffen S und M, die auf das Chipteil bzw. die Verbindungsoberfläche der Chipabdeckung aufgebracht sind, vorübergehend erhärtet, um das elektronische Bauelement 10 bereitzustellen, so dass das elektronische Bauelement 10 auf der Leiterplatte 32 montiert werden kann. Bei dem Verfahren zur Herstellung einer Modulschaltung kann daher der Schritt der Montage/Anbringung vollständig vom Schritt des Aufbringens des Klebstoffs/der Klebstoffe getrennt werden, und dies erlaubt eine Vergrößerung der Arbeitseffizienz und eine weitergehende Anwendung in Produktionsverfahren und Logistik. Das elektronische Bauelement 10 mit den vorübergehend erhärteten Klebstoffen erlaubt eine Langzeitaufbewahrung, speziell für 3 Monate bei Raumtemperatur, 6 Monate durch kalte Lagerung und etwa 1 Jahr durch Kühlung, und kann, wenn notwendig, sofort montiert werden.
  • Das so hergestellte elektronische Bauelement 10 lässt sich transportieren und kann daher als kommerzielles Produkt durch und über Verkaufsnetze vertrieben werden. So ist beim Montagevorgang die schwierige Tätigkeit des Aufbringens des Klebstoffs auf die Leiterplatte nicht mehr erforderlich, und daher kann der Montagevorgang für das elektronische Bauelement ohne Schwierigkeiten ausgeführt werden. Somit können bei der Arbeitseffizienz und der Ausbeute Verbesserungen erzielt werden, um für eine wirtschaftliche Effizienz zu sorgen.
  • Gemäß der vorliegenden Erfindung ist der Isolierklebstoff auf einen Teil des Chipteils oder die Verbindungsoberfläche der Chipabdeckung aufgebracht, und der anisotrope Leitklebstoff ist auf die Elektroden aufgebracht, die auf der Basisoberfläche des Chipteils vorgesehen sind, wobei diese Klebstoffe weiter vorübergehend erhärtet sind, um das elektronische Bauelement bereitzustellen. Das so gebildete elektronische Bauelement ist zur Langzeitaufbewahrung und zum Transport angepasst und zum Vertrieb als kommerzielles Produkt durch ein Vertriebsnetz angepasst. Weiter erlaubt die vorliegende Erfindung eine Trennung von Herstellungsschritten zwischen dem Aufbringen von Klebstoffen und der Montage/Anbringung, und ein Aufbringen der Klebstoffe bei der Montage ist nicht notwendig. Somit kann beim Montagevorgang eine weitere Verbesserung der Arbeitseffizienz erzielt werden, um dadurch bei extensiven Anwendungen von Montageverfahren und Logistik für Vorzüge und Vorteile zu sorgen.

Claims (5)

  1. Elektronisches Bauelement zum Verbinden einer Mehrzahl von Elektroden, umfassend: eine isolierende Basis mit einer Mehrzahl von Elektroden und Zwischenräumen dazwischen, einen auf die Elektroden aufgebrachten anisotropen Leitklebstoff, einen auf die Zwischenräume aufgebrachten Isolierklebstoff, der denselben Erhärtungszustand wie ein Erhärtungszustand des anisotropen Leitklebstoffs aufweist, wobei jeder von dem anisotropen Leitklebstoff und dem Isolierklebstoff vorübergehend erhärtet ist.
  2. Elektronisches Bauelement zum Verbinden einer Mehrzahl von Elektroden, umfassend: eine isolierende Chipabdeckung mit einem Wärmeabstrahlungsteil und mit einem Gehäuseteil auf ihrer Unterseite, ein im Gehäuseteil untergebrachtes Flip-Chipteil, bestehend aus einer Basis mit einer Mehrzahl von Elektroden eines Halbleiterelements, die auf einer Rückseite angeordnet sind, einen auf die Elektroden der Basis des Chipteils aufgebrachten oder durch Siebdruck aufgedruckten anisotropen Leitklebstoff, eine Verbindungsoberfläche, die auf einem Umfang des Chipteils und auf einer Unterseite der isolierenden Chipabdeckung angeordnet ist, einen auf die Verbindungsoberfläche aufgebrachten oder durch Siebdruck aufgedruckten Isolierklebstoff, der denselben Erhärtungszustand wie ein Erhärtungszustand des anisotropen Leitklebstoffs aufweist, wobei jeder von dem anisotropen Leitklebstoff und dem Isolierklebstoff über eine vorbestimmte Zeit unter Wärmezufuhr mit Druck beaufschlagt worden ist, um ihn vorübergehend zu erhärten.
  3. Elektronisches Bauelement zum Verbinden einer Mehrzahl von Elektroden nach Anspruch 2, bei dem der Wärmeabstrahlungsteil aus einem Öffnungsteil besteht, der auf mindestens einer Stirnseite der Chipabdeckung vorgesehen ist und mit der Außenseite der Chipabdeckung kommuniziert.
  4. Elektronisches Bauelement zum Verbinden einer Mehrzahl von Elektroden nach Anspruch 2, bei dem der Isolierklebstoff eine ähnliche Temperatureigenschaft aufweist, wie diejenige des anisotropen Leitklebstoffs, der die Eigenschaft besitzt, auf eine Erwärmungstemperatur zu reagieren und aus einem vorübergehend erhärteten Zustand in einen erhärteten Zustand überzugehen.
  5. Verfahren zum Montieren eines elektronischen Bauelements zum Verbinden einer Mehrzahl von Elektroden, umfassend die Schritte: Unterbringen eines Flip-Chipteils in einer Chipabdeckung, wobei das Flip-Chipteil ein Halbleiterelement mit einer Mehrzahl von Elektroden aufweist, die in einer planaren Weise angeordnet sind, und ein Gehäuseteil auf einer Unterseite der Chipabdeckung vorgesehen ist, die aus einem Isoliermaterial hergestellt ist und einen Wärmeabstrahlungsteil aufweist, Aufbringen oder Aufdrucken durch Siebdruck eines anisotropen Leitklebstoffs auf eine Mehrzahl von Elektroden, die auf einer Basis des Chipteils vorgesehen sind, und Aufbringen oder Aufdrucken durch Siebdruck eines Isolierklebstoffs, der denselben Erhärtungszustand wie derjenige des anisotropen Leitklebstoffs aufweist, auf eine Verbindungsoberfläche der Chipabdeckung, Beaufschlagen des anisotropen Leitklebstoffs und des Isolierklebstoffs unter Wärmezufuhr mit Druck, um den anisotropen Leitklebstoff und den Isolierklebstoff vorübergehend zu erhärten, um dadurch ein vorbestimmtes elektronisches Bauelement zu erzeugen, Bereitstellen des elektronischen Bauelements in Position auf einer Leiterplatte mit Substratelektroden, die zur Ausrichtung mit den Elektroden des Chipteils angeordnet sind, um für eine vorbestimmte Positionierung der Elektroden und der Substratelektroden zu sorgen, und Anbringen eines Quetschwerkzeugs auf der Chipabdeckung und Absenken des Quetschwerkzeugs, während die beiden oben erwähnten Arten von Klebstoffen heißgeschmolzen werden, um die Chipabdeckung über eine vorbestimmte Zeit auf die Leiterplatte zu pressen, um die beiden zuvor erwähnten Arten von Elektroden elektrisch miteinander zu verbinden.
DE102004010633A 2003-03-04 2004-03-02 Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben Ceased DE102004010633A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003056587A JP3755824B2 (ja) 2003-03-04 2003-03-04 複数電極接着用の電子部品とその実装方法
JP03-56587 2003-03-04

Publications (1)

Publication Number Publication Date
DE102004010633A1 true DE102004010633A1 (de) 2004-09-16

Family

ID=32866665

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004010633A Ceased DE102004010633A1 (de) 2003-03-04 2004-03-02 Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben

Country Status (4)

Country Link
US (1) US6911606B2 (de)
JP (1) JP3755824B2 (de)
KR (1) KR100621053B1 (de)
DE (1) DE102004010633A1 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4676196B2 (ja) * 2004-12-16 2011-04-27 富士通株式会社 Ｒｆｉｄタグ
US8169090B2 (en) * 2005-05-31 2012-05-01 Sumitomo Bakelite Company, Ltd. Encapsulating resin composition for preapplication, semiconductor device made with the same, and process for producing the same
KR100704969B1 (ko) * 2005-11-28 2007-04-09 삼성전기주식회사 적외선 차단필터 본딩 장치
KR100704911B1 (ko) * 2005-12-26 2007-04-09 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
CN101361411A (zh) * 2006-01-20 2009-02-04 富士通株式会社 芯片部件的安装构造、安装方法以及电子装置
KR100818101B1 (ko) * 2006-11-08 2008-03-31 주식회사 하이닉스반도체 웨이퍼 레벨 칩 사이즈 패키지
CN101303443A (zh) * 2007-05-11 2008-11-12 鸿富锦精密工业（深圳）有限公司 相机模组及其组装方法
US7802466B2 (en) * 2007-11-28 2010-09-28 Sierra Sensors Gmbh Oscillating sensor and fluid sample analysis using an oscillating sensor
KR100946619B1 (ko) * 2008-03-26 2010-03-09 알트론 주식회사 캠 단면을 가지는 압착 부재를 이용한 지지 방열 장치
KR20100010747A (ko) * 2008-07-23 2010-02-02 삼성전자주식회사 반도체 소자 패키지
JP2010034423A (ja) * 2008-07-30 2010-02-12 Fujitsu Ltd 加圧加熱装置及び方法
KR101201981B1 (ko) 2010-05-25 2012-11-15 한국생산기술연구원 열가역적 수지를 포함하는 접착층을 사용한 플립 칩 접합방법
JP4865067B1 (ja) * 2010-07-30 2012-02-01 株式会社東芝 電子機器
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US8877558B2 (en) * 2013-02-07 2014-11-04 Harris Corporation Method for making electronic device with liquid crystal polymer and related devices
US10249593B2 (en) 2014-06-20 2019-04-02 Agency For Science, Technology And Research Method for bonding a chip to a wafer
CN106292035B (zh) * 2016-09-22 2018-05-08 京东方科技集团股份有限公司 压感显示面板及其制造方法、压感显示装置
KR101947237B1 (ko) * 2016-10-27 2019-05-10 현대자동차주식회사 열전 모듈 제조 장치
JP2018117049A (ja) * 2017-01-18 2018-07-26 株式会社ディスコ パッケージデバイスの製造方法
KR101897061B1 (ko) * 2018-03-21 2018-09-10 손방용 잉크카트리지 재생용 fpcb를 이용한 카트리지 재생방법
KR101897057B1 (ko) * 2018-03-21 2018-09-10 손방용 잉크카트리지 재생용 컨트롤러가 실장된 fpcb
CN111111006A (zh) * 2019-11-29 2020-05-08 深圳先进技术研究院 一种植入式医疗器件及其制造方法
CN112969284B (zh) * 2021-02-19 2022-06-24 深圳市众芯诺科技有限公司 一种嵌入式光学字符智能识别芯片
CN116759388B (zh) * 2023-08-18 2023-10-27 合肥阿基米德电子科技有限公司 一种免焊接模块封装结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162613A (en) * 1991-07-01 1992-11-10 At&T Bell Laboratories Integrated circuit interconnection technique
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
DE19754874A1 (de) * 1997-12-10 1999-06-24 Siemens Ag Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
US6342731B1 (en) * 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6629363B1 (en) * 1998-01-22 2003-10-07 International Business Machines Corporation Process for mechanically attaching a temporary lid to a microelectronic package
US6288906B1 (en) * 1998-12-18 2001-09-11 Intel Corporation Multiple layer printed circuit board having power planes on outer layers
JP2000286526A (ja) * 1999-03-30 2000-10-13 Murata Mfg Co Ltd 表面実装構造及びその表面実装構造に用いられる表面実装型電子部品
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP3491595B2 (ja) * 2000-02-25 2004-01-26 ソニーケミカル株式会社 異方導電性接着フィルム
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
JP2002299809A (ja) 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 電子部品の実装方法および実装装置
JP3855679B2 (ja) * 2001-05-01 2006-12-13 株式会社村田製作所 表面実装型電子部品
US6770822B2 (en) * 2002-02-22 2004-08-03 Bridgewave Communications, Inc. High frequency device packages and methods

Also Published As

Publication number Publication date
JP2004266175A (ja) 2004-09-24
KR20040078556A (ko) 2004-09-10
KR100621053B1 (ko) 2006-09-08
US20040173372A1 (en) 2004-09-09
JP3755824B2 (ja) 2006-03-15
US6911606B2 (en) 2005-06-28

Similar Documents

Publication Publication Date Title
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE3414961C2 (de)
DE69737375T2 (de) Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE69731243T2 (de) Flüssigkristallvorrichtung, deren Herstellungsverfahren und elektronisches Gerät
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE10392365T5 (de) Halbleitervorrichtung mit einem Halbleiterchip
EP0484353A1 (de) Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten.
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
EP0965103A1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE102009043587A1 (de) Funktionelles Laminat
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
WO2001073686A1 (de) Verfahren zur herstellung eines trägerbandes mit einer vielzahl von elektrischen einheiten, jeweils aufweisend einen chip und kontaktelemente
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE2528573A1 (de) Halbleiterschaltungs-verbindungseinrichtung
EP1650800A2 (de) Leistungshalbleitermodul mit Druckkontakteinrichtung
DE112005003629T5 (de) IC-Baugruppe und Verfahren zur Herstellung einer IC-Baugruppe

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection