DE602004004647T2 - Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat - Google Patents

Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat Download PDF

Info

Publication number
DE602004004647T2
DE602004004647T2 DE602004004647T DE602004004647T DE602004004647T2 DE 602004004647 T2 DE602004004647 T2 DE 602004004647T2 DE 602004004647 T DE602004004647 T DE 602004004647T DE 602004004647 T DE602004004647 T DE 602004004647T DE 602004004647 T2 DE602004004647 T2 DE 602004004647T2
Authority
DE
Germany
Prior art keywords
substrate
chip
component
electronic component
tracks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004004647T
Other languages
English (en)
Other versions
DE602004004647D1 (de
Inventor
Francois Droz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NID SA
Original Assignee
NID SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NID SA filed Critical NID SA
Publication of DE602004004647D1 publication Critical patent/DE602004004647D1/de
Application granted granted Critical
Publication of DE602004004647T2 publication Critical patent/DE602004004647T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1311—Foil encapsulation, e.g. of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Description

  • Die vorliegende Erfindung betrifft ein Verfahren der Montage eines elektronischen Bauteils auf einen als Substrat bezeichneten isolierenden Träger, der eine Anzahl von Leiterbahnen aufweist. Dieses Verfahren kann bei der Herstellung von Transpondern in Gestalt von elektronischen Karten oder Etiketts von allgemein geringer Dicke angewendet werden.
  • Unter elektronischem Etikett versteht man eine Kombination, die zumindest einen isolierenden Träger, eine Antenne und ein elektronisches Bauteil, allgemein einen Chip, umfasst. Die elektronische Karte bzw. das elektronische Etikett, die hergestellt werden, indem das erfindungsgemässe Verfahren verwendet wird, finden sich in zahlreichen Anwendungen wie Mitteln der Identifizierung, der Kontrolle oder der Zahlung.
  • Der Gegenstand der vorliegenden Erfindung konzentriert sich insbesondere auf die Montage zumindest eines elektronischen Bauteils auf das Substrat einer Karte oder eines Etiketts geringer Dicke. Ein elektronisches Bauteil ist ein Element wie zum Beispiel ein Chip, ein Kondensator, ein Widerstand, eine Diode, eine Sicherung, eine Batterie, eine Anzeige oder auch eine Baugruppe, die einen mit Kontaktstreifen versehenen, vergossenen Chip umfasst.
  • Dem Fachmann sind Karten oder Etiketts bekannt, wo Bauteile auf ein Substrat montiert sind, auf dem Verbindungsbahnen und –streifen aus einem leitenden Material (im Allgemeinen Kupfer) eingraviert sind. Die Bauteile werden allgemein aufgeklebt, dann werden ihre Kontakte mit den Leiterbahnen oder leitenden Verbindungsstreifen des Substrats verlötet. Der elektrische Kontakt zwischen den Verbindungsstreifen des Bauteils und denen des Substrats wird durch Mittel wie Verkleben mit einem leitfähigen Kleber, Schweissen mit Ultraschall, Auflöten mit Hilfe einer heiss aufgebrachten Legierung auf der Grundlage von Zinn realisiert.
  • Weiter sind mit Bauteilen versehene Karten bekannt, deren Kontakte mit Haken oder Spitzen („bumps") versehen sind, die durch Eindrücken in die in das Substrat eingravierten Verbindungsstreifen versenkt werden. Im Dokument WO 00/55808 wird die Realisierung einer Verbindung zwischen einem Chip und Kontaktstreifen einer Antenne durch Heisslaminieren beschrieben. Die Chipkontakte weisen Bossierungen auf, die sich in das leitende Material der Verbindungsstreifen der Antenne einfügen, wobei eine Verformung dieser Streifen bewirkt wird.
  • Die Verbindungen zwischen den Bauteilen und den Leitern des Substrats können auch durch Leiterdrähte hergestellt werden, die einerseits auf einen Leiter des Substrats und andererseits auf einen leitenden Bereich des Bauteils aufgelötet werden.
  • Um die so verdrahteten Bauteile und Schaltkreise zu schützen, kann ein Epoxidharz auf die ganze Substratoberfläche oder einen Teil davon aufgegossen werden, um die Gruppe der Schaltkreisbauteile zu umhüllen. Einer anderen Ausführungsform zufolge wird eine isolierende Folie auf das ganze Substrat oder einen Teil davon auflaminiert, die das oder die Bauteile sowie die angrenzenden Leiterbahnen überdeckt.
  • Das Dokument EP 0 786 357 , das den Oberbegriff des Anspruchs 1 wiedergibt, beschreibt eine Karte ohne Kontakt, die einen Chip umfasst, der auf ein Substrat montiert und mit einer Antennenspule verbunden ist, die auf dem Umfang des Substrats angeordnet ist. Der Chip wird in einen Bereich des Substrats platziert, der sich in Nachbarschaft zu einem der Ränder der Karte ausserhalb der Schleife befindet, die durch die Antennenspule gebildet wird. Diese dezentrale Position des Chips schützt ihn vor Beanspruchungen, die durch eine Krümmung der Karte hervorgerufen werden. Die Verbindung der Antennenspule mit dem Chip erfolgt durch Heisspressen der Bossierungen der Chipkontakte auf die Abschlussbahnen der Spule. Einer Variante zufolge wird diese Verbindung durch Drahtkontaktierung („wire bonding") zwischen den Kontakten des Chips und den von der Spule austretenden Bahnen realisiert.
  • Im Dokument US 2002/0 110 955 wird ein Herstellungsverfahren für einen elektronischen Modul beschrieben, der ein Substrat und zumindest einen Chip umfasst. Letzterer wird entweder auf eine der Flächen des Substrats aufgeklebt oder so in das Substrat heiss eingepresst, dass er mit dessen Oberfläche bündig wird. Das Substrat weist ausserdem leitende Bereiche auf, an die der Chip mittels Leiterbahnen angeschlossen wird, die einer bevorzugten Variante zufolge mit Siebdruck ausgelegt wurden. Die Kontakte des Chips weisen Bossierungen auf, zu denen die so ausgelegten Bahnen führen, indem sie sie überdecken. Ein letzter Schritt besteht darin, eine dünne Schutzschicht oder einen Schutzlack auf den Chip und die Leiterbahnen in der Nähe des Chips aufzubringen.
  • Die Transponder, deren Bauteile gemäss den bekannten, oben beschriebenen Verfahren montiert worden sind, weisen einen Nachteil bei der Qualität und Zuverlässigkeit der Verbindung des Bauteils mit dem Leiter auf. Diese Verbindung kann tatsächlich in Abhängigkeit von den mechanischen Beanspruchungen, denen der Transponder bei seinem Einsatz unterworfen ist, völlig oder intermittierend unterbrochen werden. Insbesondere können die Transponder geringer Dicke wie die elektronischen Karten oder Etiketts leicht durch Verbiegen oder Verdrehen verformt werden. Diese Beanspruchungen können beim üblichen Einsatz des Transponders auftreten, zum Beispiel bei einem Etikett, das auf eine Oberfläche eines Gegenstandes aufgebracht wird, die Vorsprünge aufweist.
  • Trotz des Schutzes der Bauteile durch Vergiessen oder Auflaminieren einer isolierenden Folie sind die Verbindungen der Bauteile inneren Zug- und Druckbeanspruchungen ausgesetzt, die ihre Unterbrechung hervorrufen, wenn der Transponder verformt wird. Diese Erscheinung wird noch durch wiederholte Verformungen verstärkt, die eine Ermüdung der Verbindung nach sich ziehen, die schliesslich nach einer bestimmten Anzahl von Verbiegungen oder Verdrehungen, die der Transponder erlitten hat, aufbricht.
  • Das Ziel der vorliegenden Erfindung besteht darin, die oben beschriebenen Nachteile zu beheben, d.h. die Zuverlässigkeit und Qualität der elektrischen Verbindung zwischen dem oder den elektronischen Bauteilen und den Leiterbahnen des Substrats zu erhöhen, dabei aber gleichzeitig die Herstellungskosten des Transponders zu verringern.
  • Die vorliegende Erfindung hat weiter das Ziel, ein Verfahren zur Herstellung eines solchen Transponders in Gestalt einer Karte oder eines Etiketts vorzuschlagen, der Verbiegungen oder Verdrehungen widerstehen kann, ohne dass die Verbindungen der Bauteile unterbrochen werden.
  • Diese Ziele werden durch ein Verfahren der Montage zumindest eines elektronischen Bauteils mit im Wesentlichen flachen, leitenden Bereichen erreicht, die mit Leiterbahnen verbunden werden, die auf der Oberfläche eines isolierenden, allgemein ebenen und als Substrat bezeichneten Trägers angeordnet sind, das die folgenden Schritte umfasst:
    • – Auflegen des Substrats auf eine Arbeitsfläche mit der die Leiterbahnen aufweisenden Seite nach oben,
    • – Einsetzen des elektronischen Bauteils in einen Platz im Substrat, der sich in einem Bereich mit den Leiterbahnen befindet, wobei die leitenden Bereiche des Bauteils (1) mit den entsprechenden Leiterbahnen des Substrats in Berührung treten,
    • – Aufbringen einer Schicht aus isolierendem Material, die sich zugleich über das Bauteil und über zumindest einen dieses Bauteil umgebenden Bereich des Substrats erstreckt, wobei der Kontakt zwischen den leitenden Bereichen des elektronischen Bauteils und den Leiterbahnen des Substrats eine elektrische Verbindung herstellt, die durch den Druck des Aufbringens der isolierenden Schicht auf das elektronische Bauteil gewährleistet wird.
  • Das auch als elektronischer Modul bezeichnete elektronische Bauteil besteht allgemein aus einem Chip, dessen auf einer seiner Seiten gelegene Kontakte auf eine leitende Folie übergehen, die als Chipträger („leadframe") bezeichnet wird und Kontaktstreifen darstellt, die die gering bemessenen Kontakte des Chips verlängern. In einem Ausführungsbeispiel wird die entgegengesetzte Seite des Chips mit einem isolierenden Material vergossen, allgemein mit Epoxidharz. Der Leadframe erleichtert den Anschluss des elektronischen Moduls an die Leiterbahnen einer gedruckten Schaltung. Die meisten auf die Oberfläche von gedruckten Schaltungen montierten Halbleiterbauteile weisen solche Leadframes auf.
  • Die Leiterbahnen des Substrats werden im weiten Sinne definiert. Sie können aus leitenden Plättchen oder Bereichen bestehen, die an leitende Segmente einer Schaltung angeschlossen werden, die chemisch in das Substrat eingraviert oder durch Siebdruck auf das Substrat aufgebracht wurde. Ein solche Schaltung kann zum Beispiel die Antenne einer berührungsfreien Karte sein, die der Energiezufuhr zur Karte und dem digitalen Datenaustausch über ein Terminal dient.
  • Es ist wichtig zu vermerken, dass das erfindungsgemässe Verfahren weder ein Löten noch ein sonstwie geartetes Verankern der Kontakte des Bauteils auf den Leitern der Schaltung verlangt. Es genügt also, dass die Kontaktflächen des Bauteils und des Substrats gegeneinander gedrückt werden, während sie im Wesentlichen flache Oberflächen aufweisen. Das Bauteil wird auf dem Substrat durch das isolierende Material gehalten, durch das es überdeckt wird und das sich über die Peripherie des Bauteils erstreckt.
  • Der Aufnahmeplatz im Substrat dient dazu, das Bauteil zwischen der Phase seines Auflegens und der Abscheidung der isolierenden Schicht vorübergehend zu halten. Dieser Platz kann auf verschiedene Weise realisiert werden, zum Beispiel als ein Hohlraum im Substrat, der durch. Fräsen gewonnen wird, oder als ein Fenster, das durch Stanzen ausgeschnitten wird, oder einfach als eine Verformung des Substrats durch Erhitzen des Bauteils während seines Auflegens auf das Substrat.
  • Der Vorteil der Montage des Bauteils zufolge dieses Verfahrens besteht darin, dass der Kontakt zwischen dem Bauteil und den Leitern des Schaltkreises erhalten bleibt, wenn der Transponder verbogen oder verdreht wird. Tatsächlich werden die an den Verbindungen auftretenden inneren Kräfte dazu tendieren, die Kontakte aufeinander gleiten zu lassen, ohne wie bei einer gelöteten oder verankerten Verbindung einen Bruch zu verursachen. Auf den Transponder ausgeübte, wiederholte Beanspruchungen haben durch Reibung der sich berührenden Leiteroberflächen eine „selbstreinigende" Wirkung auf die Leiter zur Folge. Folglich erweist sich die Leistungsfähigkeit der Verbindungen wie zum Beispiel ihre Zuverlässigkeit und ihre elektrische Leitfähigkeit als stark verbessert.
  • Die Erfindung wird sich besser verstehen lassen dank der folgenden eingehenden Beschreibung, die auf die beigefügten Zeichnungen Bezug nimmt, die als keineswegs eingrenzendes Beispiel gegeben werden und in denen:
  • 1 ein Bauteil in Gestalt eines elektronischen Moduls darstellt, der mit Kontaktstreifen versehen ist;
  • 2 eine Draufsicht auf einen Transponder geringer Dicke darstellt, der ein Substrat und ein mit Kontaktstreifen versehenes Bauteil umfasst, das durch eine isolierende Schicht geschützt ist;
  • 3 einen vergrösserten Schnitt durch den Transponder der 2 entlang der Achse A-A veranschaulicht;
  • 4 einen Schnitt durch eine Transponderzusammenstellung veranschaulicht, die zwei Substrate sowie ein mit Kontaktstreifen versehenes Bauteil umfasst;
  • 5 einen Schnitt durch eine Transponderzusammenstellung veranschaulicht, die zwei Substrate sowie ein Bauteil umfasst, das aus einem in eines der Substrate eingesetzten Chip besteht.
  • Das einen elektronischen Modul bildende Bauteil (1) der 1 weist einen Chip (2) auf, der durch eine Einbettung (4) aus isolierendem Material wie Epoxidharz geschützt wird. Die Kontakte des Chips sind mit Kontaktstreifen (3) verbunden, die zum Beispiel in einer leitenden Folie aus verzinntem Kupfer ausgebildet sind, die den Leadframe darstellt.
  • 2 und der in 3 veranschaulichte Schnitt entlang der Achse A-A zeigen das Beispiel eines Transponders, der ein Substrat (5) geringer Dicke aufweist, das verformbar ist und auf das das Bauteil (1) von 1 aufgesetzt ist. Die Oberseite dieses Substrats weist Leiterbahnen oder leitende Bereiche (6) auf, die zum Beispiel eingraviert, aufgeklebt oder durch Siebdruck aufgebracht sind. Der eingebettete Abschnitt (4) des Bauteils (1) wird in einen Platz (7) eingesetzt, der aus einem herausgearbeiteten Hohlraum oder einem aus dem Substrat herausgeschnittenen Fenster besteht, dergestalt, dass die Dicke des fertigen Transponders minimiert wird. Die Leiterbahnen (6) des Substrats stehen mit den leitenden Bereichen (3) des Bauteils lediglich durch Druck, aber ohne den Einsatz von Lot oder leitendem Kleber in Berührung. Die so in Berührung stehenden, im Wesentlichen ebenen Oberflächen haben kein besonderes Relief, das als Verankerungspunkt dienen könnte. Die Aufrechterhaltung des Bauteils auf dem Substrats und des Druckes auf seine Kontakte wird durch eine isolierende Schicht (8) gewährleistet, die zugleich über die sichtbare Oberfläche des Bauteils und über einen Bereich des Substrats in Nachbarschaft zum Bauteil verteilt ist. Einer Variante zufolge kann diese isolierende Schicht über die gesamte Oberseite des Substrats verteilt sein.
  • Ein so realisierter Transponder kann verformt werden, ohne dass die Anschlüsse des Bauteils auf den Leitern des Substrats unterbrochen würden. Die Kontaktstreifen des Leadframes tendieren dazu, unter der Einwirkung von inneren Kräften, die durch die Verformung des Transponders hervorgerufen werden, Reibung auf die Leiterbahnen des Substrats auszuüben.
  • 4 zeigt eine Variante der Montage des Transponders gemäss dem Verfahren der Erfindung, wo der eingebettete Abschnitt (4) des Bauteils in einen Hohlraum oder in ein Fenster eines ersten isolierenden Substrats (5) eingesetzt wird. Die leitenden Bereiche (3) des Bauteils werden somit auf der Unterseite des Substrats (5) angeordnet. Ein zweites Substrat (9), das auf seiner Oberseite eine Anzahl von Leiterbahnen wie zum Beispiel eine Antenne (6') und Kontaktbahnen (6) aufweist, die denen des Bauteils gegenüber liegen, wird auf das erste Substrat (5) aufgebracht. Das Zusammenfügen der beiden Substrate (5, 9) erfolgt durch Verkleben, Heiss- oder Kaltlaminieren entlang der Pfeile L. Der elektrische Kontakt des Bauteils mit den Leiterbahnen (6) des zweiten Substrats wird durch den Laminier- oder Verklebedruck realisiert. Die Dicke des fertigen Transponders beschränkt sich auf die der beiden übereinander gelegten Substrate (5, 9).
  • Einer anderen Variante zufolge weist das Bauteil (1) keine Einbettung auf, der Chip (2) wird dann direkt durch das erste Substrat (5) geschützt. Der Chip wird entweder in einen im Voraus aus dem Substrat herausgearbeiteten Hohlraum (7) eingesetzt oder heiss so in das Substratmaterial hineingedrückt, dass sich die Kontaktstreifen (3) des Bauteils (1) an die Innenseite des Substrats (5) andrücken.
  • Der direkte Einsatz des Bauteils in das Material des Substrats ohne einen im Voraus herausgearbeiteten Hohlraum erfolgt durch Erhitzen des Chips bei seinem Auflegen, was eine lokale Erweichung und Verformung des Substrats nach sich zieht. Der Chip wird dann mittels geeigneter Werkzeuge zur gewünschten Tiefe in das Substrat hineingedrückt. Der so hergestellte Aufnahmeplatz ist der Kontur des Chips angepasst und bewahrt die Lage des Chips oder der Bauteilgruppe während der Laminierung des zweiten Substrats.
  • Das zweite Substrat (9) wird in der gleichen Weise wie in der vorangehenden Variante montiert. Die Dicke des ersten Substrats (5) kann somit auf einen Wert verringert werden, der der Dicke des Chips nahe ist.
  • 5 stellt eine Variante einer Transponderzusammenstellung dar, wo das Bauteil einzig und allein aus einem Chip (2) besteht, der keinen Leadframe besitzt. In diesem Falle wird wie im vorangehenden Fall der Chip (2) entweder in einem im Voraus herausgearbeiteten Hohlraum untergebracht oder so in das Material des ersten Substrats (5) hineingedrückt, dass seine Kontaktstreifen (3') bündig mit der Oberfläche des Substrats (5) erscheinen. Das zweite Substrat (9) ist mit Leiterbahnen (6) versehen, die denen des Chips gegenüber liegen und für ihre Verbindung durch den Druck des Verkleben oder Laminieren der Kombination der beiden Substrate (5, 9) bestimmt sind. Die Kontaktstreifen (3') des Chips (2) sind wohlverstanden eben, was ihre Reibung auf den entsprechenden Leiterbahnen des zweiten Substrats während einer Verformung des Transponders ermöglicht.
  • Die auf dem Bauteil und der ganzen Substratoberfläche oder einem Teil dieser Oberfläche abgeschiedene isolierende Schicht wie auch das auf das erste Substrat auflaminierte zweite Substrat können eine Verzierung oder Markierung auf ihrer Aussenseite aufweisen, die den fertigen Transponder kennzeichnen. Ausserdem kann das erste Substrat auch eine Verzierung auf der Seite aufweisen, die der die Leiterbahnen tragenden entgegengesetzt ist.
  • Das erfindungsgemässe Verfahren lässt sich auch auf die Montage von sogenannten Dual-Karten anwenden, d.h. Karten, die einerseits eine Gruppe von flachen Kontakten aufweisen, die mit einer der Aussenseiten der Karte bündig erscheinen, andererseits eine innere Antenne in Gestalt einer Gruppe von Leiterbahnen. Diese Gruppe von Kontakten befindet sich auf einer der Seiten eines Moduls, und jeder Kontakt ist mit einem leitenden Bereich auf der entgegengesetzten Seite des Moduls verbunden. Der Modul ist in einen Aufnahmeplatz eingesetzt, der mit einem Fenster versehen ist, das aus einem ersten Substrat herausgeschnitten ist, dessen Dicke im Wesentlichen gleich der des Moduls ist. Die Gruppe der Kontakte ist mit der Oberfläche des Substrats bündig, die die Aussenseite der Karte darstellt, und die leitenden Bereiche der entgegengesetzten Seite liegen auf den Leiterbahnen eines zweiten Substrats auf, das auf das erste Substrat aufgesetzt ist.
  • Ein zusätzlicher Chip oder ein zusätzlicher elektronischer Modul, wie vorstehend beschrieben, die diese Zusammenstellung vervollständigen, können in das eine oder andere der Substrate einmontiert werden. Die leitenden Bereiche dieses Moduls werden durch Druck mit den entsprechenden Leiterbahnen der Oberfläche eines der Substrate verbunden.
  • Es ist ebenfalls vorstellbar, mehr als zwei übereinander gelegte Substrate, die Leiterbahnen und elektronische Moduln umfassen, deren leitende Bereiche durch den Laminierdruck mit den entsprechenden Leiterbahnen verbunden werden, die auf den Seiten des einen oder anderen der Substrate angeordnet sind, zusammenzufügen und dann zu laminieren.

Claims (14)

  1. Verfahren der Montage zumindest eines elektronischen Bauteils (1) mit im Wesentlichen flachen leitenden Bereichen (3), die mit Leiterbahnen verbunden werden, die auf der Oberfläche eines isolierenden, allgemein flachen und als Substrat (5) bezeichneten Trägers angeordnet sind, die folgenden Schritte umfassend: – Auflegen des Substrats (5) auf eine Arbeitsfläche mit der die Leiterbahnen (6, 6') aufweisenden Seite nach oben, – Einsetzen des elektronischen Bauteils (1) in einen Platz (7) im Substrat (5), der sich in einem Bereich mit den Leiterbahnen (6, 6') befindet, wobei die leitenden Bereiche (3) des Bauteils (1) mit den entsprechenden Leiterbahnen des Substrats (5) in Berührung treten, – Aufbringen einer Schicht aus isolierendem Material (8), die sich zugleich über das Bauteil (1) und über zumindest einen dieses Bauteil (1) umgebenden Bereich des Substrats (5) erstreckt, wobei das Verfahren dadurch gekennzeichnet ist, dass der Kontakt zwischen den leitenden Bereichen (3) des elektronischen Bauteils (1) und den Leiterbahnen (6, 6') des Substrats (5) eine elektrische Verbindung herstellt, die durch den Druck des Aufbringens der isolierenden Schicht (8) auf das elektronische Bauteil (1) gewährleistet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) aus einem Chip (2) besteht, der auf einer seiner Seiten mit Kontakten versehen ist, die auf eine Leitfolie übergehen, die Kontaktstreifen (3) darstellt, die die Kontakte des Chips (2) verlängern, wobei die entgegengesetzte Seite des Chips (2) mit einem isolierenden Material (4) vergossen wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schicht aus isolierendem Material aus einem ersten Substrat (5) besteht, das einen Aufnahmeplatz (7) aufweist, in den das Bauteil (1) mit seiner vergossenen Seite eingesetzt wird, wobei sich die Kontaktstreifen (3) des Bauteils mit entsprechenden leitenden Bereichen (6) eines zweiten Substrats (9) verbinden, das auf die Arbeitsfläche gelegt wurde.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) aus einem Chip (2) besteht, der auf einer seiner Seiten mit Kontakten versehen ist, die auf eine Leitfolie übertragen werden, die Kontaktstreifen (3) darstellt, die die Kontakte des Chips (2) verlängern.
  5. Verfahren nach Ansprüchen 1 und 4, dadurch gekennzeichnet, dass die Schicht aus isolierendem Material aus einem ersten Substrat (5) besteht, das einen Aufnahmeplatz (7) aufweist, in den der Chip (2) des Bauteils (1) eingesetzt wird, wobei sich die Kontaktstreifen (3) des Bauteils (1), die an die Oberfläche des Substrats (5) angedrückt werden, mit den entsprechenden leitenden Bereichen (6) eines zweiten Substrats (9) verbinden, das auf die Arbeitsfläche gelegt wurde.
  6. Verfahren nach Ansprüchen 1 und 4, dadurch gekennzeichnet, dass der Aufnahmeplatz des Bauteils (7) durch Erhitzen des Chips (2) des Bauteils (1) und nachfolgendes Eindrücken des Chips (2) mittels geeigneter Werkzeuge in das Material des Substrats (5) gewonnen wird, wobei sich die Kontaktstreifen (3) des Bauteils (1) an die Oberfläche des Substrats (5) andrücken.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) aus einem Chip (2) besteht, der auf einer seiner Seiten mit im Wesentlichen ebenen Kontakten versehen ist.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Schicht aus isolierendem Material aus einem ersten Substrat (5) besteht, das einen Aufnahmeplatz (7) aufweist, in den der Chip (2) eingesetzt wird, wobei sich die Kontakte des Chips, die mit der Oberfläche des Substrats (5) bündig abschliessen, mit den entsprechenden leitenden Bereichen (6) eines zweiten Substrats (9) verbinden, das auf die Arbeitsfläche gelegt wurde.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Aufnahmeplatz (7) des Bauteils (1) aus einem herausgearbeiteten Hohlraum oder einem ausgestanzten Fenster besteht.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Aufnahmeplatz (7) des Chips (2) durch Erhitzen und nachfolgendes Eindrücken des Chips (2) mittels geeigneter Werkzeuge in das Material des Substrats (5) gewonnen wird, wobei die Kontaktstreifen des Chips (2) bündig mit der Oberfläche des Substrats (5) abschliessen.
  11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das elektronische Bauteil (1) aus einem Modul besteht, der auf einer seiner Seiten eine Gruppe von ebenen Kontakten und auf der entgegengesetzten Seite leitende Bereiche aufweist, die mit jedem Kontakt der Gruppe verbunden sind.
  12. Verfahren nach Ansprüchen 1 und 11, dadurch gekennzeichnet, dass der Modul in einen Aufnahmeplatz (7) eingesetzt wird, der mit einem Fenster versehen ist, das aus einem ersten Substrat (5) von im Wesentlichen der gleichen Dicke wie der Modul herausgeschnitten worden ist, wobei die Gruppe von ebenen Kontakten bündig mit der Oberfläche des Substrats (5) abschliesst und die leitenden Bereiche der entgegengesetzten Seite auf Leiterbahnen (6') eines zweiten Substrats (9) aufliegen, das auf das ersten Substrat (5) montiert ist.
  13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass zumindest ein zusätzlicher Modul oder Chip (2) auf das eine oder das andere der Substrate (5, 9) montiert wird, wobei der Modul leitende Bereiche (3) aufweist, die durch Druck mit entsprechenden Leiterbahnen (6') des einen oder anderen der Substrate (5, 9) verbunden werden.
  14. Verfahren nach Ansprüchen 3 und 13, dadurch gekennzeichnet, dass es einen zusätzlichen Schritt des Verklebens und Pressens der durch das Übereinanderlegen der Substrate (5, 9) gebildeten Zusammenstellung aufweist.
DE602004004647T 2003-05-13 2004-05-12 Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat Active DE602004004647T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH8322003 2003-05-13
CH20030832 2003-05-13
PCT/IB2004/050645 WO2004102469A1 (fr) 2003-05-13 2004-05-12 Procédé d'assemblage d'un composant électronique sur un substrat

Publications (2)

Publication Number Publication Date
DE602004004647D1 DE602004004647D1 (de) 2007-03-22
DE602004004647T2 true DE602004004647T2 (de) 2007-11-08

Family

ID=33438095

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004004647T Active DE602004004647T2 (de) 2003-05-13 2004-05-12 Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat

Country Status (18)

Country Link
US (1) US8127997B2 (de)
EP (1) EP1623369B1 (de)
JP (1) JP5042627B2 (de)
KR (1) KR101158128B1 (de)
CN (1) CN100468450C (de)
AT (1) ATE353457T1 (de)
AU (1) AU2004239501B2 (de)
BR (1) BRPI0411163A (de)
CA (1) CA2524673C (de)
DE (1) DE602004004647T2 (de)
ES (1) ES2281802T3 (de)
MX (1) MXPA05011963A (de)
MY (1) MY148205A (de)
PL (1) PL1623369T3 (de)
PT (1) PT1623369E (de)
RU (1) RU2328840C2 (de)
TW (1) TWI331497B (de)
WO (1) WO2004102469A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101473338B (zh) 2006-06-19 2012-06-06 纳格雷德股份有限公司 制造每一个均包括电子模块的卡和中间产品的方法
JP5395660B2 (ja) 2006-06-19 2014-01-22 ナグライデ・エス アー 少なくとも１つの電子モジュールを備えるカードを製造する方法、本方法中に製作されるアセンブリ、及び中間生成物
US7967214B2 (en) 2006-12-29 2011-06-28 Solicore, Inc. Card configured to receive separate battery
US8181879B2 (en) 2006-12-29 2012-05-22 Solicore, Inc. Mailing apparatus for powered cards
ES2393884T3 (es) 2007-02-09 2012-12-28 Nagraid S.A. Procedimiento de fabricación de tarjetas electrónicas comprendiendo al menos un motivo impreso
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9202162B2 (en) * 2012-11-09 2015-12-01 Maxim Integrated Products, Inc. Embedded radio frequency identification (RFID) package
BR112017017273A2 (pt) 2015-02-20 2018-04-17 Nid Sa processo para fabricação de um dispositivo compreendendo pelo menos um elemento eletrônico associado a um substrato e a uma antena e produto obtido por meio deste processo

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3122981A1 (de) * 1981-06-10 1983-01-05 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Verfahren zum einbau von ic-bausteinen in ausweiskarten
JPS6420197A (en) * 1987-07-16 1989-01-24 Toshiba Corp Portable medium
DE4401458A1 (de) * 1994-01-19 1995-07-20 Ods Gmbh & Co Kg Verfahren und Vorrichtung zum Herstellen von Chipkarten
DE4403753C1 (de) * 1994-02-08 1995-07-20 Angewandte Digital Elektronik Kombinierte Chipkarte
FR2716281B1 (fr) * 1994-02-14 1996-05-03 Gemplus Card Int Procédé de fabrication d'une carte sans contact.
DE4416697A1 (de) * 1994-05-11 1995-11-16 Giesecke & Devrient Gmbh Datenträger mit integriertem Schaltkreis
WO1996009175A1 (fr) 1994-09-22 1996-03-28 Rohm Co., Ltd. Carte de ci du type sans contact et procede de fabrication de cette carte
JPH091972A (ja) * 1995-06-26 1997-01-07 Hitachi Ltd Ｉｃカード
DE19527398A1 (de) 1995-07-27 1997-01-30 Philips Patentverwaltung Verfahren zum Löten von Bauelementen auf einer Trägerfolie
US6072698A (en) * 1995-09-27 2000-06-06 Siemens Aktiengesellschaft Chip module with heat insulation for incorporation into a chip card
JPH09286187A (ja) * 1996-04-22 1997-11-04 Toppan Printing Co Ltd Ｉｃカード、ｉｃカード製造用中間体およびｉｃカードの製造方法
DE19645083C2 (de) * 1996-11-01 2000-01-27 Austria Card Gmbh Wien Kontaktlose Chipkarte mit Transponderspule
DE19710144C2 (de) * 1997-03-13 1999-10-14 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Chipkarte und nach dem Verfahren hergestellte Chipkarte
CN1075451C (zh) * 1997-05-19 2001-11-28 日立马库塞鲁株式会社 柔性信用卡模块及其制造方法以及使用柔性信用卡模块制造信息载体的方法
DE69837465T2 (de) * 1997-06-23 2007-12-13 Rohm Co. Ltd., Kyoto Modul für ic-karte, ic-karte und verfahren zu seiner herstellung
KR100330652B1 (ko) * 1997-06-23 2002-03-29 사토 게니치로 Ｉｃ모듈 및 ｉｃ카드
JP3914620B2 (ja) * 1997-10-16 2007-05-16 シチズン時計株式会社 Ｉｃカード
JP2000207521A (ja) * 1999-01-18 2000-07-28 Toppan Printing Co Ltd 複合ｉｃカ―ドとその製造方法
FR2790849B1 (fr) 1999-03-12 2001-04-27 Gemplus Card Int Procede de fabrication pour dispositif electronique du type carte sans contact
EP1043684A1 (de) * 1999-03-29 2000-10-11 OMD Productions AG Informationsträger
JP3661482B2 (ja) * 1999-04-06 2005-06-15 ソニーケミカル株式会社 半導体装置
FR2795200B1 (fr) * 1999-06-15 2001-08-31 Gemplus Card Int Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
US20020110955A1 (en) * 1999-06-15 2002-08-15 Philippe Patrice Electronic device including at least one chip fixed to a support and a method for manufacturing such a device
FR2826154B1 (fr) * 2001-06-14 2004-07-23 A S K Carte a puce sans contact avec un support d'antenne et un support de puce en materiau fibreux
FR2829857B1 (fr) * 2001-09-14 2004-09-17 A S K Carte a puce sans contact ou hybride contact-sans contact a tenue renforcee du module electronique
JP2003108970A (ja) * 2001-09-29 2003-04-11 Toshiba Corp カード型電子機器
US6830193B2 (en) * 2001-11-29 2004-12-14 Matsushita Electric Industrial Co., Ltd. Non-contact IC card
CN2533525Y (zh) * 2002-04-22 2003-01-29 唐智良 远距离无源微波电子识别卡
KR100910769B1 (ko) * 2002-06-11 2009-08-04 삼성테크윈 주식회사 Ｉｃ 카드 및, 그것의 제조 방법
EP1544787A1 (de) * 2003-12-19 2005-06-22 Axalto SA Kontaktlose Karte mit einem Antennenschalter

Also Published As

Publication number Publication date
MY148205A (en) 2013-03-15
RU2328840C2 (ru) 2008-07-10
BRPI0411163A (pt) 2006-07-11
ES2281802T3 (es) 2007-10-01
AU2004239501A1 (en) 2004-11-25
RU2005134859A (ru) 2006-07-27
KR101158128B1 (ko) 2012-06-19
TW200501859A (en) 2005-01-01
TWI331497B (en) 2010-10-01
CN1788275A (zh) 2006-06-14
KR20060017779A (ko) 2006-02-27
JP5042627B2 (ja) 2012-10-03
DE602004004647D1 (de) 2007-03-22
CA2524673A1 (en) 2004-11-25
PT1623369E (pt) 2007-05-31
JP2007511811A (ja) 2007-05-10
US20060226237A1 (en) 2006-10-12
ATE353457T1 (de) 2007-02-15
EP1623369B1 (de) 2007-02-07
US8127997B2 (en) 2012-03-06
CA2524673C (en) 2012-01-24
CN100468450C (zh) 2009-03-11
WO2004102469A1 (fr) 2004-11-25
EP1623369A1 (de) 2006-02-08
PL1623369T3 (pl) 2007-07-31
AU2004239501B2 (en) 2010-06-17
MXPA05011963A (es) 2006-02-02

Similar Documents

Publication Publication Date Title
EP0554916B1 (de) Baustein mit integrierten Schaltkreisen
EP0299530B1 (de) Trägerelement zum Einbau in Ausweiskarten
EP2483848B1 (de) Funktionelles laminat und herstellungsverfahren
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
EP0484353B1 (de) Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten
DE3535791C2 (de)
WO1985002046A1 (fr) Support d'informations muni d'un circuit integre et procede pour la fabrication
DE69824679T2 (de) Kontaktlose elektronische Karte und Verfahren zur Herstellung einer solchen Karte
WO1998039733A1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE4040770C2 (de) Datenträger mit integriertem Schaltkreis
DE102004010633A1 (de) Elektronisches Baulelement zum Verkleben einer Mehrzahl von Elektroden und Verfahren zum Montieren desselben
DE602004004647T2 (de) Verfahren zum zusammenbauen eines elektronischen komponent auf einem substrat
DE69929981T2 (de) Verfahren zum herstellen einer kontaktlosen chipkarte
WO1999019832A1 (de) Trägerelement für einen halbleiterchip zum einbau in chipkarten
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
EP0591668A1 (de) Verfahren zur Montage von integrierten Halbleiterschaltkreisen
DE19610044C2 (de) Kartenkörper und Verfahren zur Herstellung einer Chipkarte
DE10210841B4 (de) Modul und Verfahren zur Herstellung von elektrischen Schaltungen und Modulen
EP1742173A2 (de) Karte und Herstellungsverfahren
EP2820673B1 (de) Substrat mit vergrösserter chipinsel
DE19918852C1 (de) Chipkarte mit Flip-Chip und Verfahren zu ihrer Herstellung
DE10153211A1 (de) Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
DE102019123093A1 (de) Verfahren zum Bearbeiten einer Schichtenstruktur und Chipkarteninlay
DE19502157A1 (de) Trägerelement für einen IC-Baustein zum Einbau in Chipkarten und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition