KR101545389B1 - 3차원 집적 회로 적층을 위한 캐리어 휨 제어 - Google Patents

3차원 집적 회로 적층을 위한 캐리어 휨 제어 Download PDF

Info

Publication number
KR101545389B1
KR101545389B1 KR1020130072150A KR20130072150A KR101545389B1 KR 101545389 B1 KR101545389 B1 KR 101545389B1 KR 1020130072150 A KR1020130072150 A KR 1020130072150A KR 20130072150 A KR20130072150 A KR 20130072150A KR 101545389 B1 KR101545389 B1 KR 101545389B1
Authority
KR
South Korea
Prior art keywords
die
substrate
carrier
package
stacking
Prior art date
Application number
KR1020130072150A
Other languages
English (en)
Other versions
KR20140026241A (ko
Inventor
징-첸 린
시 팅 린
첸-후아 유
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20140026241A publication Critical patent/KR20140026241A/ko
Application granted granted Critical
Publication of KR101545389B1 publication Critical patent/KR101545389B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

패키지-온-패키지(PoP) 디바이스의 형성 방법의 실시예는, 캐리어 상에 기판을 일시적으로 실장하는 단계, 상기 기판 상에 제1 다이를 적층하는 단계, 및 상기 제1 다이 상에 제2 다이를 적층하는 단계를 포함하고, 상기 제1 다이와 기판 중 적어도 하나는 캐리어에 대해 부정합인 열팽창 계수를 갖는다. 기판은 유기 기판, 세라믹 기판, 실리콘 기판, 유리 기판, 및 라미네이트 기판 중 하나로부터 형성될 수 있다.

Description

3차원 집적 회로 적층을 위한 캐리어 휨 제어{CARRIER WARPAGE CONTROL FOR THREE DIMENSIONAL INTEGRATED CIRCUIT(3DIC) STACKING}
본 출원은 2012년 8월 24일자로 출원되었고 발명의 명칭이 "Carrier Warpage Control for 3DIC Stacking"인 미국 가출원 제61/693,083호의 이익을 청구하는데, 상기 출원은 본 명세서에 참조로서 합체된다.
보다 작은 전자 제품에 대한 요구가 증대함에 따라, 전자 산업의 제조업자 등은 전자 제품에 사용되는 집적 회로의 크기를 감소시킬 방법을 계속 찾고 있다. 이와 관련하여, 3차원 타입의 집적 회로 패키징 기술이 개발되어 사용되고 있다.
개발된 한가지 패키징 기술은 패키지-온-패키지(PoP; Package-on-Package)이다. 명칭이 의미하는 바와 같이, PoP는 하나의 패키지를 다른 패키지의 상부에 적층하는 것을 수반하는 반도체 패키징의 기술 혁신이다. PoP 디바이스는 별개의 메모리와 로직 패키지들을 수직 방향으로 결합시킬 수 있다.
불운하게도, PoP 디바이스를 제조하는 데에 사용되는 종래의 프로세스는 패키지가 휘는 것을 충분히 방지할 수 없었다. 비교적 얇은 다이들 또는 집적 회로들이 적층되는 경우에 특히 그러하였다.
패키지-온-패키지(PoP) 디바이스의 형성 방법의 실시예는, 캐리어 상에 기판을 일시적으로 실장하는 단계, 상기 기판 상에 제1 다이를 적층하는 단계, 및 상기 제1 다이 상에 제2 다이를 적층하는 단계를 포함하고, 상기 제1 다이와 기판 중 적어도 하나는 캐리어에 대해 부정합인 열팽창 계수를 갖는다. 기판은 유기 기판, 세라믹 기판, 실리콘 기판, 유리 기판, 및 라미네이트 기판 중 하나로부터 형성될 수 있다.
본 개시 및 그 이점의 보다 완벽한 이해를 위해, 이하, 첨부 도면과 함께 취한 이하의 설명을 참조한다. 도면에서:
도 1a 내지 도 1i는 적층된 다이에서의 휨을 억제 또는 방지하도록 캐리어를 이용하여 PoP 디바이스를 형성하는 방법의 실시예를 집합적으로 예시하고;
도 2는 도 1a 내지 도 1i의 방법을 이용하여 형성된 PoP 디바이스의 실시예의 단면도를 예시하며;
도 3은 임의의 언더필 없이 도 1a 내지 도 1i의 방법을 이용하여 형성된 PoP 디바이스의 실시예의 단면도를 예시하고;
도 4는 기판의 측벽에서의 임의의 몰딩 없이 도 1a 내지 도 1i의 방법을 이용하여 형성되는 PoP 디바이스의 실시예의 단면도를 예시한다.
여러 도면에서 대응하는 번호 및 부호는 달리 지시되지 않는다면 일반적으로 대응하는 부품을 지칭한다. 도면은 실시예의 관련 양태를 명백하게 예시하도록 도시되어 있고 반드시 실척으로 도시되지 않았다.
본 실시예의 제조 및 이용이 아래에서 상세하게 논의된다. 그러나, 본 개시는 광범위한 특정한 환경에서 구현될 수 있는 많은 적용 가능한 본 발명의 개념을 제공한다는 것을 알아야 한다. 논의되는 구체적인 실시예는 단지 예시적이고 본 개시의 범위를 제한하지 않는다.
본 개시는 특정한 환경, 즉 패키지-온-패키지(PoP) 반도체 디바이스에서의 본 실시예와 관련하여 설명될 것이다. 그러나, 본 개시의 개념은 또한 다른 반도체 구조나 회로에도 적용될 수 있다.
이하, 도 1a 내지 도 1i를 참조하면, PoP 디바이스(10; 도 2 내지 도 4)를 형성하는 방법의 실시예가 집합적으로 예시되어 있다. 도 1a에 도시된 바와 같이, 접착제(12; glue) 또는 기타 적절한 접합 재료가 캐리어(14) 상에 도포되거나 형성된다. 실시예에서, 캐리어(14)는 유리, 실리콘, 낮은 열팽창 계수를 갖는 재료, 또는 다른 적절한 캐리어 재료로 형성된다. 사실상, 캐리어(14)는 일반적으로 양호한 강성을 갖는 보다 높은 계수의 재료이다.
이하, 도 1b를 참조하면, 접착제(12) 또는 기타 적절한 접합 재료를 이용하여 캐리어(14) 상에 일시적으로 실장된다. 실시예에서, 기판(16)은 유기 기판, 세라믹 기판, 실리콘 기판, 유리 기판, 또는 금속 상호 연결부(18) 또는 금속화 부분을 갖거나 지지하는 라미네이트 기판이다. 실시예에서, 기판(16)은 에폭시, 수지, 또는 다른 재료로 형성된다.
이하, 도 1c를 참조하면, 실시예에서, 도 1b에 도시된 바와 같이 캐리어(14) 상에 기판(16)이 일시적으로 실장된 후에 압력 어닐링이 수행된다. 압력 어닐링은 일반적으로 기판(16)을 캐리어(14)를 향해 바이어스시킨다. 이는 일시적이지만 기판(16)이 캐리어(14) 상에 확실하게 실장되는 것을 보장한다. 실시예에서, 도 1c의 압력 어닐링은 가열과 함께 압력 어닐링 캡(20)을 이용하여 수행된다. 실시예에서, 압력 어닐링은 도 1a 내지 도 1i에 예시된 방법의 실시예에서 나중에 수행될 수 있다. 예컨대, 압력 어닐링은 웨이퍼 상에서, 패널 상에서, 단일 유닛 상에서, 또는 다수의 유닛 상에서 수행될 수 있다. 또한, 실시예에서, 압력 어닐링은 열의 인가 없이 압력만을 포함한다.
이하, 도 1d를 참조하면, 도 1c의 압력 어닐링 캡(20)이 제거된 후에, 제1 다이(22)가 예컨대 솔더 볼 및 대응하는 접촉 패드를 이용하여 기판(16)에 부착된다. 제1 다이(22)는 로직 구성요소(로직 집적 회로, 아날로그 회로 등), 메모리 구성요소 등을 포함할 수 있다. 기판(16) 및/또는 다이(22)는 일반적으로 캐리어(14)에 대해 부정합인 열팽창 재료 계수를 갖는다. 아래에서 더 자세하게 설명되는 바와 같이, 예컨대 기판(16) 상에 또는 위에 적층된 다이들 또는 기타 반도체 구조들의 임의의 휨이 억제 또는 방지된다.
제1 다이(22)를 배치한 후에, 언더필 재료(24)는 제1 다이(22)와 기판(16) 사이에서 유동될 수 있다. 실시예에서, 언더필 재료(24)는 제1 다이(22)와 기판(16) 사이에서 생략된다.
이하, 도 1e를 참조하면, 제1 다이(22)가 실장된 후에, 예컨대 솔더 볼 및 대응하는 접촉 패드를 이용하여 제1 다이(22) 위에 제2 다이(26)가 부착된다. 제2 다이(26)는 로직 구성요소(로직 집적 회로, 아날로그 회로 등), 메모리 구성요소 들을 포함할 수 있다. 특히, 제1 다이(22) 상에서 제2 다이(26)의 적층은 일반적으로 PoP 디바이스(10)를 형성한다.
도 1e에 도시된 바와 같이 제2 다이(26)를 배치한 후에, 제2 다이(26)와 제1 다이(22) 사이에서 언더필 재료(24)가 유동될 수 있다. 실시예에서, 언더필 재료(24)가 생략된다. 아래에서 더 자세하게 설명되는 바와 같이, 실시예에서 제2 다이(26)는 제1 다이(22)에 대해 수평 방향으로 오프셋되어 제2 다이(26)에 오버행(overhang)을 제공할 수 있다.
이하, 도 1f를 참조하면, 제2 다이(26)가 실장된 후에, 예컨대 기판(16), 제1 다이(22), 및 제2 다이(26)의 노출된 부분 위에 몰딩 재료(28)가 형성된다. 실시예에서, 몰딩 재료(28)는 또한 캐리어(14) 상에 배치되고 기판(16)에 인접한 접착제(12) 위에 형성된다. 실시예에서, 몰딩 재료(28)는 제1 다이(22) 및 제2 다이(26)를 전체적으로 봉입한다.
이하, 도 1g를 참조하면, 몰딩 재료(28)가 제1 다이(22) 및 제2 다이(26) 위에 형성된 후에, 몰딩 재료(28)의 상부를 제거하도록 연마 프로세스가 수행된다. 도시된 바와 같이, 연마 프로세스는 제2 다이(26)의 상부면을 노출시킬 수 있다. 그러나, 실시예에서, 연마 프로세스는 제2 다이(26) 위에 배치되는 몰딩 재료(28)의 일부 또는 얇은 층을 남길 수 있다.
이하, 도 1h를 참조하면, 연마 프로세스가 수행된 후에, 조립체가 뒤집히고 캐리어(14)를 기판(16)으로부터 제거하도록 분리 프로세스가 수행된다. 추가로, 기판(16) 및 몰딩 재료(28)로부터 접착제(12)를 제거하도록 세척 프로세스가 수행된다. 일단 분리 및 세척 프로세스가 수행되면, 기판(16)의 금속 상호 연결부(18)로부터의 접촉 패드가 노출된다.
이하, 도 1i를 참조하면, 분리 및 세척 프로세스가 수행된 후에, 기판(16)의 금속 상호 연결부(18)로부터의 접촉 패드 상에 솔더 볼(30)의 어레이를 형성하도록 볼 마운트 프로세스가 수행된다. 추가로, PoP 디바이스(10)를 서로로부터 분리하도록 웨이퍼 절단 프로세스가 수행된다. 도 1i에 도시된 바와 같이, 웨이퍼 절단 프로세스 후에, 몰딩 재료(28)의 일부가 기판(16)의 측벽(32)을 여전히 덮고 있다. 그러나, 실시예에서, 웨이퍼 절단 프로세스는 기판(16)의 측벽(32)으로부터 몰딩 재료(28)를 제거한다.
도 2를 참조하면, 방법 실시예를 이용하여 형성되는 PoP 디바이스(10)의 실시예가 예시되어 있다. 도시된 바와 같이, PoP 디바이스(10)는 기판(16) 상에 적층된 제1 다이(22)와, 제1 다이(22) 상에 적층된 제2 다이(26)를 포함한다. 실시예에서, 제2 다이(26)는 제1 다이(22)에 대해 수평 방향으로 오프셋되어 제2 다이(26)에 전술한 오버행(34; overhang)을 제공한다.
실시예에서, 언더필 재료(24)는 기판(16)과 제1 다이(22) 사이 뿐만 아니라 제1 다이(22)와 제2 다이(26) 사이에 배치된다. 실시예에서, 언더필 재료(24)는 기판(16)과 제1 다이(22) 사이에만 배치된다. 실시예에서, 언더필 재료(24)는 제1 다이(22)와 제2 다이(26) 사이에만 배치된다. 추가로, PoP 디바이스(10)의 몰딩 재료(28)는 기판(16), 제1 다이(22), 및 제2 다이(26)의 부분 둘레에 형성되었다. 실시예에서, 몰딩 재료(28)는 생략되어 있다.
도 2를 여전히 참조하면, PoP 디바이스(10)의 기판(16)은 솔더 볼(30)(즉, 볼 그리드 어레이)을 제1 다이(22)에 전기적으로 연결시키는 데에 사용되는 금속 상호 연결부(18) 및/또는 기타 연결 구조(예컨대, 언더 범프 금속화 부분)을 지지한다. PoP 디바이스(10)는 또한 기타 구조들, 층들, 또는 예컨대 패시베이션층, 관통 실리콘 비아(TSV; through silicon via), 알루미늄 패드, 솔더 등과 같은 재료를 포함할 수 있다.
이하, 도 3을 참조하면, 실시예에서, 도 2의 언더필 재료(24)는 PoP 디바이스(10)로부터 생략되었고 몰딩 재료(28)에 의해 대체되었다. 바꿔 말해서, 몰딩 재료(28)가 도 3의 PoP 디바이스(10)의 실시예에서 언더필로서 기능하거나 수행한다.
이하, 도 4를 참조하면, 실시예에서, 몰딩 재료(28)는 기판(16)의 측벽(32)에서 생략되거나 측벽으로부터 제거되어 있다. 일례로서, 몰딩 재료(28)는 몰딩 재료(28)가 도 1f의 몰딩 프로세스 중에 증착될 때에 측벽(32) 상에 형성되지 않을 수 있다. 바꿔 말해서, 몰딩 재료(28)가 측벽(32) 상에 형성되는 것이 방지된다. 다른 예에서, 몰딩 재료(28)는 도 1i의 웨이퍼 절단 프로세스를 이용하여 기판(16)의 측벽으로부터 제거될 수 있다. 바꿔 말해서, 웨이퍼 절단이 측벽(32)으로부터 몰딩 재료(28)를 제거한다.
방법 및 PoP 디바이스(10)의 실시예가 다수의 이점을 제공한다는 점을 알아야 한다. 사실상, 다이(22, 26)의 적층 중에 캐리어(14)를 이용함으로써, 비교적 얇은 다이들이 적층되더라도 휨이 억제 또는 방지된다. 추가로, 다수의 다이들이 오버행(overhang)이 있거나 없이 적층될 수 있다.
패키지-온-패키지(PoP) 디바이스의 형성 방법의 실시예는, 캐리어 상에 기판을 일시적으로 실장하는 단계, 상기 기판 상에 제1 다이를 적층하는 단계, 및 상기 제1 다이 상에 제2 다이를 적층하는 단계를 포함하고, 상기 제1 다이와 기판 중 적어도 하나는 캐리어에 대해 부정합인 열팽창 계수를 갖는다.
패키지-온-패키지(PoP) 디바이스의 형성 방법의 실시예는, 캐리어 상에 기판을 일시적으로 실장하는 단계, 상기 기판 위에 복수 개의 다이를 적층하는 단계, 및 상기 복수 개의 다이가 적층된 후에 캐리어를 제거하는 단계를 포함하고, 상기 복수 개의 다이와 기판 중 적어도 하나는 캐리어에 대해 부정합인 열팽창 계수를 갖는다.
패키지-온-패키지(PoP) 디바이스의 형성 방법의 실시예는, 캐리어 상에 기판을 일시적으로 실장하는 단계, 상기 기판 상에 제1 다이를 적층하는 단계, 상기 제1 다이 상에 제2 다이를 적층하는 단계, 및 상기 제1 다이와 기판 사이 및 제1 다이와 제2 다이 사이에서 언더필 재료를 유동시키는 단계를 포함하고, 상기 제1 다이와 기판 중 적어도 하나는 캐리어에 대해 부정합인 열팽창 계수를 갖고, 상기 제2 다이는 제1 다이에 대해 수평 방향으로 오프셋되어 제2 다이에 오버행(overhang)이 제공된다.
본 개시는 예시적인 실시예를 참조하여 설명되었지만, 본 설명은 제한의 의미로 해석되도록 의도되지 않는다. 예시적인 실시예들의 다양한 변경 및 결합 뿐만 아니라 본 개시의 다른 실시예들이 상기 설명을 참조하면 당업자에게 명백할 것이다. 따라서, 첨부된 청구범위가 그러한 임의의 변경 또는 실시예를 포괄하도록 의도된다.

Claims (10)

  1. 패키지-온-패키지(PoP; package-on-package) 디바이스의 형성 방법에 있어서,
    캐리어 상에 기판을 일시적으로 실장(mounting)하는 단계;
    상기 기판 상에 제1 다이를 적층하는 단계; 및
    상기 제1 다이 상에 제2 다이를 적층하는 단계를 포함하고,
    상기 제1 다이와 상기 기판 중 적어도 하나는 상기 캐리어에 대해 부정합인 열팽창 계수를 갖는 것인, PoP 디바이스 형성 방법.
  2. 제1항에 있어서, 상기 기판은 유기 기판, 세라믹 기판, 실리콘 기판, 유리 기판, 및 라미네이트 기판 중 하나로부터 형성되는 것인, PoP 디바이스 형성 방법.
  3. 제1항에 있어서, 접착제를 이용하여 상기 기판을 상기 캐리어 상에 일시적으로 실장하는 단계를 더 포함하는, PoP 디바이스 형성 방법.
  4. 제1항에 있어서, 상기 제2 다이에 오버행(overhang)을 제공하기 위해 상기 제2 다이를 상기 제1 다이에 대해 수평 방향으로 오프셋시키는 단계를 더 포함하는, PoP 디바이스 형성 방법.
  5. 제1항에 있어서, 상기 제1 및 제2 다이가 적층되기 전에 압력 어닐링 캡을 이용하여 상기 기판에 대해 압력 어닐링을 수행하는 단계를 더 포함하는, PoP 디바이스 형성 방법.
  6. 제1항에 있어서, 상기 제1 다이와 상기 기판 사이에서만 또는 상기 제1 다이와 상기 제2 다이 사이에서만 언더필 재료를 유동시키는 단계를 더 포함하는, PoP 디바이스 형성 방법.
  7. 제1항에 있어서, 상기 기판, 상기 제1 다이, 및 상기 제2 다이의 노출된 부분들 위에 몰딩 재료를 형성하는 단계를 더 포함하는, PoP 디바이스 형성 방법.
  8. 제1항에 있어서,
    상기 기판, 상기 제1 다이, 및 상기 제2 다이의 노출된 부분들을 그 상부에 몰딩 없이 유지하는 단계; 및
    몰딩 재료의 일부를 연마 제거하는 단계를 더 포함하는, PoP 디바이스 형성 방법.
  9. 패키지-온-패키지(PoP; package-on-package) 디바이스의 형성 방법에 있어서,
    캐리어 상에 기판을 일시적으로 실장하는 단계;
    상기 기판 위에 복수 개의 다이들을 적층하는 단계; 및
    상기 복수 개의 다이들이 적층된 후에 상기 캐리어를 제거하는 단계를 포함하고,
    상기 복수 개의 다이들과 상기 기판 중 적어도 하나는 상기 캐리어에 대해 부정합인 열팽창 계수를 갖는 것인, PoP 디바이스 형성 방법.
  10. 패키지-온-패키지(PoP; package-on-package) 디바이스의 형성 방법에 있어서,
    캐리어 상에 기판을 일시적으로 실장하는 단계;
    상기 기판 상에 제1 다이를 적층하는 단계;
    상기 제1 다이 상에 제2 다이를 적층하는 단계; 및
    상기 제1 다이와 상기 기판 사이 및 상기 제1 다이와 상기 제2 다이 사이에서 언더필 재료를 유동시키는 단계를 포함하고,
    상기 제1 다이와 상기 기판 중 적어도 하나는 상기 캐리어에 대해 부정합인 열팽창 계수를 갖고, 상기 제2 다이에 오버행(overhang)을 제공하기 위해 상기 제2 다이는 상기 제1 다이에 대해 수평 방향으로 오프셋되는 것인, PoP 디바이스 형성 방법.
KR1020130072150A 2012-08-24 2013-06-24 3차원 집적 회로 적층을 위한 캐리어 휨 제어 KR101545389B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261693083P 2012-08-24 2012-08-24
US61/693,083 2012-08-24
US13/779,554 US10153179B2 (en) 2012-08-24 2013-02-27 Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
US13/779,554 2013-02-27

Publications (2)

Publication Number Publication Date
KR20140026241A KR20140026241A (ko) 2014-03-05
KR101545389B1 true KR101545389B1 (ko) 2015-08-19

Family

ID=50148334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072150A KR101545389B1 (ko) 2012-08-24 2013-06-24 3차원 집적 회로 적층을 위한 캐리어 휨 제어

Country Status (4)

Country Link
US (3) US10153179B2 (ko)
KR (1) KR101545389B1 (ko)
CN (1) CN103632987B (ko)
TW (1) TWI523189B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065648B1 (ko) * 2013-08-14 2020-01-13 삼성전자주식회사 반도체 패키지
TWI684802B (zh) * 2014-10-14 2020-02-11 新加坡商海特根微光學公司 光學元件堆疊組件
US9601410B2 (en) * 2015-01-07 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
TWI575679B (zh) * 2015-12-10 2017-03-21 財團法人工業技術研究院 功率模組及其製造方法
US10051742B2 (en) 2015-12-10 2018-08-14 Industrial Technology Research Institute Power module and manufacturing method thereof
WO2017166325A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Semiconductor package with supported stacked die
US9966363B1 (en) * 2017-02-03 2018-05-08 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same
US9905549B1 (en) * 2017-02-16 2018-02-27 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same
CN114050113A (zh) * 2018-08-06 2022-02-15 中芯集成电路（宁波）有限公司 封装方法
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
US11410902B2 (en) * 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20210035546A (ko) 2019-09-24 2021-04-01 삼성전자주식회사 반도체 패키지
KR102643424B1 (ko) * 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
US11830821B2 (en) 2020-10-19 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
CN112420679B (zh) * 2020-11-20 2023-03-21 中国电子科技集团公司第二十九研究所 一种射频模块三维堆叠结构及其制作方法
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
KR20220146840A (ko) 2021-04-26 2022-11-02 삼성전자주식회사 몰딩층을 포함하는 반도체 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184470B1 (ko) 2009-09-11 2012-09-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다이 소에서 적층 다이들의 층간접착강도의 향상

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
JP4160447B2 (ja) 2003-05-28 2008-10-01 シャープ株式会社 電子部品およびモジュールならびにモジュールの組み立て方法、識別方法および環境設定方法
US8471374B2 (en) * 2006-02-21 2013-06-25 Stats Chippac Ltd. Integrated circuit package system with L-shaped leadfingers
US8017445B1 (en) * 2006-05-23 2011-09-13 Cypress Semiconductor Corporation Warpage-compensating die paddle design for high thermal-mismatched package construction
US8304874B2 (en) * 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system
US20080142946A1 (en) 2006-12-13 2008-06-19 Advanced Chip Engineering Technology Inc. Wafer level package with good cte performance
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US20110024890A1 (en) * 2007-06-29 2011-02-03 Stats Chippac, Ltd. Stackable Package By Using Internal Stacking Modules
DE102008053121A1 (de) 2008-10-24 2010-04-29 Merck Patent Gmbh Doppelkomplex-Salze als Emitter in OLED-Vorrichtungen
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US7915080B2 (en) * 2008-12-19 2011-03-29 Texas Instruments Incorporated Bonding IC die to TSV wafers
KR20100109241A (ko) 2009-03-31 2010-10-08 삼성전자주식회사 칩 적층 패키지 및 그 제조방법
US8169058B2 (en) 2009-08-21 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of stacking die on leadframe electrically connected by conductive pillars
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8008121B2 (en) 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8937381B1 (en) * 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
KR101695846B1 (ko) * 2010-03-02 2017-01-16 삼성전자 주식회사 적층형 반도체 패키지
US8298863B2 (en) 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8674513B2 (en) * 2010-05-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for substrate
JP2011243725A (ja) 2010-05-18 2011-12-01 Elpida Memory Inc 半導体装置の製造方法
US8895440B2 (en) 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
JPWO2012023332A1 (ja) * 2010-08-18 2013-10-28 株式会社村田製作所 電子部品及びその製造方法
US8617915B2 (en) * 2010-09-20 2013-12-31 International Business Machines Corporation Annealing thin films
US8313982B2 (en) * 2010-09-20 2012-11-20 Texas Instruments Incorporated Stacked die assemblies including TSV die
US9224647B2 (en) 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8993377B2 (en) 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
KR101739752B1 (ko) 2010-11-05 2017-05-26 삼성전자 주식회사 와이어 본딩 장치 및 이를 이용한 와이어 본딩 방법
US9209163B2 (en) * 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
US8674496B2 (en) * 2012-02-17 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for fine pitch PoP structure
US9768105B2 (en) * 2012-04-20 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Rigid interconnect structures in package-on-package assemblies

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101184470B1 (ko) 2009-09-11 2012-09-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다이 소에서 적층 다이들의 층간접착강도의 향상

Also Published As

Publication number Publication date
KR20140026241A (ko) 2014-03-05
TW201409660A (zh) 2014-03-01
CN103632987A (zh) 2014-03-12
CN103632987B (zh) 2019-06-21
US10153179B2 (en) 2018-12-11
TWI523189B (zh) 2016-02-21
US10290513B2 (en) 2019-05-14
US20140057391A1 (en) 2014-02-27
US20180337065A1 (en) 2018-11-22
US20190267255A1 (en) 2019-08-29
US10825693B2 (en) 2020-11-03

Similar Documents

Publication Publication Date Title
KR101545389B1 (ko) 3차원 집적 회로 적층을 위한 캐리어 휨 제어
US11011447B2 (en) Semiconductor package and method for forming the same
TWI441285B (zh) 用於封裝裝置之凹陷的半導體基底及其方法
TWI605528B (zh) 包封晶粒、含有包封晶粒之微電子封裝體以及用於製造該微電子封裝體之方法（二）
KR102649471B1 (ko) 반도체 패키지 및 그의 제조 방법
US7772691B2 (en) Thermally enhanced wafer level package
US9502360B2 (en) Stress compensation layer for 3D packaging
US10978408B2 (en) Semiconductor package and manufacturing method thereof
US9905440B1 (en) Method of manufacturing an electronic device and electronic device manufactured thereby
US20160181176A1 (en) Semiconductor package
US20130075892A1 (en) Method for Three Dimensional Integrated Circuit Fabrication
US9418876B2 (en) Method of three dimensional integrated circuit assembly
KR20110076604A (ko) Ｐｏｐ 패키지 및 그 제조 방법
US11699674B2 (en) Semiconductor package and method of forming the same
US10236227B2 (en) Electronic package and fabrication method thereof
US20230299033A1 (en) Semiconductor package and method of forming the same
KR101675667B1 (ko) 반도체 패키지 구조 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant