TWI575679B - 功率模組及其製造方法 - Google Patents

功率模組及其製造方法 Download PDF

Info

Publication number
TWI575679B
TWI575679B TW104141455A TW104141455A TWI575679B TW I575679 B TWI575679 B TW I575679B TW 104141455 A TW104141455 A TW 104141455A TW 104141455 A TW104141455 A TW 104141455A TW I575679 B TWI575679 B TW I575679B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
interconnect layer
power module
ceramic
Prior art date
Application number
TW104141455A
Other languages
English (en)
Other versions
TW201721817A (zh
Inventor
楊書榮
趙玉麟
簡恆傑
劉君愷
Original Assignee
財團法人工業技術研究院
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 財團法人工業技術研究院 filed Critical 財團法人工業技術研究院
Priority to TW104141455A priority Critical patent/TWI575679B/zh
Priority to CN201510992282.2A priority patent/CN106876350B/zh
Application granted granted Critical
Publication of TWI575679B publication Critical patent/TWI575679B/zh
Publication of TW201721817A publication Critical patent/TW201721817A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

功率模組及其製造方法
本發明是有關於一種功率模組及其製造方法，且特別是有關於一種體積小、散熱性佳的功率模組及其製造方法。
近年來，積體電路(Integrated Circuit, IC)的製程技術發展迅速，使得電子元件的功能大幅提昇。伴隨著電子元件的處理速度和效能的提升，電子元件運作時的發熱量也隨之上昇。若不能有效將廢熱排除，電子元件便有可能失效或無法達到最佳的效能。傳統的小型功率模組例如整合式智慧型功率模組(Intelligent Power Module, IPM)的架構是以打線與導線架結合模封形式製作，並且是透過直接覆銅(Direct Bond Copper, DBC)基板上的裸銅結構進行散熱。然而，傳統的功率模組仍存在有體積過大以及元件散熱性不佳等缺點。因此，如何改善現有功率模組之設計使其薄化並提升其散熱能力為目前所欲研究的主題。
本發明提供一種功率模組及其製造方法，可用以使功率模組更為細薄化，並同時具有良好的散熱能力。
本發明所提出的功率模組包括承載基板、內連線層、第一晶片、第二晶片、陶瓷接合板、頂部內連線層以及導線架。內連線層位於承載基板上。第一晶片以及第二晶片位於內連線層上，其中第一晶片、第二晶片與內連線層電性連接。陶瓷接合板(ceramic bonding substrate)位於內連線層上且設置於第一晶片與第二晶片之間以使第一晶片與第二晶片隔離開來。頂部內連線層位於陶瓷接合板上且覆蓋第一晶片與第二晶片。頂部內連線層與第一晶片以及第二晶片電性連接。導線架位於頂部內連線層上且與頂部內連線層電性連接。模封材料層位於導線架上。
本發明所提出的功率模組的製造方法包括在承載基板上形成內連線層。於內連線層上設置第一晶片以及第二晶片，其中第一晶片與第二晶片與內連線層電性連接。於內連線層上形成陶瓷接合板(ceramic bonding substrate)，其中陶瓷接合板設置於第一晶片與第二晶片之間以使第一晶片與第二晶片隔離開來。於陶瓷接合板上形成頂部內連線層，並覆蓋第一晶片與第二晶片，其中頂部內連線層與第一晶片以及第二晶片電性連接。於頂部內連線層上形成導線架，其中，導線架與頂部內連線層電性連接。最後，再於導線架上形成模封材料作為模封材料層，並對模封材料進行模封裁切以形成功率模組。
基於上述，本發明的功率模組及其製造方法是利用陶瓷接合板來隔離晶片絕緣電壓，並且透過陶瓷材料較佳的熱傳特性來擴散晶片熱量，利用內連線層來傳輸電性訊號，因此能使得功率模組更為細薄化，進而使熱量與電性傳輸距離縮短，並提升功率模組的散熱能力。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10A、10B‧‧‧功率模組
100‧‧‧承載基板
110‧‧‧金屬基基板
111‧‧‧金屬核心層
112‧‧‧絕緣介電層
200‧‧‧內連線層
210、410、510‧‧‧絕緣層
220、420、520‧‧‧導線結構
230、530‧‧‧金屬接合圖案
300A、300B‧‧‧陶瓷接合板
300X‧‧‧樹脂材料
301、302‧‧‧金屬接合層
400‧‧‧頂部內連線層
500‧‧‧第一內連線層
610‧‧‧導線架
620‧‧‧散熱金屬層
700‧‧‧模封材料層
CP1‧‧‧第一晶片
CP2‧‧‧第二晶片
CP3、CP4‧‧‧晶片
GP‧‧‧間隙
TS1、TS2‧‧‧溫度感測器
CND1、CND2‧‧‧導電結構
圖1A至圖1F是本發明一實施例之功率模組的製造流程剖面示意圖。
圖2A至圖2C是本發明另一實施例之功率模組的製造流程剖面示意圖。
圖3A至圖3B是本發明另一實施例之功率模組的製造流程剖面示意圖。
圖4A至圖4B是本發明另一實施例之功率模組的架構與製造流程剖面示意圖。
圖1A至圖1F是本發明一實施例之功率模組的製造流程剖面示意圖。首先，請參考圖1A，本實施例之功率模組的製造方法包括提供承載基板100，承載基板100的材料包括陶瓷、石英、玻璃、類鑽或是其他具有絕緣特性的材料，但不限於此。所述陶瓷材料包括氧化鋁(Al 2O 3)、氮化鎵(GaN)、碳化矽(SiC)、氮化鋁(AlN)或氧化鈹(BeO)。接著承載基板100上形成內連線層200。內連線層200包括絕緣層210以及位於絕緣層210內之導線結構220，其中，導線結構220例如為銅、鎢或其他金屬或合金等等具有良好導電導熱特性之材料。另外，在本實施例中，內連線層200之表面更包括設置有金屬接合圖案230。更具體來說，內連線層200的形成方法例如是進行至少一次的金屬內連線製程，其包括絕緣材料之沈積製程、曝光顯影、蝕刻或雷鑽形成圖案化絕緣材料並於圖案化絕緣材料中填入金屬材料，重複多次的金屬內連線製程即可形成所需的內連線結構（如圖1所示之內連線層200）。而本實施例之金屬接合圖案230可於前述金屬內連線製程過程中一併定義出。
接著，請參考圖1B，於內連線層200上設置第一晶片CP1以及第二晶片CP2，其中，第一晶片CP1與第二晶片CP2與內連線層200電性連接。特別是，內連線層200之導線結構220自第一晶片CP1與第二晶片CP2所在之處延伸至未與第一晶片CP1以及第二晶片CP2重疊之處，亦即導線結構220延伸至第一晶片CP1與第二晶片CP2的晶片覆蓋區(footprint)外側，以使內連線層200做為重分配層。因此，本實施例之晶片以及內連線層所形成的結構又可稱為扇出(Fan Out)結構，可提供製作外部電極接點連結架構，提升組裝良率並且減少晶片電極接點過於接近而導致的引線短路問題。
第一晶片CP1與第二晶片CP2例如為包含二極體(Diode)或絕緣閘雙極性電晶體(IGBT)、金氧半場效電晶體(MOSFET)等功率元件之晶片，因此晶片上下均具有電極，但不限於此。另外，於本實施例中，依需求可選擇性的在內連線層200上設置溫度感測器TS1或其他功率模組所需的驅動晶片。
接者，請參考圖1C，提供陶瓷接合板300A(ceramic bonding substrate)，所述陶瓷接合板300A具有特定的開口圖案，所述特定開口圖案為預定設置晶片、感測器或是其他結構。陶瓷接合板300A的材料包括氧化鋁(Al 2O 3)、氮化鎵(GaN)、碳化矽(SiC)、氮化鋁(AlN)或氧化鈹(BeO)等較高導熱性電絕緣材料，但不限於此。另外，陶瓷接合板300A之底部局部地設置有金屬接合層301。金屬接合層301之材質例如是可以與金屬接合圖案230彼此接合的材料。舉例來說，若金屬接合圖案230是採用銅，那麼金屬接合層301亦可以選擇銅。
請參考圖1D，將陶瓷接合板300A設置於內連線層200上，並透過陶瓷接合板300A之金屬接合層301與內連線層200之金屬接合圖案230接合在一起。陶瓷接合板300A與內連線層200接合在一起之後，陶瓷接合板300A於是設置於第一晶片CP1與第二晶片CP2之間，以使得第一晶片CP1與第二晶片CP2隔離開來。在本實施例中，第一晶片CP1與陶瓷接合板300A之間以及第二晶片CP2與陶瓷接合板300A之間分別具有間隙GP。
再來，參考圖1E，於陶瓷接合板300A上形成頂部內連線層400，頂部內連線層400覆蓋第一晶片CP1與第二晶片CP2，其中頂部內連線層400與第一晶片CP1以及第二晶片CP2電性連接。頂部內連線層400包括絕緣層410以及位於絕緣層410內之導線結構420。頂部內連線層400的形成方法例如是進行至少一次的金屬內連線製程，其包括於陶瓷接合板300A上填充金屬材料、絕緣材料之沈積製程、曝光顯影、蝕刻或雷鑽形成圖案化絕緣材料並於圖案化絕緣材料中填入金屬材料，重複多次的金屬內連線製程即可形成所需的內連線結構(如圖1所示之頂部內連線層400)。
在本實施例中，由於第一晶片CP1與陶瓷接合板300A之間以及第二晶片CP2與陶瓷接合板300A之間分別具有間隙GP，因此於形成頂部內連線層400的過程中，所述絕緣層410將填入間隙GP內。詳細來說，為降低因熱膨脹係數不匹配所造成的熱應力，此絕緣層410的材料可選擇具彈性之材料，並在形成頂部內連線層400增層過程中注入各晶片(CP1、CP2)邊緣與陶瓷接合板300A開口側壁之間的間隙GP。另外，在本實施例中，於形成頂部內連線層400的過程中，更包括於陶瓷接合板300A內形成導電結構CND1，其中，導電結構CND1分別電性連接內連線層200以及頂部內連線層400。
最後，參考圖1F，於頂部內連線層400上形成導線架 610，且導線架610與頂部內連線層400電性連接。完成上述製程後在導線架610上形成模封材料作為膜封材料層700，並對模封材料進行最後的模封裁切以形成本實施例之功率模組。另外，本實施例亦可進一步在承載基板100之底表面披覆散熱金屬層620(例如是銅)，以進一步增加功率模組的散熱效果。
在本實施例中，由於第一晶片CP1以及第二晶片CP2是固定於陶瓷接合板300A的開口內，並於間隙GP中填滿絕緣層410，因此，製程期間可防止晶片位置的偏移且由於無打線結構能使得功率模組更為細薄化，使熱量與電性傳輸距離縮短並提升功率模組的散熱性能。
據此，藉由圖1A至圖1F的步驟可達到本發明一實施例的功率模組10A之結構。簡而言之，本實施例的功率模組10A如圖1F所示，其包括承載基板100、內連線層200、第一晶片CP1、第二晶片CP2、陶瓷接合板300A、頂部內連線層400、導線架610、散熱金屬層620以及模封材料層700。特別是，內連線層200位於承載基板100上。第一晶片CP1以及第二晶片CP2位於內連線層200上，其中第一晶片CP1、第二晶片CP2與內連線層200電性連接。陶瓷接合板300A位於內連線層200上且設置於第一晶片CP1與第二晶片CP2之間以使第一晶片CP1與第二晶片CP2隔離開來。頂部內連線層400位於陶瓷接合板300A上且覆蓋第一晶片CP1與第二晶片CP2，其中，頂部內連線層400與第一晶片CP1以及第二晶片CP2電性連接。導線架610位於頂部內連線層400上且與頂部內連線層400電性連接。模封材料層700位於導線架610上。另外，上述結構可依需求透過相同之製程方式再堆疊上去而形成3D結構。
在上述的實施例中，是在內連線層200上設置第一晶片CP1以及第二晶片CP2之後，再於內連線層200上形成陶瓷接合板300A，但本發明不限於此。舉例來說，圖2A至圖2C是本發明另一實施例之功率模組的製造流程剖面示意圖，此實施例與圖1A至圖1F相似，因此相同的元件以相同的符號表示，且不再重複贅述，不同之處如下說明。請參考圖2A，於內連線層200上形成具有多數開口的陶瓷接合板300A。陶瓷接合板300A底部局部地設置有金屬接合層301。將陶瓷接合板300A設置於內連線層200上，並透過金屬接合層301與內連線層200接合在一起。接著，參考圖2B至圖2C，將第一晶片CP1以及第二晶片CP2設置於內連線層200上，其中，第一晶片CP1以及第二晶片CP2是埋入陶瓷接合板300A與內連線層200所形成的開口內。換言之，於圖2A至圖2C的實施例中，是先於內連線層200上形成陶瓷接合板300A之後，再於內連線層200上設置第一晶片CP1以及第二晶片CP2。後續，形成功率模組的方法則可同樣參考圖1E至圖1F之步驟以形成本發明實施例的功率模組10A。
圖3A至圖3B是本發明另一實施例之功率模組的製造流程剖面示意圖。此實施例與圖1A至圖1F相似，因此相同的元件以相同的符號表示，且不再重複贅述，不同之處如下說明。如圖3A所示，首先將具有黏著性的半乾狀態B stage樹脂材料300X形成於內連線層200上。所述B stage樹脂材料300X形成在預定不會設置晶片所在的區域。接著，於圖3B的步驟中，再將陶瓷接合板300A形成於B stage樹脂材料300X上，進行熱壓合以及固化步驟，以使陶瓷接合板300A透過B stage樹脂材料300X與內連線層200接合。之後，再於陶瓷接合板300A與內連線層200所形成的開口內設置第一晶片CP1以及第二晶片CP2。甚至，可進一步設置溫度感測器TS1或其他功率模組所需的驅動晶片。後續，形成功率模組的方法則可同樣參考圖1E至圖1F之步驟以形成本發明實施例的功率模組。本實施例之陶瓷接合板300A接合是透過壓合、固化步驟直接形成於內連線層200上，因此不需要透過金屬接合圖案以及金屬接合層來進行接合。
圖4A至圖4B是本發明另一實施例之功率模組的架構與製造流程剖面示意圖。請參照圖4A，此實施例的承載基板100為金屬基基板110(MCPCB, Metal core PCB)。詳細來說，金屬基基板110包括金屬核心層111以及絕緣介電層112，並且是以金屬核心層111為基底，此金屬核心層材料為銅、鋁等高傳熱特性金屬材料，而在金屬核心層111上層以壓合或塗佈等方式增層介電(絕緣)材料，絕緣導熱膠，ABF等材料，以形成絕緣介電層112，然後再以前述實施例1A相同的方式於承載基板100的上方形成內連線層200。詳細來說，內連線層200可做為底部內連線層且包括絕緣層210以及位於絕緣層210內之導線結構220，其中，導線結構220例如為銅等高導熱特性之材料。另外，內連線層200(底部內連線層)之表面具有金屬接合圖案230。
此外，內連線層200(底部內連線層)上設置有第一晶片CP1(第一底部晶片)以及第二晶片CP2(第二底部晶片)，其中第一晶片CP1與第二晶片CP2與內連線層200(底部內連線層)電性連接。特別是，內連線層200之導線結構220自第一晶片CP1與第二晶片CP2所在之處延伸至未與第一晶片CP1以及第二晶片CP2重疊之處，亦即導線結構220延伸至第一晶片CP1與第二晶片CP2的晶片覆蓋區(footprint)外側，以使內連線200做為重分配層。第一晶片CP1與第二晶片CP2例如為包含二極體(Diode)或絕緣閘雙極性電晶體(IGBT)、金氧半場效電晶體(MOSFET)等功率元件之晶片或其他功率模組所需的驅動晶片，但不限於此。在本實施例中，導線結構220自第一晶片CP1與第二晶片CP2所在之處延伸至未與第一晶片CP1以及第二晶片CP2重疊之處，此結構又可稱為扇出(Fan Out)結構。另外，於本實施例中，可選擇性的在內連線層200上設置相關感測器，例如溫度感測器TS1，但不以此為限。
於圖4A的實施例中，陶瓷接合板300A(ceramic bonding substrate)可做為底部陶瓷接合板，且是位於內連線層200上且設置於第一晶片CP1與第二晶片CP2之間以使第一晶片CP1與第二晶片CP2隔離開來。陶瓷接合板300A的材料包括氧化鋁(Al 2O 3)、氮化鎵(GaN)、碳化矽(SiC)、氮化鋁(AlN)以及氧化鈹(BeO)等電絕緣材料，但不限於此。在本實施例中，陶瓷接合板300A之底部局部地設置有金屬接合層301。陶瓷接合板300A透過金屬接合層301與內連線層200上的金屬接合圖案230接合在一起。
另外，第一內連線層500位於陶瓷接合板300A、第一晶片CP1(第一底部晶片)以及第二晶片CP2(第二底部晶片)上。換言之，第一內連線層500是形成於內連線層200(底部內連線層)以及陶瓷接合板300A(底部陶瓷接合板)之上方。特別是，第一晶片CP1與陶瓷接合板300A之間以及第二晶片CP2與陶瓷接合板300A之間分別具有間隙GP。第一內連線層500包括絕緣層510以及位於絕緣層510內之導線結構520，其中，絕緣層510填入間隙GP內。另外，本實施例功率模組的製造方法更包括於陶瓷接合板300A內形成導電結構CND1，其中導電結構CND1分別電性連接內連線層200以及第一內連線層500。第一內連線層500的材料、結構及設置關係可與上述內連線層200所定義的相同，因此不予贅述。接著，可如同實施例1C至1F的步驟所示，將陶瓷接合板300B、晶片CP3(同第一晶片CP1)、晶片CP4(同第二晶片CP2)以及頂部內連線400形成於第一內連線層500的上方。值得注意的是，在本實施例中，內連線層200可做為底部內連線層，且在內連線層200與頂部內連線層400之間僅包括一層的第一內連線層500，然而，本發明不限於此。舉例來說，在其他實施例中，可依據需求而設置多層內連線層於內連線層200(底部內連線層)與頂部內連線層400之間。
最後，參考圖4B，於頂部內連線層400上形成導線架610，其中，導線架610與頂部內連線400電性連接。完成上述製程後在導線架610上形成模封材料作為模封材料層700，並對模封材料進行最後的模封裁切以形成本實施例之功率模組。由於本實施例採用厚度較厚的金屬基基板110為承載基板，此架構得以進一步增加功率模組的散熱效果。藉由上述的方法，可形成如圖4B所示本發明另一實施例的功率模組10B。相同的，功率模組10B的結構設計能使得功率模組散熱更為強化，使熱量傳輸距離縮短，並且能達到較佳的散熱效果。
綜上所述，本發明之功率模組及其製造方法利用陶瓷接合板與內連線層所製作出的開口結構來固定各晶片位置，且所述內連線層包括有絕緣層以及位於絕緣層內之導線結構來傳輸電性訊號，因此能使得功率模組更為細薄化，使熱量與電性傳輸距離縮短。
另外，由於內連線層之導線結構自第一晶片與第二晶片所在之處延伸至未與第一晶片以及第二晶片重疊之處，亦即導線結構延伸至第一晶片與第二晶片的晶片覆蓋區(footprint)外側，因此，能使內連線層做為重分配層。相同的，在另一實施例中，由於底部內連線層之導線結構自第一底部晶片與第二底部晶片所在之處延伸至未與第一底部晶片以及第二底部晶片重疊之處，亦即導線結構延伸至第一底部晶片與第二底部晶片的晶片覆蓋區(footprint)外側，因此，能使底部內連線層做為重分配層。此種結構的設計可以提升組裝良率並且減少內連線層中晶片接點短路問 題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10A‧‧‧功率模組
100‧‧‧承載基板
200‧‧‧內連線層
210、410‧‧‧絕緣層
220、420‧‧‧導線結構
230‧‧‧金屬接合圖案
300A‧‧‧陶瓷接合板
301‧‧‧金屬接合層
400‧‧‧頂部內連線層
610‧‧‧導線架
620‧‧‧散熱金屬層
700‧‧‧模封材料層
CP1‧‧‧第一晶片
CP2‧‧‧第二晶片
GP‧‧‧間隙
TS1‧‧‧溫度感測器
CND1‧‧‧導電結構

Claims (23)

  1. 一種功率模組，包括：一承載基板；一內連線層，位於該承載基板上；一第一晶片以及一第二晶片，位於該內連線層上，其中該第一晶片與該第二晶片與該內連線層電性連接；一陶瓷接合板(ceramic bonding substrate)，位於該內連線層上且設置於該第一晶片與該第二晶片之間以使該第一晶片與該第二晶片隔離開來；一頂部內連線層，位於該陶瓷接合板上且覆蓋該第一晶片與該第二晶片，該頂部內連線層與該第一晶片以及該第二晶片電性連接；一導線架，位於該頂部內連線層上且與該頂部內連線層電性連接；一模封材料層，位於該導線架上。
  2. 如申請專利範圍第1項所述的功率模組，更包括一導電結構，貫穿該陶瓷接合板，其中該導電結構分別電性連接該內連線層以及該頂部內連線層。
  3. 如申請專利範圍第1項所述的功率模組，其中：該第一晶片與該陶瓷接合板之間以及該第二晶片與該陶瓷接合板之間分別具有一間隙，且該頂部內連線層包括一絕緣層以及位於該絕緣層內之一導線結構，該絕緣層填入該些間隙內。
  4. 如申請專利範圍第1項所述的功率模組，其中該內連線層包括一絕緣層以及位於該絕緣層內之一導線結構，該導線結構自該第一晶片與該第二晶片所在之處延伸至未與該第一晶片以及該第二晶片重疊之處，以使該內連線層作為一重分配層。
  5. 如申請專利範圍第1項所述的功率模組，更包括：一底部內連線層，位於該承載基板上；一第一底部晶片以及一第二底部晶片，位於該底部內連線層上，其中該第一底部晶片與該第二底部晶片與該底部內連線層電性連接；以及一底部陶瓷接合板(ceramic bonding substrate)，位於該底部內連線層上且設置於該第一底部晶片與該第二底部晶片之間以使該第一底部晶片與該第二底部晶片隔離開來，其中更包括一第一內連線層位於該底部陶瓷接合板、該第一底部晶片以及該第二底部晶片上。
  6. 如申請專利範圍第5項所述的功率模組，其中該承載基板為一金屬基基板，且該金屬基基板包括一金屬核心層以及一絕緣介電層。
  7. 如申請專利範圍第5項所述的功率模組，更包括一導電結構，貫穿該底部陶瓷接合板，其中該導電結構分別電性連接該底部內連線層以及該第一內連線層。
  8. 如申請專利範圍第5項所述的功率模組，其中：該第一底部晶片與該底部陶瓷接合板之間以及該第二底部晶 片與該底部陶瓷接合板之間分別具有一間隙，且該第一內連線層包括一絕緣層以及位於該絕緣層內之一導線結構，該絕緣層填入該些間隙內。
  9. 如申請專利範圍第1項所述的功率模組，更包括一散熱金屬層，位於該承載基板之一底表面上。
  10. 一種功率模組的製造方法，包括：在一承載基板上形成一內連線層；於該內連線層上設置一第一晶片以及一第二晶片，其中該第一晶片與該第二晶片與該內連線層電性連接；於該內連線層上形成一陶瓷接合板(ceramic bonding substrate)，其中該陶瓷接合板設置於該第一晶片與該第二晶片之間以使該第一晶片與該第二晶片隔離開來；於該陶瓷接合板上形成一頂部內連線層，並覆蓋該第一晶片與該第二晶片，其中該頂部內連線層與該第一晶片以及該第二晶片電性連接；於該頂部內連線層上形成一導線架，該導線架與該頂部內連線層電性連接；以及於該導線架上形成一模封材料作為一模封材料層，並對該模封材料進行模封裁切以形成該功率模組。
  11. 如申請專利範圍第10項所述的功率模組的製造方法，其中在該內連線層上設置該第一晶片以及該第二晶片之後，再於該內連線層上形成該陶瓷接合板。
  12. 如申請專利範圍第10項所述的功率模組的製造方法，其中於該內連線層上形成該陶瓷接合板之後，再於該內連線層上設置該第一晶片以及該第二晶片。
  13. 如申請專利範圍第10項所述的功率模組的製造方法，其中形成該陶瓷接合板的方法包括：提供一陶瓷基板，該陶瓷基板底部局部地設置有一金屬接合層；以及將該陶瓷基板設置於該內連線層上，並透過該金屬接合層與該內連線層接合在一起。
  14. 如申請專利範圍第13項所述的功率模組的製造方法，其中該內連線層之表面具有一金屬接合圖案，該金屬接合圖案與該金屬接合層彼此接合在一起。
  15. 如申請專利範圍第10項所述的功率模組的製造方法，其中形成該陶瓷接合板的方法包括：將一B stage樹脂材料塗佈於該內連線層上之未設置有該第一晶片與該第二晶片之區域；以及將該陶瓷接合板形成於該B stage樹脂材料上，並進行一壓合固化步驟，以使該陶瓷接合板透過該B stage樹脂材料與該內連線層接合。
  16. 如申請專利範圍第10項所述的功率模組的製造方法，更包括於該陶瓷接合板內形成一導電結構，該導電結構分別電性連接該內連線層以及該頂部內連線層。
  17. 如申請專利範圍第10項所述的功率模組的製造方法，其中：該第一晶片與該陶瓷接合板之間以及該第二晶片與該陶瓷接合板之間分別具有一間隙，且該頂部內連線層包括一絕緣層以及位於該絕緣層內之一導線結構，該絕緣層填入該些間隙內。
  18. 如申請專利範圍第10項所述的功率模組的製造方法，其中該內連線層包括一絕緣層以及位於該絕緣層內之一導線結構，該導線結構自該第一晶片與該第二晶片所在之處延伸至未與該第一晶片以及該第二晶片重疊之處，以使該內連線層作為一重分配層。
  19. 如申請專利範圍第10項所述的功率模組的製造方法，更包括：於該承載基板上形成一底部內連線層；於該底部內連線層上設置一第一底部晶片以及一第二底部晶片，其中該第一底部晶片與該第二底部晶片與該底部內連線層電性連接；以及於該底部內連線層上形成一底部陶瓷接合板(ceramic bonding substrate)，該底部陶瓷接合板設置於該第一底部晶片與該第二底部晶片之間以使該第一底部晶片與該第二底部晶片隔離開來，其中更包括一第一內連線層位於該底部陶瓷接合板、該第一底部 晶片以及該第二底部晶片上。
  20. 如申請專利範圍第19項所述的功率模組的製造方法，其中該承載基板為一金屬基基板，且該金屬基基板的形成方法包括以一金屬核心層為基底，並在該金屬核心層上形成一絕緣介電層。
  21. 如申請專利範圍第19項所述的功率模組的製造方法，更包括於該底部陶瓷接合板內形成一導電結構，其中該導電結構分別電性連接該底部內連線層以及該第一內連線層。
  22. 如申請專利範圍第19項所述的功率模組的製造方法，其中：該第一底部晶片與該底部陶瓷接合板之間以及第二底部晶片與該底部陶瓷接合板之間分別具有一間隙，且該第一內連線層包括一絕緣層以及位於該絕緣層內之一導線結構，該絕緣層填入該些間隙內。
  23. 如申請專利範圍第10項所述的功率模組的製造方法，更包括於該承載基板之一底表面上形成一散熱金屬層。
TW104141455A 2015-12-10 2015-12-10 功率模組及其製造方法 TWI575679B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104141455A TWI575679B (zh) 2015-12-10 2015-12-10 功率模組及其製造方法
CN201510992282.2A CN106876350B (zh) 2015-12-10 2015-12-25 功率模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104141455A TWI575679B (zh) 2015-12-10 2015-12-10 功率模組及其製造方法

Publications (2)

Publication Number Publication Date
TWI575679B true TWI575679B (zh) 2017-03-21
TW201721817A TW201721817A (zh) 2017-06-16

Family

ID=58766382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104141455A TWI575679B (zh) 2015-12-10 2015-12-10 功率模組及其製造方法

Country Status (2)

Country Link
CN (1) CN106876350B (zh)
TW (1) TWI575679B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI664701B (zh) * 2018-07-04 2019-07-01 朋程科技股份有限公司 功率元件封裝結構
CN110838480B (zh) 2019-11-09 2021-04-16 北京工业大学 一种碳化硅mosfet模块的封装结构和制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612522A (en) * 2004-10-12 2006-04-16 Phoenix Prec Technology Corp Carried structure of integrated electronic element and method for fabricating the same
TW201234945A (en) * 2010-12-27 2012-08-16 Lg Innotek Co Ltd Printed circuit board and method for manufacturing the same
TW201248949A (en) * 2011-05-18 2012-12-01 Taiwan Semiconductor Mfg Light emitting diode carrier assemblies and method of fabricating the same
TW201343013A (zh) * 2012-04-13 2013-10-16 Subtron Technology Co Ltd 封裝載板及其製作方法
TW201409660A (zh) * 2012-08-24 2014-03-01 Taiwan Semiconductor Mfg 層疊封裝裝置的形成方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US8018047B2 (en) * 2007-08-06 2011-09-13 Infineon Technologies Ag Power semiconductor module including a multilayer substrate
US8513534B2 (en) * 2008-03-31 2013-08-20 Hitachi, Ltd. Semiconductor device and bonding material
KR102094566B1 (ko) * 2012-08-31 2020-03-27 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판 및 파워 모듈
CN103000590A (zh) * 2012-10-20 2013-03-27 南京银茂微电子制造有限公司 无底板功率模块
CN104112727B (zh) * 2013-04-18 2018-06-05 费查尔德半导体有限公司 与包括半导体管芯的改进封装件相关的方法和装置
KR102208961B1 (ko) * 2013-10-29 2021-01-28 삼성전자주식회사 반도체소자 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200612522A (en) * 2004-10-12 2006-04-16 Phoenix Prec Technology Corp Carried structure of integrated electronic element and method for fabricating the same
TW201234945A (en) * 2010-12-27 2012-08-16 Lg Innotek Co Ltd Printed circuit board and method for manufacturing the same
TW201248949A (en) * 2011-05-18 2012-12-01 Taiwan Semiconductor Mfg Light emitting diode carrier assemblies and method of fabricating the same
TW201343013A (zh) * 2012-04-13 2013-10-16 Subtron Technology Co Ltd 封裝載板及其製作方法
TW201409660A (zh) * 2012-08-24 2014-03-01 Taiwan Semiconductor Mfg 層疊封裝裝置的形成方法

Also Published As

Publication number Publication date
CN106876350B (zh) 2019-12-24
TW201721817A (zh) 2017-06-16
CN106876350A (zh) 2017-06-20

Similar Documents

Publication Publication Date Title
US10051742B2 (en) Power module and manufacturing method thereof
US9171773B2 (en) Semiconductor device
TWI234860B (en) Chip package and process thereof
US9691730B2 (en) Semiconductor device and method for manufacturing the same
US20080164588A1 (en) High power semiconductor package
US11387159B2 (en) Chip package
TW200830490A (en) High thermal performance packaging for circuit dies
JP2016018866A (ja) パワーモジュール
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
KR101255334B1 (ko) 저 열저항 파워 모듈 및 그 제조방법
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
TWI575679B (zh) 功率模組及其製造方法
US10937767B2 (en) Chip packaging method and device with packaged chips
KR100957079B1 (ko) 플라스틱 주조 패키지 및 직접 결합 기판을 갖는 전력 장치
US20200105706A1 (en) Semiconductor device assemblies including spacer with embedded semiconductor die
CN112786456A (zh) 半导体封装件以及相关方法
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2017135144A (ja) 半導体モジュール
JP6917127B2 (ja) 半導体装置及びパワーモジュール
US9041226B2 (en) Chip arrangement and a method of manufacturing a chip arrangement
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
JP7294403B2 (ja) 半導体装置
JP2019067950A (ja) 半導体装置の製造方法
TWI736488B (zh) 晶片封裝結構及其製造方法
US20240222256A1 (en) Electronic apparatus