JP2020053655A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2020053655A
JP2020053655A JP2018184646A JP2018184646A JP2020053655A JP 2020053655 A JP2020053655 A JP 2020053655A JP 2018184646 A JP2018184646 A JP 2018184646A JP 2018184646 A JP2018184646 A JP 2018184646A JP 2020053655 A JP2020053655 A JP 2020053655A
Authority
JP
Japan
Prior art keywords
semiconductor chip
terminal
adhesive resin
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018184646A
Other languages
English (en)
Inventor
裕亮 赤田
Yusuke Akada
裕亮 赤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2018184646A priority Critical patent/JP2020053655A/ja
Priority to US16/273,859 priority patent/US10748885B2/en
Priority to TW108107234A priority patent/TWI698983B/zh
Priority to CN201910167490.7A priority patent/CN110970444B/zh
Publication of JP2020053655A publication Critical patent/JP2020053655A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】小型・薄型化を実現できる半導体装置及び半導体装置の製造方法を提供することである。【解決手段】実施形態の半導体装置は、第１の面に第１の端子を有する基板と、第１の面に設けられ、第２の端子を表面の外周部に有する第１の半導体チップとを備える。また、第１の端子と、第２の端子とを電気的に接続する弧状の第１の接続材を備える。さらに、第１の面と下面が直接接触し、第１の接続材の一部を埋め込み、外周部よりも外側に設けられた接着性樹脂と、接着性樹脂の上面に接触するように設けられた第２の半導体チップとを備える。【選択図】図１

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
近年、通信技術や情報処理技術の発達に伴い、半導体装置の小型・薄型化の要求がある。例えば、ＮＡＮＤ型フラッシュメモリ等の半導体装置において、小型・薄型化の観点から同一の配線基板にコントローラチップとメモリチップとを積層させる３次元実装構造がある。３次元構造としては、例えばコントローラチップをダイアタッチフィルム（Ｄｉｅ Ａｔｔａｃｈ Ｆｉｌｍ：ＤＡＦ）等の接着性樹脂で覆い、接着性樹脂上にメモリチップを積層する構造（Ｆｉｌｍ Ｏｎ Ｄｉｅ：ＦＯＤ）やシリコンスペーサを用いてメモリチップを積層する構造等が知られている。
特開２００９−２６８４３号公報 特開２０１５−１７６９０６号公報 特開２０１７−０５４８７９号公報
本明細書に記載の実施形態は、小型・薄型化を実現できる半導体装置及び半導体装置の製造方法を提供することである。
実施形態に係る半導体装置は、第１の面に第１の端子を有する基板と、第１の面に設けられ、第２の端子を表面の外周部に有する第１の半導体チップとを備える。また、第１の端子と、第２の端子とを電気的に接続する弧状の第１の接続材を備える。さらに、第１の面と下面が直接接触し、第１の接続材の一部を埋め込み、外周部よりも外側に設けられた接着性樹脂と、接着性樹脂の上面に接触するように設けられた第２の半導体チップとを備える。
第１の実施形態に係る半導体装置の概略的な平面図である。 同半導体装置の概略的な側面図である。 同半導体装置の製造方法を示すフローチャート図である。 同半導体装置の製造方法を示す概略的な平面図である。 同半導体装置の製造方法を示す概略的な平面図である。 同半導体装置の製造方法を示す概略的な平面図である。 同半導体装置の製造方法を示す概略的な平面図である。 同半導体装置の製造方法を示す概略的な平面図である。 同半導体装置の製造方法を示す概略的な平面図である。 同半導体装置のウェハ加工のプロセスを示すフローチャート図である。 第２の実施形態に係る半導体装置の概略的な平面図である。 同半導体装置の概略的な側面図である。
以下、実施形態の半導体装置について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し、説明を省略する。
（第１の実施形態）
図１及び図２を参照し、第１の実施形態に係る半導体装置１００の構成について説明する。図１は、半導体装置１００の概略的な平面図であり、図２に示す側面図は、図１に示す矢印Ａの向きから半導体装置１００を見たときの側面図である。矢印Ａに略垂直な方向を矢印Ｂとする。また、矢印Ａの方向を第１の方向、矢印Ｂの方向を第２の方向とする。
第１の実施形態に係る半導体装置１００は、基板１０２、第１の半導体チップ１１０、第１の接続材１１４、接着性樹脂１１８、１２０、及び第２の半導体チップ１２４〜１３８を備える。また、これらの構成はモールド樹脂１９２によって埋め込まれている。尚、図１においては、説明のために、モールド樹脂１９２を省略して図示している。
基板１０２の内部には、図示していない配線層が形成されており、第１の面１０４と第２の面１０６の間とを電気的に接続している。基板１０２の第２の面１０６には、図示していない外部接続端子としてのバンプが形成されており半導体装置１００と外部とを電気的に接続することが可能である。
第２の面１０６から第１の面１０４に向かう方向を上方向とし、その反対方向を下方向とする。
基板１０２は略四角形の板状である。
基板１０２の第１の面１０４には、後述する第１の半導体チップ１１０と電気的に接続される第１の端子１０８が設けられる。
第１の端子１０８は第１の半導体チップ１１０の外形に沿うように設けられる。
第１の端子１０８は、第１の方向に沿って配列された第１の端子１０８ａと第１の端子１０８ｂとを有する。
第１の端子１０８ａは、第２の方向に沿って基板１０２の手前側にあり、第１の端子１０８ｂは第２の方向に沿って基板１０２の奥側にある。
第１の端子１０８は、銅、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
基板１０２の第１の面１０４には、後述する第２の半導体チップ１２４〜１３０と電気的に接続する第３の端子１５６、及び後述する第２の半導体チップ１３２〜１３８と電気的に接続する第３の端子１５８が設けられている。
第３の端子１５６は、第１の方向に沿って配列している。
第３の端子１５６は、第２の方向に沿って第１の端子１０８ａよりも基板１０２の手前側にある。
第３の端子１５６は、銅、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第３の端子１５８は、第１の方向に沿って配列している。
第３の端子１５８は、第２の方向に沿って第１の端子１０８ｂよりも基板１０２の奥側にある。
第３の端子１５８は、銅、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第１の端子１０８、第３の端子１５６、及び第３の端子１５８は、基板１０２の第１の面１０４から内部の配線層を通り第２の面１０６に設けられたパッドにまで電気的に接続している。
第１の半導体チップ１１０は、例えば半導体記憶装置のコントローラチップ、インターフェースチップ等である。
第１の半導体チップ１１０は、略四角形の板状であり、基板１０２の第１の面１０４の第１の端子１０８に囲まれるように設けられている。
図示していない接着性樹脂が第１の半導体チップ１１０と基板１０２の間に設けられる。
第１の半導体チップ１１０は、該接着性樹脂によって、基板１０２に対して固定される。
第１の半導体チップ１１０の表面の外周部には、第２の端子１１２が第１の端子１０８に対応する位置に設けられている。
第２の端子１１２は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第１の接続材１１４は、電気導電性の弧状のボンディングワイヤであり、第２の端子１１２と、対応する第１の端子１０８とを電気的に接続する。
第１の接続材１１４の弧状の最も高い頂部１１６、１１７は、上から見たとき、第１の半導体チップ１１０の外周よりも内側に位置する。
第１の接続材１１４としては、線径が２５μｍ程度の金属線（例えば、金線（Ａｕ）や銅線（Ｃｕ））が用いられる。
接着性樹脂１１８、１２０は下面が基板１０２の第１の面１０４と直接接触するように設けられている。
接着性樹脂１１８、１２０は、第２の方向に沿って第１の半導体チップ１１０よりも手前側に設けられた接着性樹脂１１８と、第１の半導体チップ１１０よりも奥側に設けられた接着性樹脂１２０と、を有する。
接着性樹脂１１８は、四角形の板状であり、第１の半導体チップ１１０に最も近い１辺１１８ａが第１の半導体チップ１１０の１辺１１０ａと略平行になるように設けられる。
接着性樹脂１２０は、四角形の板状であり、第１の半導体チップ１１０に最も近い１辺１２０ａが第１の半導体チップ１１０の１辺１１０ｂと略平行になるように設けられる。
接着性樹脂１１８、１２０は、第１の半導体チップ１１０との間に間隙１２２、１２３を形成するように設けられている。モールド樹脂１９２で埋めることが可能な限り、間隙１２２、１２３の大きさは小さいことが好ましい。モールド樹脂１９２で埋められなくなる可能性があるため、間隙１２２、１２３の大きさは２０μｍ以上が好ましい。
接着性樹脂１１８、１２０は、例えば、厚さ６０μｍ程度のＤＡＦであり、第１の半導体チップ１１０と略同一または１０〜２０μｍ程度厚い、もしくは薄くてもよい。
第１の実施形態においては、接着性樹脂１１８、１２０の厚さが、頂部１１６、１１７までの高さと比べて薄い場合を示している。また、接着性樹脂１１８、１２０の厚さは、頂部１１６、１１７までの高さと比べて厚くても薄くてもよい。
接着性樹脂１１８は第１の端子１０８ａの全部を覆い、第１の接続材１１４の一部を埋め込んでいる。接着性樹脂１１８は、１辺１１８ａと対向する辺１１８ｂが、第３の端子１５６よりも第２の方向に沿って奥側にあるように設けられる。
接着性樹脂１２０は、第１の端子１０８ｂの全部を覆い、第１の接続材１１４の一部を埋め込んでいる。接着性樹脂１２０は、１辺１２０ａと対向する辺１２０ｂが、第３の端子１５８よりも第２の方向に沿って手前側にあるように設けられる。
第１の実施形態においては、頂部１１６、１１７は接着性樹脂１１８、１２０で埋め込まれていない場合を示している。なお、頂部１１６、１１７は、接着性樹脂１１８、１２０で埋め込まれていても、埋め込まれていなくてもよい。
第２の半導体チップ１２４は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１２４は、略四角形の板状である。
第２の半導体チップ１２４は上から見たときの外形が接着性樹脂１１８と略同一となるように接着性樹脂１１８の上面に接触するように設けられる。
第２の半導体チップ１２４は１辺１２４ａ側の外周部に、第１の方向に沿って配列した第４の端子１６０が設けられる。
第４の端子１６０は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１２６は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１２６は、略四角形の板状である。
第２の半導体チップ１２６は第２の半導体チップ１２４の上に設けられる。
第２の半導体チップ１２６と第２の半導体チップ１２４との間には図示していない接着性樹脂が設けられ、第２の半導体チップ１２６は該接着性樹脂により第２の半導体チップ１２４に対して固定される。
第２の半導体チップ１２６は第４の端子１６０を覆わないように、第２の半導体チップ１２４に対して、第２の方向側にずらして設けられる。
すなわち、第２の半導体チップ１２４と第２の半導体チップ１２６とは階段状になる。
第２の半導体チップ１２６は、１辺１２６ａ側の外周部に、第１の方向に沿って配列した第４の端子１６２が設けられる。
第４の端子１６２は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１２８は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１２８は、略四角形の板状である。
第２の半導体チップ１２８は第２の半導体チップ１２６の上に設けられる。
第２の半導体チップ１２８と第２の半導体チップ１２６との間には図示していない接着性樹脂が設けられ、第２の半導体チップ１２８は該接着性樹脂により第２の半導体チップ１２６に対して固定される。
第２の半導体チップ１２８は第４の端子１６２を覆わないように、第２の半導体チップ１２６に対して、第２の方向側にずらして設けられる。
すなわち、第２の半導体チップ１２６と第２の半導体チップ１２８とは階段状になる。
第２の半導体チップ１２８は、１辺１２８ａ側の外周部に、第１の方向に沿って配列した第４の端子１６４が設けられる。
第４の端子１６４は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１３０は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１３０は、略四角形の板状である。
第２の半導体チップ１３０は第２の半導体チップ１２８の上に設けられる。
第２の半導体チップ１３０と第２の半導体チップ１２８との間には図示していない接着性樹脂が設けられ、第２の半導体チップ１３０は該接着性樹脂により第２の半導体チップ１２８に対して固定される。
第２の半導体チップ１３０は第４の端子１６４を覆わないように、第２の半導体チップ１２８に対して、第２の方向側にずらして設けられる。
すなわち、第２の半導体チップ１２８と第２の半導体チップ１３０とは階段状になる。
第２の半導体チップ１３０は、１辺１３０ａ側の外周部に、第１の方向に沿って配列した第４の端子１６６が設けられる。
第４の端子１６６は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１３２は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１３２は、略四角形の板状である。
第２の半導体チップ１３２は上から見たときの外形が接着性樹脂１２０と略同一となるように接着性樹脂１２０の上面に接触するように設けられる。
第２の半導体チップ１３２は１辺１３２ａ側の外周部に、第１の方向に沿って配列した第４の端子１６８が設けられる。
第４の端子１６８は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１３４は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１３４は、略四角形の板状である。
第２の半導体チップ１３４は第２の半導体チップ１３２の上に設けられる。
第２の半導体チップ１３４と第２の半導体チップ１３２との間には図示していない接着性樹脂が設けられ、第２の半導体チップ１３４は該接着性樹脂により第２の半導体チップ１３２に対して固定される。
第２の半導体チップ１３４は第４の端子１６８を覆わないように、第２の半導体チップ１３２に対して、第２の方向の反対側にずらして設けられる。
すなわち、第２の半導体チップ１３２と第２の半導体チップ１３４とは階段状になる。
第２の半導体チップ１３４は、１辺１３４ａ側の外周部に、第１の方向に沿って配列した第４の端子１７０が設けられる。
第４の端子１７０は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１３６は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１３６は、略四角形の板状である。
第２の半導体チップ１３６は第２の半導体チップ１３４の上に設けられる。
第２の半導体チップ１３６と第２の半導体チップ１３４との間には図示していない接着性樹脂が設けられ、第２の半導体チップ１３６は該接着性樹脂により第２の半導体チップ１３４に対して固定される。
第２の半導体チップ１３６は第４の端子１７０を覆わないように、第２の半導体チップ１３４に対して、第２の方向の反対側にずらして設けられる。
すなわち、第２の半導体チップ１３４と第２の半導体チップ１３６とは階段状になる。
第２の半導体チップ１３６は、１辺１３６ａ側の外周部に、第１の方向に沿って配列した第４の端子１７２が設けられる。
第４の端子１７２は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１３８は、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を有するメモリチップ等である。
第２の半導体チップ１３８は、略四角形の板状である。
第２の半導体チップ１３８は第２の半導体チップ１３６の上に設けられる。
第２の半導体チップ１３８と第２の半導体チップ１３６との間には図示していない接着性樹脂が設けられ、第２の半導体チップ１３８は該接着性樹脂により第２の半導体チップ１３６に対して固定される。
第２の半導体チップ１３８は第４の端子１７２を覆わないように、第２の半導体チップ１３６に対して、第２の方向の反対側にずらして設けられる。
すなわち、第２の半導体チップ１３６と第２の半導体チップ１３８とは階段状になる。
第２の半導体チップ１３８は、１辺１３８ａ側の外周部に、第１の方向に沿って配列した第４の端子１７４が設けられる。
第４の端子１７４は、アルミニウム、銅、アルミニウムと銅の合金、金等の金属を用いて印刷、蒸着、スパッタ、メッキ等の方法により形成されている。
第２の半導体チップ１２４〜１３８は、メモリセルに加え、デコーダ等を備えていてもよい。第２の半導体チップ１２４〜１３８としてメモリチップを用いる場合、第１の半導体チップ１１０にコントローラを用いてメモリチップに対するデータの書き込みおよび読み出しを制御してもよい。
第２の接続材１７６〜１９０は電気導電性の弧状のボンディングワイヤであり、第３の端子１５６と第４の端子１６０〜１６６、及び第３の端子１５８と第４の端子１６８〜１７４を電気的に接続する。第２の接続材１７６〜１９０としては、線径が２５μｍ程度の金属線（例えば、金線（Ａｕ）や銅線（Ｃｕ））が用いられる。
第２の接続材１７６は、第３の端子１５６と第４の端子１６０とを電気的に接続する。
第２の接続材１７８は、第４の端子１６０と第４の端子１６２とを電気的に接続する。
第２の接続材１８０は、第４の端子１６２と第４の端子１６４とを電気的に接続する。
第２の接続材１８２は、第４の端子１６４と第４の端子１６６とを電気的に接続する。
第２の接続材１８４は、第３の端子１５８と第４の端子１６８とを電気的に接続する。
第２の接続材１８６は、第４の端子１６８と第４の端子１７０とを電気的に接続する。
第２の接続材１８８は、第４の端子１７０と第４の端子１７２とを電気的に接続する。
第２の接続材１９０は、第４の端子１７２と第４の端子１７４とを電気的に接続する。
モールド樹脂１９２は、基板１０２、第１の半導体チップ１１０、接着性樹脂１１８、１２０、第２の半導体チップ１２４〜１３８の周囲を封止するように設けられる。
（第１の実施形態に係る半導体装置の効果）
第１の比較例として、例えば接着性樹脂の一部が第１の半導体チップ１１０を覆うように設けられた場合について説明する。このような場合、第１の半導体チップ１１０の厚さ分だけ接着性樹脂が膨らむ。その上に第２の半導体チップ１２４、１３２等を積層する場合は、薄い接着性樹脂では膨らみが厚くなりすぎるためにうまく積層できない。そのため、１２０〜１３５μｍ程度で第１の半導体チップ１１０よりも十分に厚い接着性樹脂を使用し、さらに接着性樹脂の上面にシリコン（Ｓｉ）等を用いたスペーサを設け平坦化させる必要がある。このような場合、半導体装置を薄型化できないし、スペーサのコストも負担となる。
第２の比較例として、例えば接着性樹脂が第１の接続材１１４の一部を覆うことがないように第１の端子１０８よりも第２の方向に沿って離れた位置に設けられた場合について説明する。このような場合、厚み方向には小型化できるが、第２の方向に沿った方向については、小型化できない。
本実施形態において、接着性樹脂１１８、１２０は、第１の半導体チップ１１０と略同一または１０〜２０μｍ程度厚い、もしくは薄くてもよく、第１の半導体チップ１１０との間に間隙１２２、１２３を形成し、第１の接続材１１４の一部を覆うように設けられている。
従って、本実施形態に係る半導体装置１００によれば、第１の比較例に比べてスペーサの厚みと、厚みが薄い接着性樹脂を用いることによる差の厚みとの分だけ半導体装置１００を薄型化可能である。さらに、スペーサの分の費用を抑えることが可能である。
従って、本実施形態に係る半導体装置１００によれば、第２の比較例に比べて接着性樹脂１１８、１２０を第１の半導体チップ１１０に近接しており、第２の方向に沿った方向について小型化可能である。
なお、接着性樹脂１１８、１２０が厚くなっていくと、第２の半導体チップ１２４、１３２の下面が第１の接続材１１４に接触しないようにしたまま、第２の半導体チップ１２４、１３２を第１の半導体チップ１１０に近接させていくことができる。接着性樹脂１１８、１２０の厚みは第１の半導体チップ１１０の厚みと略同一、または１０〜２０μｍ程度厚いことが好適であるが、これに限らず、第１の半導体チップ１１０よりも薄くてもよい。この場合、薄型化にはより好適である。
［第１の実施形態に係る半導体装置の製造方法］
次に、図３から図１０を参照し、第１の実施形態に係る半導体装置１００の製造方法について説明する。図３は、半導体装置１００の製造方法を示すためのフローチャート図である。図４から図９は、本実施形態に係る半導体装置１００の製造方法を示すための概略的な平面図である。図１０は半導体装置１００のウェハ加工のプロセスを示すフローチャート図である。
（ステップＳ１０１：基板を準備する工程）
図３、及び図４に示すように、内部に配線が形成され、第１の端子１０８と第３の端子１５６、１５８を有する基板１０２を準備する。
（ステップＳ１０２：第１の半導体チップを基板に配置する工程）
図３、及び図５に示すように、基板１０２の第１の面１０４に第１の半導体チップ１１０を配置して図示していない接着性樹脂によって貼り付けする。このとき、該接着性樹脂は、加熱により粘度が低下した状態で基板１０２の第１の面１０４に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第１の半導体チップ１１０が基板１０２の第１の面１０４に対して固定される。
（ステップＳ１０３：基板と第１の半導体チップとを電気的に接続する工程）
図３、及び図６に示すように、第１の半導体チップ１１０の第２の端子１１２と基板１０２の第１の端子１０８との間を第１の接続材１１４で電気的に接続する。このとき、第１の接続材１１４の弧状の最も高い頂部１１６、１１７が、上から見たとき、第１の半導体チップ１１０の外周よりも内側に位置するように接続する。
（ステップＳ１０４：第２の半導体チップを準備する工程）
図３、及び図１０に示すように、接着性樹脂１１８、１２０が貼り付けられた第２の半導体チップ１２４、１３２は、以下の工程にて製作される。まず、ウェハ表面にデバイス面を保護するための保護テープを貼り付ける（Ｓ２０１）。次に、ウェハ裏面を砥石で研削し、ウェハを薄くする（Ｓ２０２）。その次に、薄化したウェハを接着性樹脂１１８、１２０付きダイシングテープに貼り付ける（Ｓ２０３）。その後、保護テープを剥がす（Ｓ２０４）。さらに、接着性樹脂１１８、１２０付きウェハをブレードでダイシングする（Ｓ２０５）。このような工程を経て、上から見たときの外形が接着性樹脂と略同一となる第２の半導体チップを複数個用意できる（Ｓ２０６）。
（ステップＳ１０５：接着性樹脂を基板に設ける工程）
図３、及び図７に示すように、第２の半導体チップ１２４が設けられた接着性樹脂１１８と第２の半導体チップ１３２が設けられた接着性樹脂１２０とを第１の接続材１１４の一部を埋め込むように基板１０２の第１の面１０４に貼り付けする。このとき、第２の半導体チップ１２４、１３２と第１の接続材１１４はお互いに接触しないように配置する。第１の実施形態においては、頂部１１６、１１７は接着性樹脂１１８、１２０で埋め込まれていない場合を示している。
（ステップＳ１０６：第２の半導体チップを積層する工程）
図３、及び図８に示すように、接着性樹脂１１８が貼り付けられた第２の半導体チップ１２４の上面に図示していない接着性樹脂を介して第２の半導体チップ１２６〜１３０を積層する。また、接着性樹脂１２０が貼り付けられた第２の半導体チップ１３２の上面に図示していない接着性樹脂を介して第２の半導体チップ１３４〜１３８を積層する。
（ステップＳ１０６：第２の半導体チップ１２６を積層する工程）
第２の半導体チップ１２６は第２の半導体チップ１２４の上に設けられる。
図３、及び図８に示すように、第２の半導体チップ１２６は第４の端子１６０を覆わないように、第２の半導体チップ１２４に対して、第２の方向側にずらして設けられる。
第２の半導体チップ１２６と第２の半導体チップ１２４との間には図示していない接着性樹脂が設けられる。このとき、該接着性樹脂は、加熱により粘度が低下した状態で第２の半導体チップ１２４に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第２の半導体チップ１２６は該接着性樹脂により第２の半導体チップ１２４に対して固定される。
すなわち、第２の半導体チップ１２４と第２の半導体チップ１２６とは階段状になる。
（ステップＳ１０６：第２の半導体チップ１２８を積層する工程）
第２の半導体チップ１２８は第２の半導体チップ１２６の上に設けられる。
第２の半導体チップ１２８は第４の端子１６２を覆わないように、第２の半導体チップ１２６に対して、第２の方向側にずらして設けられる。
第２の半導体チップ１２８と第２の半導体チップ１２６との間には図示していない接着性樹脂が設けられる。このとき、該接着性樹脂は、加熱により粘度が低下した状態で第２の半導体チップ１２６に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第２の半導体チップ１２８は該接着性樹脂により第２の半導体チップ１２６に対して固定される。
すなわち、第２の半導体チップ１２６と第２の半導体チップ１２８とは階段状になる。
（ステップＳ１０６：第２の半導体チップ１３０を積層する工程）
第２の半導体チップ１３０は第２の半導体チップ１２８の上に設けられる。
第２の半導体チップ１３０は第４の端子１６４を覆わないように、第２の半導体チップ１２８に対して、第２の方向側にずらして設けられる。
第２の半導体チップ１３０と第２の半導体チップ１２８との間には図示していない接着性樹脂が設けられる。このとき、該接着性樹脂は、加熱により粘度が低下した状態で第２の半導体チップ１２８に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第２の半導体チップ１３０は該接着性樹脂により第２の半導体チップ１２８に対して固定される。
すなわち、第２の半導体チップ１２８と第２の半導体チップ１３０とは階段状になる。
（ステップＳ１０６：第２の半導体チップ１３４を積層する工程）
第２の半導体チップ１３４は第２の半導体チップ１３２の上に設けられる。
第２の半導体チップ１３４は第４の端子１６８を覆わないように、第２の半導体チップ１３２に対して、第２の方向の反対側にずらして設けられる。
第２の半導体チップ１３４と第２の半導体チップ１３２との間には図示していない接着性樹脂が設けられる。このとき、該接着性樹脂は、加熱により粘度が低下した状態で第２の半導体チップ１３２に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第２の半導体チップ１３４は該接着性樹脂により第２の半導体チップ１３２に対して固定される。
すなわち、第２の半導体チップ１３２と第２の半導体チップ１３４とは階段状になる。
（ステップＳ１０６：第２の半導体チップ１３６を積層する工程）
第２の半導体チップ１３６は第２の半導体チップ１３４の上に設けられる。
第２の半導体チップ１３６は第４の端子１７０を覆わないように、第２の半導体チップ１３４に対して、第２の方向の反対側にずらして設けられる。
第２の半導体チップ１３６と第２の半導体チップ１３４との間には図示していない接着性樹脂が設けられる。このとき、該接着性樹脂は、加熱により粘度が低下した状態で第２の半導体チップ１３４に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第２の半導体チップ１３６は該接着性樹脂により第２の半導体チップ１３４に対して固定される。
すなわち、第２の半導体チップ１３４と第２の半導体チップ１３６とは階段状になる。
（ステップＳ１０６：第２の半導体チップ１３８を積層する工程）
第２の半導体チップ１３８は第２の半導体チップ１３６の上に設けられる。
第２の半導体チップ１３８は第４の端子１７２を覆わないように、第２の半導体チップ１３６に対して、第２の方向の反対側にずらして設けられる。
第２の半導体チップ１３８と第２の半導体チップ１３６との間には図示していない接着性樹脂が設けられる。このとき、該接着性樹脂は、加熱により粘度が低下した状態で第２の半導体チップ１３６に貼り付けられる。その後、該接着性樹脂は冷却により元の粘度に戻るため、第２の半導体チップ１３８は該接着性樹脂により第２の半導体チップ１３６に対して固定される。
すなわち、第２の半導体チップ１３６と第２の半導体チップ１３８とは階段状になる。
（ステップＳ１０７：基板と第２の半導体チップとを電気的に接続する工程）
図３、及び図９に示すように、基板１０２と第２の半導体チップ１２４〜１３８とを第２の接続材１７６〜１９０を用いて電気的に接続する。
第２の接続材１７６は、第３の端子１５６と第４の端子１６０とを電気的に接続する。
第２の接続材１７８は、第４の端子１６０と第４の端子１６２とを電気的に接続する。
第２の接続材１８０は、第４の端子１６２と第４の端子１６４とを電気的に接続する。
第２の接続材１８２は、第４の端子１６４と第４の端子１６６とを電気的に接続する。
第２の接続材１８４は、第３の端子１５８と第４の端子１６８とを電気的に接続する。
第２の接続材１８６は、第４の端子１６８と第４の端子１７０とを電気的に接続する。
第２の接続材１８８は、第４の端子１７０と第４の端子１７２とを電気的に接続する。
第２の接続材１９０は、第４の端子１７２と第４の端子１７４とを電気的に接続する。
（ステップＳ１０８：モールド樹脂により構成全体を封止する工程）
次に、加熱により粘度が低くなったモールド樹脂１９２を用いて当該構成の全体を埋め込む。さらに、当該構成の全体を冷却することで、埋め込まれたモールド樹脂１９２を固める。モールド樹脂１９２は、エポキシ樹脂等の絶縁樹脂で、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法等のモールド法により形成される。以上の工程により、図１及び図２に示す通り、本実施形態に係る半導体装置１００が製造される。
（第１の実施形態に係る半導体装置の製造方法の効果）
本実施形態の製造方法においては、スペーサを貼り付ける工程が無いため、第１の実施形態に係る半導体装置の効果における第１の比較例と比べて費用を抑えることが可能である。
また、接着性樹脂と半導体チップを同じ大きさに加工できるため、取り扱いが容易である。
さらに、温度を上げながら低粘度にして接着性樹脂及びモールド樹脂で接続材を埋め込むため、製造過程において、接続材が外れる、曲がる等、破損してしまうことを回避できる。
（第２の実施形態）
第２の実施形態に係る半導体装置２００は、基本的に第１の実施形態に係る半導体装置１００とほぼ同様に構成されているが、第１の接続材２１４の弧状の最も高い頂部２１６、２１７は、上から見たとき、第１の半導体チップ１１０の外周よりも外側に位置し、接着性樹脂２１８、２２０で埋め込まれている点において異なっている。
図１１及び図１２を参照して、第２の実施形態に係る半導体装置２００の構成について説明する。図１１は、第２の実施形態に係る半導体装置２００の概略的な平面図であり、図１２に示す側面図は、図１１に示す矢印Ａの向きから半導体装置２００を見たときの側面図である。
第１の接続材２１４の弧状の最も高い頂部２１６、２１７は、上から見たとき、第１の半導体チップ１１０の外周よりも外側に位置し、接着性樹脂２１８、２２０で埋め込まれている。
第１の接続材２１４は、第２の半導体チップ１２４、１３２とお互いに接触しないように配置されている。
接着性樹脂２１８、２２０は、例えば、厚さ６０μｍ程度のＤＡＦであり、第１の半導体チップ１１０よりも１０〜２０μｍ程度厚い。
第２の実施形態においては、接着性樹脂２１８、２２０の厚さが、頂部２１６、２１７までの高さと比べて厚い場合を示している。
接着性樹脂２１８、２２０は、第１の半導体チップ１１０との間に間隙２２２、２２３を形成するように設けられている。モールド樹脂１９２で埋めることが可能な限り、間隙２２２、２２３の大きさは小さいことが好ましい。モールド樹脂１９２で埋められなくなる可能性があるため、間隙２２２、２２３の大きさは２０μｍ以上が好ましい。
第２の実施形態の半導体装置の製造方法は、第１の実施形態と実質的に同様である。
（第２の実施形態に係る半導体装置の効果）
本実施形態においては、頂部２１６、２１７が、上から見たとき、第１の半導体チップ１１０の外周よりも外側に位置し、接着性樹脂２１８、２２０で埋め込まれている。
従って、接着性樹脂２１８、２２０を第２の方向に沿って第１の半導体チップ１１０により近づけて配置する際に、第１の接続材２１４と第２の半導体チップ１２４、１３２とが接触する虞が無い。すなわち、間隙２２２、２２３の大きさを極限まで小さくできる。
また、第１の実施形態に係る半導体装置の効果における第２の比較例と比較して、第２の方向に沿って第１の接続材２１４を接着性樹脂２１８、２２０に埋め込んだ分だけ半導体装置２００を小型・薄型化することが可能となる。
なお、接着性樹脂２１８、２２０の厚みは、頂部２１６、２１７まで含めた厚みと略同一、または１０〜２０μｍ程度厚いのが好適である。また、第１の半導体チップ１１０の厚みよりも厚い。
（その他の実施形態）
第１の実施形態及び第２の実施形態に係る図１から図１２では、４つの第２の半導体チップを積層させた例について図示しているが、第２の半導体チップの積層数は、これに限定されない。
また、第１の実施形態及び第２の実施形態に係る図１から図１２では、第２の半導体チップのみを積層させた例について図示しているが、積層構造は、これに限定されない。例えば、積層される第２の半導体チップ間に接着性樹脂やスペーサを介して積層してもよい。
さらに、第２の方向に沿って第１の半導体チップよりも手前側と奥側に、接着性樹脂を二つ設けた例について図示しているが、片側のみに設けてもよい。
接着性樹脂の厚さは、第１の接続材の頂部までの高さと比べて厚くても薄くてもよい。なお、頂部は、接着性樹脂で埋め込まれていても、埋め込まれていなくてもよい。
第１の実施形態及び第２の実施形態に係る図１から図１２では、全ての第２の接続材が一段下の第２の半導体チップもしくは基板に接続された例について図示しているが、第２の接続材が各段から直接基板へ接続される、あるいは、一段飛ばしで接続される等、第２の接続材の接続の仕方はこれに限定されない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００ 半導体装置
１０２ 基板
１０４ 第１の面
１０６ 第２の面
１０８ａ、１０８ｂ 第１の端子
１１０ 第１の半導体チップ
１１２ 第２の端子
１１４ 第１の接続材
１１６、１１７ 頂部
１１８、１２０ 接着性樹脂
１２２、１２３ 間隙
１２４〜１３８ 第２の半導体チップ
１５６、１５８ 第３の端子
１６０〜１７４ 第４の端子
１７６〜１９０ 第２の接続材
１９２ モールド樹脂

Claims (5)

  1. 第１の面に第１の端子を有する基板と、
    前記第１の面に設けられ、第２の端子を表面の外周部に有する第１の半導体チップと、
    前記第１の端子と、前記第２の端子とを電気的に接続する弧状の第１の接続材と、
    前記第１の面と下面が直接接触し、前記第１の接続材の一部を埋め込み、前記外周部よりも外側に設けられた接着性樹脂と、
    前記接着性樹脂の上面に接触するように設けられた第２の半導体チップと、
    を備える半導体装置。
  2. 前記接着性樹脂は、前記第１の半導体チップとの間に間隙を形成するように設けられた請求項１に記載の半導体装置。
  3. 前記第２の半導体チップは上から見たときの外形が前記接着性樹脂と略同一である請求項１又は請求項２に記載の半導体装置。
  4. 第１の面に第１の端子を有する基板の前記第１の面に第２の端子を表面の外周部に有する第１の半導体チップを配置する第１の工程と、
    前記基板の前記第１の端子と前記第１の半導体チップの前記第２の端子とを弧状の第１の接続材を用いて電気的に接続する第２の工程と、
    上から見たときの外形が接着性樹脂と略同一である第２の半導体チップを準備する第３の工程と、
    前記第２の半導体チップと一体となった前記接着性樹脂を、前記第１の接続材の一部を埋め込むように、前記基板の前記第１の面に設ける第４の工程と、
    を備える半導体装置の製造方法。
  5. 前記第３の工程は前記接着性樹脂を貼り付けたウェハを個々の前記第２の半導体チップに分割する工程を含む、請求項４に記載の半導体装置の製造方法。
JP2018184646A 2018-09-28 2018-09-28 半導体装置及び半導体装置の製造方法 Pending JP2020053655A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018184646A JP2020053655A (ja) 2018-09-28 2018-09-28 半導体装置及び半導体装置の製造方法
US16/273,859 US10748885B2 (en) 2018-09-28 2019-02-12 Semiconductor device and method for manufacturing semiconductor device
TW108107234A TWI698983B (zh) 2018-09-28 2019-03-05 半導體裝置及半導體裝置之製造方法
CN201910167490.7A CN110970444B (zh) 2018-09-28 2019-03-06 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018184646A JP2020053655A (ja) 2018-09-28 2018-09-28 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020053655A true JP2020053655A (ja) 2020-04-02

Family

ID=69946511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018184646A Pending JP2020053655A (ja) 2018-09-28 2018-09-28 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US10748885B2 (ja)
JP (1) JP2020053655A (ja)
CN (1) CN110970444B (ja)
TW (1) TWI698983B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627367B2 (en) * 2014-11-21 2017-04-18 Micron Technology, Inc. Memory devices with controllers under memory packages and associated systems and methods
JP7242366B2 (ja) * 2019-03-22 2023-03-20 キオクシア株式会社 半導体装置
JP2022135727A (ja) 2021-03-05 2022-09-15 キオクシア株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822768B2 (ja) * 1999-12-03 2006-09-20 株式会社ルネサステクノロジ Ｉｃカードの製造方法
KR20030075860A (ko) * 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
KR100674907B1 (ko) * 2003-11-26 2007-01-26 삼성전자주식회사 고신뢰성을 갖는 스택형 반도체 패키지
TW200709377A (en) * 2005-08-26 2007-03-01 Bridge Semiconductor Corp Method of making a semiconductor chip assemby with a metal containment wall and a solder terminal
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device
JP2009026843A (ja) 2007-07-18 2009-02-05 Toshiba Corp 半導体装置
JP2011129894A (ja) * 2009-11-18 2011-06-30 Toshiba Corp 半導体装置
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
JP2012238725A (ja) * 2011-05-12 2012-12-06 Toshiba Corp 半導体装置とその製造方法、およびそれを用いた半導体モジュール
US8901730B2 (en) * 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US10153179B2 (en) * 2012-08-24 2018-12-11 Taiwan Semiconductor Manufacturing Company Carrier warpage control for three dimensional integrated circuit (3DIC) stacking
JP5918664B2 (ja) * 2012-09-10 2016-05-18 株式会社東芝 積層型半導体装置の製造方法
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
WO2014107848A1 (en) 2013-01-09 2014-07-17 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
US9570405B2 (en) * 2013-02-21 2017-02-14 Ps4 Luxco S.A.R.L. Semiconductor device and method for manufacturing same
JP2015176906A (ja) 2014-03-13 2015-10-05 株式会社東芝 半導体装置および半導体装置の製造方法
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
KR20170016047A (ko) * 2015-08-03 2017-02-13 에스케이하이닉스 주식회사 플래나 스택된 반도체칩들을 포함하는 반도체 패키지
JP6373811B2 (ja) 2015-09-08 2018-08-15 東芝メモリ株式会社 半導体装置の製造方法および製造装置
JP2017055052A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置および半導体装置の製造方法
KR102491574B1 (ko) * 2016-02-29 2023-01-25 삼성전자주식회사 반도체 패키지의 제조 방법
DE102016103585B4 (de) * 2016-02-29 2022-01-13 Infineon Technologies Ag Verfahren zum Herstellen eines Package mit lötbarem elektrischen Kontakt
TWI602275B (zh) * 2016-10-14 2017-10-11 恆勁科技股份有限公司 封裝結構及其製作方法
US9899347B1 (en) * 2017-03-09 2018-02-20 Sandisk Technologies Llc Wire bonded wide I/O semiconductor device
TWI613772B (zh) * 2017-01-25 2018-02-01 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造

Also Published As

Publication number Publication date
TW202013690A (zh) 2020-04-01
US10748885B2 (en) 2020-08-18
US20200105734A1 (en) 2020-04-02
TWI698983B (zh) 2020-07-11
CN110970444B (zh) 2023-12-01
CN110970444A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
US7833810B2 (en) Method of fabricating isolation structures for CMOS image sensor chip scale packages
US7705468B2 (en) Stacked semiconductor package that prevents damage to semiconductor chip when wire-bonding and method for manufacturing the same
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
US20070278696A1 (en) Stackable semiconductor package
JP5215244B2 (ja) 半導体装置
US10756060B2 (en) Semiconductor device
US20080131998A1 (en) Method of fabricating a film-on-wire bond semiconductor device
KR20020062857A (ko) 반도체 장치 및 그의 제조방법
US11031356B2 (en) Semiconductor package structure for improving die warpage and manufacturing method thereof
CN110970444B (zh) 半导体装置及半导体装置的制造方法
CN106340497A (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
CN111033732A (zh) 使用导线接合的混合式添加结构的可堆叠存储器裸片
JP2011061112A (ja) 半導体チップ積層体及び製造方法
CN112530880A (zh) 半导体装置及半导体装置的制造方法
CN208767298U (zh) 传感器封装
US10689249B2 (en) Semiconductor device package including a wall and a grounding ring exposed from the wall
US20080128879A1 (en) Film-on-wire bond semiconductor device
CN111048468B (zh) 电子元件的层叠件及其制造方法
US20050167810A1 (en) Stacked semiconductor device
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
CN111599694B (zh) 半导体封装方法
CN210429792U (zh) 一种电子设备
US11935872B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2010283158A (ja) 半導体装置およびその製造方法
JP2010141066A (ja) 半導体装置