JP2010141066A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010141066A
JP2010141066A JP2008315181A JP2008315181A JP2010141066A JP 2010141066 A JP2010141066 A JP 2010141066A JP 2008315181 A JP2008315181 A JP 2008315181A JP 2008315181 A JP2008315181 A JP 2008315181A JP 2010141066 A JP2010141066 A JP 2010141066A
Authority
JP
Japan
Prior art keywords
wire
semiconductor device
semiconductor chip
end portion
support material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008315181A
Other languages
English (en)
Inventor
Shoji Yasunaga
尚司 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2008315181A priority Critical patent/JP2010141066A/ja
Publication of JP2010141066A publication Critical patent/JP2010141066A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Abstract

【課題】リードフレームを有さず小型薄型で放熱性が増した半導体装置を簡便な設備と低コストで提供する。
【解決手段】半導体チップ５と、前記半導体チップに接する第一端部９および他方側の第二端部１０を有するワイヤ４と、前記半導体チップと前記ワイヤとを封止する封止樹脂層６と、を有する半導体装置において、前記ワイヤの第二端部の表面が前記封止樹脂層から露出していることから、フレームを有しない半導体装置が得られる。
【選択図】図１

Description

本発明は、半導体素子を搭載し、樹脂封止して形成される半導体装置の構造およびその製造方法に関わる。
従来からＭＡＰという半導体装置の製造方法がある。ＭＡＰとは、Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅと呼ばれる一括樹脂封止技術であり、図１３に示すようにダイボン材２を介して搭載したアイランド３と、フレーム１と、ワイヤ４とを封止樹脂層６で全面を一括で覆い、硬化させることにより全体を一括で樹脂封止し、さらにダイシングイライン（半導体装置側面２０）に沿ってダイシングブレード１１やレーザ（図示しない）などを用いて切断することにより、個片化された半導体装置７を製造する方法である。
なお、図１３において、チップ表面１５とチップ裏面１６とチップ側面１７と半導体装置表面１８と半導体装置裏面１９と半導体装置側面２０はそれぞれの場所の名前を表す。
この種の個片化された半導体装置の一例として、図１２に示す構造がある。図１２に示すようにチップ５をフレーム１上にダイボン材２を用いて設置され、ワイヤボンディング４を用いてチップ５とフレーム１を接続し、封止樹脂層６で封止される。
特開平０９−０８２７４１号公報
しかしながら、このような半導体装置は、以下のような課題を有する。
電気製品の小型化が進む昨今において、半導体装置も同様にさらなる小型化や薄型化が要求され、同時に半導体装置のコストダウンも要求されている。しかし、従来のＭＡＰ技術においては、フレーム１のような板があることで、小型化や薄型化、さらにはコストダウンの妨げとなっている。
本発明は、このような従来技術の課題を解決するものであり、その目的とすることは、小型で薄型の半導体装置を提供するところにある。
本発明はこのような目的を達成するためになされたもので、請求項１に記載の発明は、半導体チップと、前記半導体チップに接するワイヤと、前記ワイヤの一部を残して、前記ワイヤと前記半導体チップとを封止する封止樹脂層とからなることを特徴とする。
これによると、半導体装置がフレームを有しないため、従来の半導体装置よりもコストが下がるとともに、大きく薄型化にも貢献する。ワイヤの一部が樹脂層から露出していればよいため、樹脂層の裏面側だけでなく、樹脂層の側面からワイヤの一部が露出してもよい。このとき、半導体装置を実装基板に実装する時の半田の濡れ性が向上するため、電気的接続の信頼性も向上する。
請求項２に記載の発明は、請求項１に記載の発明において、前記ワイヤの一部は、キャピラリによって形成される端子部であることを特徴とする。
これによると、ワイヤの一部である前記端子部はキャピラリによって作られる。従来、半導体装置の端子部は別途リードフレームなどを必要としていたが、上記のように前記端子部がキャピラリによって形成できるため、コストが下がるとともに、薄型化にも大きく貢献する。
請求項３に記載の発明は、半導体チップと、第一端部と、前記半導体チップに接する第二端部を有するワイヤと、前記第一端部に接し、前記ワイヤと同じ材質からなる端子部と、前記ワイヤと前記半導体チップとを封止する封止樹脂層とからなることを特徴とする半導体装置である。
これによると、半導体装置がフレームを有さず、また前記端子部がワイヤと同じ材質からなるため、別途リードフレームなどを必要としていたが、上記のように前記端子部がキャピラリによって形成できるため、コストが下がるとともに、大きく薄型化にも貢献する。
請求項４に記載の発明は、請求項２から３に記載の発明において、前記端子部はひとつまたは連続した複数からなることを特徴とする記載の半導体装置である。
これによると、端子部を複数個直線状に連続させることにより、前記端子部のサイズを大きくできる。または、前記端子部を複数個任意に連続させることにより、半導体装置を実装基板などへ実装する際に、前記端子部のサイズや形状を任意に形成することが可能となり、設計の自由度が増す。
請求項５に記載の発明は、請求項２から４に記載の発明において、前記端子部はウエッジツールによって形成されることからなるステッチボンドであることを特徴とする半導体装置である。
これによると、前記端子部をウエッジツールによって形成されるステッチボンドの形状にすると、実装基板などへ実装する際に、前記端子部の形状を略矩形に形成することができるため、従来のＱＦＮパッケージとほぼ同じ端子形状と見なすことができることから、従来と同じ設備で実装基板に半導体装置を実装するため、不要なコストがかからない。
請求項６に記載の発明は、請求項２から５に記載の発明において、前記端子部に導体からなる電極が形成されていることを特徴とする半導体装置である。
これによると、従来と同じ例えば半田ボール付きのパッケージと見なすことができるため、従来と同じ設備で実装基板に半導体装置を実装できるため、不要なコストがかからない。
請求項７に記載の発明は、請求項１から６に記載の発明において、前記半導体チップが前記封止樹脂層から露出していることを特徴とする半導体装置である。
これによると、前記半導体チップは前記樹脂層から露出していればよいため、前記樹脂層のどの面から露出していてもよい。すると、前記半導体チップが前記樹脂層から露出しているため、放熱性が高く、熱対策が容易となる。
請求項８に記載の発明は、半導体チップを支持材に実装する工程と、前記半導体チップにワイヤを接続する工程と、前記ワイヤの一部を端子部として形成する工程と、さらに前記ワイヤと前記半導体チップとを封止する工程とを有することを特徴とする半導体装置の製造方法である。
これによると、半導体装置がフレームを有しないため、従来の半導体装置よりもコストが下がるとともに、薄型化にも大きく貢献する半導体装置の製造方法が得られる。また、ワイヤの一部が樹脂層から露出していればよいため、樹脂層の裏面側だけでなく、樹脂層の側面からワイヤの一部が露出してもよい。このとき、半導体装置を実装基板に実装する時の半田の濡れ性が向上するため、電気的接続の信頼性も向上する半導体装置の製造方法が得られる。
請求項９に記載の発明は、半導体チップを支持材に実装する工程と、第一端部と、前記半導体チップにワイヤと材質で第二端部を形成する工程と、前記ワイヤと前記半導体チップとを封止する封止樹脂層を前記支持材上に形成する工程と、前記支持材を除去することにより前記ワイヤの第一端部の面を前記封止樹脂層から露出させる工程とを有することを特徴とする半導体装置の製造方法である。
これによると、半導体装置がフレームを有さず、また前記端子部がワイヤと同じ材質からなるため、別途リードフレームなどを必要としていたが、上記のように前記端子部がキャピラリによって形成できるため、コストが下がるとともに、薄型化にも大きく貢献する半導体装置の製造方法が得られる。
請求項１０に記載の発明は、請求項９に記載の発明において、前記第一端部に接し、前記ワイヤと同じ材質からなる端子部を前記支持材上に形成する工程を有することを特徴とする半導体装置の製造方法である。
これによると、前記第一端部と同じ材質の端子部を前記支持材上に形成するため、前記支持材を除去したときに前記ワイヤと同じ材質の端子で形成できるので、別の材質を用意する必要が無く、不要なコストがかからない製造方法が得られる。
請求項１１に記載の発明は、請求項８から１０に記載の発明において、前記端子部は前記支持材にひとつまたは連続して形成する工程を含むことを特徴とする半導体装置の製造方法である。
これによると、端子部を複数個直線状に連続させることにより、前記端子部のサイズを大きくできる。または、前記端子部を複数個任意に連続させることにより、半導体装置を実装基板などへ実装する際に、前記端子部のサイズや形状を任意に形成することが可能となり、設計の自由度が高い半導体装置の製造方法が得られる。
請求項１２に記載の発明は、請求項８から１１に記載の発明において、前記端子部はウエッジツールによってステッチボンドを形成される工程を含むことを特徴とする半導体装置の製造方法である。
これによると、前記端子部をウエッジツールによって形成されることからなるステッチボンドの形状にすると、実装基板などへ実装する際に、前記端子部の形状を略矩形に形成することができるため、従来のＱＦＮパッケージとほぼ同じ端子形状と見なすことができることから、従来と同じ設備で実装基板に半導体装置を実装するため、不要なコストがかからない半導体装置の製造方法が得られる。
請求項１３に記載の発明は、請求項８から１２に記載の発明において、前記端子部に導体からなる電極を形成する工程を有することを特徴とする半導体装置の製造方法である。
これによると、従来と同じ例えば半田ボール付きのパッケージと見なすことができるため、従来と同じ設備で実装基板に半導体装置を実装できるため、不要なコストがかからない半導体装置の製造方法が得られる。
以上、本発明によると、従来のような半導体チップを載せるためのフレームを有しないため、半導体装置のコストが下がるとともに、薄型化にも貢献する。また、ワイヤの第一端部が樹脂層から露出しているため、放熱性が増す。さらに、半導体装置を実装基板に実装する時の半田の濡れ性が向上するため、電気的接続の信頼性も向上する。
さらに、ワイヤの第一端部が一回または複数回ボンディングすることからなるボンディング部の形状を有すると、実装基板などへ実装する際に、ワイヤの第一端部のサイズや形状を任意に設定できるため、設計の自由度が増す。
また、ワイヤの第一端部がウエッジツールを用いることからなるボンディング部の形状であると、実装基板などへ実装する際に、封止樹脂層から露出するワイヤの第一端部の形状を略矩形に形成することができるため、従来のＱＦＮパッケージと見なすことができることから、従来と同じ設備で実装基板に半導体装置を実装できるため、不要なコストがかからない。
さらに、ワイヤの第一端部に半田ボールのような導体からなる電極が形成されていると、従来と同じパッケージと見なすことができることから、従来と同じ設備で実装基板に半導体装置を実装できるため、不要なコストがかからない。
また、半導体チップが封止樹脂から露出しているため、放熱性が高く、熱対策が容易となる。
さらに、半導体装置は半導体チップを支持材に実装する工程と、前記半導体チップの所定の場所に導体からなるワイヤで第二端部を形成し、さらに前記支持材に前記ワイヤの第一端部を形成することにより、前記ワイヤの第二端部と前記ワイヤの第一端部とを前記ワイヤで接続する工程と、前記半導体チップと前記ワイヤと前記ワイヤの第二端部と前記ワイヤの第一端部とを封止する封止樹脂層を前記支持材上に形成する工程と、前記支持材を除去することにより前記ワイヤの第一端部の表面を前記封止樹脂層から露出させる工程と、からなるため、フレームを有しない半導体装置が完成する。よって、従来のような半導体チップを載せるためのフレームを有しないため、半導体装置のコストが下がるとともに、薄型化にも貢献する半導体装置の製造方法がえられる。また、ワイヤの第一端部が樹脂層から露出しているため、放熱性が増す。さらに、半導体装置を実装基板に実装する時の半田の濡れ性が向上するため、電気的接続の信頼性も向上する。
さらに、上記工程において、前記ワイヤの第一端部は支持材に一回または複数回ボンディングすることにより形成される工程からなると、ワイヤボンディングの第一端部を支持材の同一地点に複数回ボンディングすることによりワイヤの第一端部を形成すると、ワイヤの第一端部のサイズを大きくできる。また、上記ワイヤの第一端部を複数回ボンディングする場所を支持材の同一地点でない場所にすると、実装基板などへ実装する際に、封止樹脂層から露出するワイヤの第一端部のサイズを、任意のサイズや形状に形成することが可能となり、さらに設計の自由度が増す半導体装置の製造方法がえられる。
また、ワイヤの第一端部を上記支持材へのボンディングにおいて、ウエッジツールを用いることにより形成される工程からなると、ワイヤボンディングの第一端部が略矩形に形成されることから、実装基板などへ実装する際に、封止樹脂層から露出するワイヤの第一端部の形状を略矩形に形成することができるため、従来のＱＦＮパッケージと見なすことができる。よって、従来と同じ設備で実装基板に半導体装置を実装できるため、さらに不要なコストがかからない半導体装置の製造方法がえられる。
（実施例１）図１は本発明の半導体装置の構造の一例の断面図であり、図１の半導体装置の製造方法を図２、図３、図４で説明する。
図２（ａ）は本発明による複数の半導体装置７を製造する過程を説明するために示した支持材８の断面図である。まず、支持材８を用意し、チップ５を実装する面を上向きにして設置する。ここで、支持材８はワイヤボンディングが可能な材料であればよく、セラミックやアルミや銅などの板や、シートや粘着テープなどの粘着材やシートが挙げられる。
次に図２（ｂ）のように支持材裏面２２とは反対側の支持材表面２１にチップ５を実装させる。例えば支持材８が金属板である場合、銀ペーストを含むダイボン材２などを介してチップ５を支持材表面２１に実装させる。または粘着シートや粘着テープなどの場合、ダイボン材は介さずチップ５を支持材表面２１の所望の位置に実装させる。図２（ｃ）は、図２（ｂ）のチップのうち、一つに着目した断面図である。
次にキャピラリ１４でワイヤボンディングする図を、図３（ａ）〜図３（ｅ）に工程順に示す。チップ５のワイヤの第二端部９などの所定の場所から支持材８の所望の位置のワイヤの第一端部１０までワイヤ４を形成するために、キャピラリ１４でワイヤボンディングをする。ここで、ワイヤの第一端部１０は最終的にはこの半導体装置７の表面から露出し、半導体装置７の外部電極になることから、ワイヤの第一端部１０のサイズを大きくするために、チップ５のワイヤの第一端部１０などの所定の場所に、ワイヤボール２３を形成したあとに、ワイヤの第一端部を形成することで、ワイヤの第一端部１０を大きくできる。さらに、他端側の第一端部までワイヤ４を形成し、ワイヤの第一端部１０を形成する。さらにワイヤの第一端部１０を大きくするには上記の工程を同一地点で繰り返してボンディングすることによって形成できる。または、ワイヤ４を形成する前にワイヤの第一端部１０を形成し、その後ワイヤ４を形成することも可能である。また、チップ５から支持材８にワイヤ４を形成する例をあげたが、これとは逆に、支持材表面２１からチップ５に向かってワイヤ４を形成してもよい。
上記工程により、図４（ａ）のような断面図になり、さらに図４（ｂ）のように、ワイヤ４を形成した半導体装置７を、エポキシなどの封止樹脂層６で封止し、個片化させる。詳しくは、図４（ｃ）に示すように、支持材８に実装させたチップ５とワイヤ４とワイヤの第一端部９とワイヤの第一端部１０とを覆うように封止樹脂層６で一括封止し、レーザやダイシングブレード１１で個片化することにより、図４（ｂ）のような構造となる。
なお、個片化は支持材８を除去する前後のどちらでも良いが、今回は支持材８を除去した後に個片化する工程を記す。
次に図４（ｃ）のように支持材８を除去する。詳しくは、例えば支持材８が金属板である場合、裏面からウエットエッチングやＣＭＰ（化学機械研磨）や研削などにより、支持材８を除去する。また、ワイヤの第一端部１０も同様に研削してもよい。次に図４（ｄ）で示すように、個片化させたいラインに沿ったダイシングラインに沿って切断することにより、半導体装置７が得られる。半導体装置７を裏面から見ると、図５のようにワイヤの第一端部１０は円状の外部端子になる。ワイヤの第一端部１０の直径は例えば１０μｍ〜２００μｍ程度である。
最後に図６に示すように、半導体装置７を裏面から見ると、ワイヤの第一端部１０の表面が半導体装置７から露出しており、このワイヤの第一端部１０に半田ボール１２を形成すると、公知のパッケージと同じ端子形状となり、従来の工程や手法、設備などを利用できるため、余分なコストも必要ない。
（実施例２）
実施例１と同様に、まず支持材８を用意し、チップ５を実装する面を上向きにして設置する。ここで、支持材８はワイヤボンディングが可能な材料であればよく、セラミックやアルミや銅などの板状部材や、シートや粘着テープなどのシート状部材が挙げられる。
そして、支持材８の上にチップ５を実装させる。例えば支持材８が金属板である場合、ダイボン材を介してチップ５を支持材８に実装させる。または粘着シートや粘着テープなどの場合、ダイボン材は介さずチップ５を支持材８の所望の位置に実装させる。
次に、チップ５のワイヤの第二端部９などの所定の場所から支持材８の所望の位置のワイヤの第一端部１０までワイヤ４を形成する。ここで、ワイヤの第一端部１０は最終的にはこの半導体装置７の表面から露出し、半導体装置７の外部電極になることから、図７のように、公知のウエッジツールを用いることによってワイヤの第二端部１０を形成すると、ワイヤの第一端部１０は略矩形に形成することができる。ウエッジツールを用いることによるワイヤの第一端部１０の短辺は例えば５０μｍ〜５００μｍで、長辺は例えば５０μｍ〜２ｍｍ程度である。ここで、ワイヤの第一端部１０は半導体装置７の表面から露出していればよいので、図８に示すように半導体装置７の側面から露出していてもよい。この時、半導体装置７を実装基板に実装する時、半田が実装面のワイヤの第一端部１０だけでなく露出面１３にも付着することができる。
そして、ワイヤボンディングを形成した半導体装置７を、エポキシなどの封止樹脂層６で封止する。詳しくは、支持材８に実装させたチップ５とワイヤ４とワイヤの第二端部９とワイヤの第一端部１０とを覆うように封止樹脂層６で封止する。
次に、支持材８を除去する。詳しくは、例えば支持材８が金属板である場合、裏面からウエットエッチングやＣＭＰや研削などにより、支持材８を除去する。また、ワイヤの第一端部１０も同様に研削してもよい。そして、ダイシングラインに沿って切断することにより、半導体装置７が得られる。
以上、ボンディング部をウエッジツールを用いることにより形成すると、実装基板などへ実装する際に、封止樹脂層から露出するワイヤの第一端部の形状を略矩形に形成することができるため、従来のＱＦＮパッケージと見なすことができることから、従来と同じ設備で実装基板に半導体装置を実装できるため、不要なコストがかからない。
本発明の一実施例を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の一製造方法を示す断面図。 本発明の実施例１を示す裏面図。 本発明の実施例１を示す断面図。 本発明の実施例２を示す裏面図。 本発明の実施例２を示す裏面図。 本発明の実施例２を示す裏面図。 本発明の実施例２を示す裏面図。 本発明の実施例２を示す斜視図。 従来例を示す断面図。 従来例の一製造方法を示す断面図。
符号の説明
１ フレーム
２ ダイボン材
３ アイランド
４ ワイヤ
５ チップ
６ 封止樹脂
７ 半導体装置
８ 支持材
９ ワイヤの第二端部
１０ ワイヤの第一端部（端子部）
１１ ダイシングブレード
１２ 半田ボール
１３ 露出面
１４ キャピラリ
１５ チップ表面
１６ チップ裏面
１７ チップ側面
１８ 半導体装置表面
１９ 半導体装置裏面
２０ 半導体装置側面
２１ 支持材表面
２２ 支持材裏面
２３ ワイヤボール

Claims (13)

  1. 半導体チップと、
    前記半導体チップに接するワイヤと、
    前記ワイヤの一部を残して、前記ワイヤと前記半導体チップとを封止する封止樹脂層とからなることを特徴とする半導体装置。
  2. 前記ワイヤの一部は、キャピラリによって形成される端子部であることを特徴とする請求項１に記載の半導体装置。
  3. 半導体チップと、
    第一端部と、前記半導体チップに接する第二端部を有するワイヤと、
    前記第一端部に接し、前記ワイヤと同じ材質からなる端子部と、
    前記ワイヤと前記半導体チップとを封止する封止樹脂層とからなることを特徴とする半導体装置。
  4. 前記端子部はひとつまたは連続した複数からなることを特徴とする請求項２から３に記載の半導体装置。
  5. 前記端子部はウエッジツールによって形成されることからなるステッチボンドであることを特徴とする請求項２から４に記載の半導体装置。
  6. 前記端子部に導体からなる電極が形成されていることを特徴とする請求項２から５に記載の半導体装置。
  7. 前記半導体チップが前記封止樹脂層から露出していることを特徴とする請求項１から６に記載の半導体装置。
  8. 半導体チップを支持材に実装する工程と、
    前記半導体チップにワイヤを接続する工程と、
    前記ワイヤの一部を端子部として形成する工程と、
    さらに前記ワイヤと前記半導体チップとを封止する工程とを有することを特徴とする半導体装置の製造方法。
  9. 半導体チップを支持材に実装する工程と、
    第一端部と、前記半導体チップにワイヤと同じ材質で第二端部を形成する工程と、
    前記ワイヤと前記半導体チップとを封止する封止樹脂層を前記支持材上に形成する工程と、
    前記支持材を除去することにより前記ワイヤの第一端部の面を前記封止樹脂層から露出させる工程とを有することを特徴とする半導体装置の製造方法。
  10. 前記第一端部に接し、前記ワイヤと同じ材質からなる端子部を前記支持材上に形成する工程を有することを特徴とする請求項９に半導体装置の製造方法。
  11. 前記端子部は前記支持材にひとつまたは連続して形成する工程を含むことを特徴とする請求項８から１０に記載の半導体装置の製造方法。
  12. 前記端子部はウエッジツールによってステッチボンドを形成される工程を含むことを特徴とする請求項８から１１に記載の半導体装置の製造方法。
  13. 前記端子部に導体からなる電極を形成する工程を有することを特徴とする請求項８から１２に記載の半導体装置の製造方法。
JP2008315181A 2008-12-11 2008-12-11 半導体装置 Pending JP2010141066A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008315181A JP2010141066A (ja) 2008-12-11 2008-12-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008315181A JP2010141066A (ja) 2008-12-11 2008-12-11 半導体装置

Publications (1)

Publication Number Publication Date
JP2010141066A true JP2010141066A (ja) 2010-06-24

Family

ID=42350954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008315181A Pending JP2010141066A (ja) 2008-12-11 2008-12-11 半導体装置

Country Status (1)

Country Link
JP (1) JP2010141066A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140142A (ja) * 1984-12-12 1986-06-27 Nec Corp ボンデイング方法
JP2000332150A (ja) * 1999-05-20 2000-11-30 Fujitsu Ltd 半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61140142A (ja) * 1984-12-12 1986-06-27 Nec Corp ボンデイング方法
JP2000332150A (ja) * 1999-05-20 2000-11-30 Fujitsu Ltd 半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
US20210143089A1 (en) Semiconductor package with wettable flank
US7795715B2 (en) Leadframe based flash memory cards
JP5215244B2 (ja) 半導体装置
JP5232394B2 (ja) 半導体装置の製造方法
JP2004179622A (ja) 半導体装置の製造方法
JP2006190987A (ja) パッケージ構造とその製造方法
JP5544714B2 (ja) 樹脂封止型半導体装置とその製造方法、半導体装置用基材および積層型樹脂封止型半導体装置
JP6213554B2 (ja) 半導体装置
JP2000243887A (ja) 半導体装置とその製造方法
JP2005294443A (ja) 半導体装置及びその製造方法
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
JP2007129068A (ja) 半導体装置とその製造方法、及びその製造に用いる基板
JP2004343088A (ja) 半導体装置及びその製造方法
JP2006100750A (ja) 回路装置およびその製造方法
JP4283240B2 (ja) 半導体装置の製造方法
JP2010141066A (ja) 半導体装置
JP4979661B2 (ja) 半導体装置の製造方法
JP4881369B2 (ja) 半導体装置の製造方法
JP4305326B2 (ja) 半導体パッケージの製造方法
JP2006013555A (ja) 半導体装置
JP2004266195A (ja) 半導体パッケージの製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
JP5271402B2 (ja) 半導体装置の製造方法
JP2004228493A (ja) 半導体装置の製造方法
JP2011103337A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121225