JP2000332150A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000332150A
JP2000332150A JP13978399A JP13978399A JP2000332150A JP 2000332150 A JP2000332150 A JP 2000332150A JP 13978399 A JP13978399 A JP 13978399A JP 13978399 A JP13978399 A JP 13978399A JP 2000332150 A JP2000332150 A JP 2000332150A
Authority
JP
Japan
Prior art keywords
metal film
manufacturing
semiconductor device
package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13978399A
Other languages
English (en)
Inventor
Masanori Onodera
正徳 小野寺
Toshisane Kawahara
登志実 川原
Shinsuke Nakashiro
伸介 中城
Tadatomo Suga
唯知 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13978399A priority Critical patent/JP2000332150A/ja
Publication of JP2000332150A publication Critical patent/JP2000332150A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明はパッケージ内に封止された突起電極
上に形成されるバンプを実装端子とした樹脂封止型半導
体装置の製造方法に関し、底面に電極の露出した半導体
パッケージを、エッチング処理を行わずに低コストで作
製することを課題とする。 【解決手段】半導体素子12を素子固定樹脂により基板
13上の金属膜14に固定する(ステップS1)。半導
体素子の電極と基板とをボンディングワイヤ17により
接続する(ステップS2)。半導体素子12を封止樹脂
19によりモールドし、樹脂パッケージ10内に封止す
る(ステップS3)。基板13を樹脂パッケージ10か
ら引き剥がす(ステップS4)。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にパッケージ内に封止された突起電極上に
形成されたバンプを実装端子とした樹脂封止型半導体装
置の製造方法に関する。パッケージICを小型化する目
的で、CSP(Chip Size Package)のように、パッケー
ジの底面に突起電極を形成した半導体装置が開発され実
用化されている。このようなタイプの半導体装置では、
まず底面に電極が露出した状態のパッケージを形成して
から、露出した電極上に実装用突起電極を形成してい
る。したがって、底面に電極が露出した状態のパッケー
ジを容易に且つ低コストで作製する技術の開発が望まれ
ている。
【0002】
【従来の技術】図1は、底面に電極が露出した状態のパ
ッケージを作製するための従来の工程を説明するための
図である。図1(a)に示すように、樹脂封止される半
導体素子2はリードフレーム3に形成された金属膜4上
に素子固定樹脂5を使用して固定される。そして、半導
体素子2の電極(バンプ)6とリードフレーム3の金属
膜4上の所定の位置とがボンディングワイヤ7で接続さ
れる。ボンディングワイヤ7の一端を金属膜4の所定の
位置に接続するときに、金属膜4上に突起電極(バン
プ)8が形成される。その後、半導体素子2及びボンデ
ィングワイヤ7は樹脂9で封止され、パッケージ1が形
成される。この状態では、パッケージ1の樹脂9及び素
子固定樹脂5は、リードフレーム3の金属膜4に貼り付
いている。したがって、パッケージ1が形成された後
に、リードフレーム3及び金属膜4を除去するためにエ
ッチング処理が行われる。エッチング処理において、リ
ードフレーム3及び金属膜4は適当なエッチング液によ
り溶解され、図1(b)に示すようにリードフレーム8
及び金属膜4が除去されたパッケージ1が形成される。
エッチング処理後のパッケージ1の裏面1aには、金属
膜4上に形成された突起電極8の底面8aが露出した状
態となる。図1(b)において、除去されたリードフレ
ーム3及び金属膜4は点線で示されている。この後、突
起電極8の底面8aに、パッケージ1の底面1aから突
出するように突起電極(図示せず)が形成され、最終的
なパッケージICが形成される。
【0003】
【発明が解決しようとする課題】上述のように、従来の
技術では、リードフレーム3及び金属膜4は、エッチン
グ処理によりパッケージ1から除去される。エッチング
処理では、特殊な溶液であるエッチング液を使用するた
め、専用のエッチング装置が必要である。このため、エ
ッチング処理を行うための装置を製造ラインに設ける必
要があり、そのための設備費用が必要である。また、使
用済みのエッチング液を処理することにも費用がかか
る。一般的に金属膜4及びリードフレーム3には高価な
金属材料が使用されており、使用済みのエッチング液か
らそのような金属材料を抽出して再利用することが行わ
れている。したがって、この再利用を行うための装置も
必要となり、エッチング処理に関わる費用は増大してし
まう。
【0004】本発明は上記の点に鑑みてなされたもので
あり、底面に電極の露出したパッケージを、エッチング
処理を行わずに低コストで作製することのできる半導体
装置の製造方法を提供することを目的とする。
【0005】
【課題を解決するための手段】上記の課題は、次に述べ
る各手段を講じることにより解決することができる。請
求項1記載の発明に係る半導体の製造方法は、半導体素
子を素子固定樹脂により基板上に固定する固定工程と、
前記半導体素子の電極と前記基板とをボンディングワイ
ヤにより接続する接続工程と、前記半導体素子を封止樹
脂によりモールドし、樹脂パッケージ内に封止する封止
工程と、前記基板を前記樹脂パッケージから引き剥がす
分離工程と、を有しており、前記基板は金属板又はテー
プ基板上に金属膜が形成された薄板であり、前記ボンデ
ィングワイヤは前記金属膜に接合され、前記分離工程に
おいて前記金属膜を前記樹脂パッケージから引き剥がす
ことを特徴とするものである。
【0006】請求項2記載の発明は、請求項1記載の半
導体装置の製造方法において、前記金属膜を、金、パラ
ジウム、銀、錫鉛合金のうちから選定された一つの金属
材料にて形成することを特徴とするものである。請求項
3記載の発明は、請求項1記載の半導体装置の製造方法
において、前記金属膜を異なる材料の2層構造とし、各
層を、金、パラジウム、銀、錫鉛合金のうちから選定さ
れた一つの金属材料にて形成することを特徴とするもの
である。
【0007】請求項4記載の発明は、請求項1乃至3の
うちいずれか一項記載の半導体装置の製造方法におい
て、前記固定工程と前記接続工程の間に、前記金属膜上
に形成される酸化被膜の厚さを増大させるための熱処理
工程を更に有することを特徴とするものである。また、
請求項5記載の発明は、半導体素子の突起電極をフリッ
プチップボンディングにより基板に接合する接合工程
と、前記半導体素子を封止樹脂によりモールドし、樹脂
パッケージ内に封止する封止工程と、前記基板を前記樹
脂パッケージから引き剥がす分離工程と、を有すること
を特徴とするものである。
【0008】請求項6記載の発明は、請求項5記載の半
導体装置の製造方法において、前記基板は金属板又はフ
レキシブル基板上に金属膜が形成された薄板であり、前
記半導体素子の前記突起電極は前記金属膜に接合され、
前記分離工程において前記金属膜を前記樹脂パッケージ
から引き剥がすことを特徴とするものである。
【0009】請求項7記載の発明は、請求項6記載の半
導体装置の製造方法において、前記金属膜と素子固定樹
脂及び前記封止樹脂との間に剥離可能な接着性を有する
よう構成したことを特徴とするものである。上述の各手
段は次のように作用する。請求項1記載の発明によれ
ば、基板を樹脂パッケージから除去する手段として従来
行われていたエッチング法の代わりに引き剥がし法を用
いることにより、エッチング液及びエッチング装置が不
要となり、設備コスト及びランニングコストが低減され
る。除去される基板には通常高価な金属材料が使用され
るが、引き剥がし法を用いるため除去した基板の材料回
収及び再利用が、エッチング法に比較して簡単となる。
また、基板の表面に金属膜が形成されたものを使用する
ため、基板全体を高価な金属材料で形成する必要が無
く、製造コスト削減することができる。テープ基板上に
金属膜を形成することとすれば、テープ基板の柔軟性に
より、引き剥がしを容易に行うことができる。
【0010】請求項2記載の発明によれば、金属膜が、
金、パラジウム、銀、錫鉛合金のうちから選定された金
属材料により形成されるため、ボンディングワイヤを良
好に接合でき、且つ、封止樹脂及び素子固定樹脂との接
着性を低いレベルに抑えることができる。請求項3記載
の発明によれば、金属膜を2層構造とし、ボンディング
ワイヤが接合される面側の層に高価な金属材料を使用
し、その他の層を比較的安価な金属材料とすることがで
きる。これにより、金属膜の製造コストを低減すること
ができる。
【0011】請求項4記載の発明によれば、ボンディン
グワイヤを金属膜に接合する前に、金属膜上の自然酸化
被膜の厚さを増大させる熱処理を行うため、ボンディン
グワイヤと金属膜との接合面積を減少させることができ
る。このため、基板の引き剥がしを簡単に行うことがで
きる。請求項5記載の発明によれば、半導体素に形成さ
れた突起電極をフリップチップボンディングにより基板
に直接接合し、引き剥がし法により基板を除去するた
め、ボンディングワイヤを使用する必要がなく、製造工
程が簡単になる。
【0012】請求項6記載の発明によれば、基板の表面
に金属膜が形成されたものを使用するため、基板全体を
高価な金属材料で形成する必要が無く、製造コスト削減
することができる。また、テープ基板上に金属膜を形成
することとすれば、テープ基板の柔軟性により、引き剥
がしを容易に行うことができる。請求項7記載の発明に
よれば、金属膜と封止樹脂及び素子固定樹脂とが互いに
接着性が低くなるよう構成されるため、引き剥がしが容
易となる。
【0013】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図2は、本発明の第1実施例に
よる半導体装置の製造方法を説明するための図である。
図3は図2に示される半導体装置の製造方法のフローチ
ャートである。まず、ステップS1において、図2
(a)に示すように、樹脂封止される半導体素子12
は、基板としてのリードフレーム13に形成された金属
膜14上に素子固定樹脂15を使用して固定される。次
に、ステップ2において、リードフレーム13の金属膜
14上の所定の位置にボンディングワイヤ17を接合
し、ボンディングワイヤ17の他端を半導体素子12の
突起電極(バンプ)16に接続する。ボンディングワイ
ヤ17を金属膜14の所定の位置に接合するときに、金
属膜14上に突起電極(スタッドバンプ)18が形成さ
れる。その後、ステップ3において半導体素子12及び
ボンディングワイヤ17を封止樹脂19で封止すること
により、パッケージ10を形成する。この状態におい
て、パッケージ10の樹脂19及び素子固定樹脂15
は、リードフレーム13の金属膜14に貼り付いてい
る。
【0014】この後、ステップ4において、金属膜14
及びリードフレーム13をパッケージ10から除去する
工程が実施される。従来の方法では、エッチング液を使
用して金属膜14及びリードフレーム13を溶解するこ
とにより除去していたが、本発明では、図2(b)に示
すように、金属膜14をリードフレーム13と共にパッ
ケージ10から引き剥がすことにより分離する(以下、
この方法を引き剥がし法と称する)。金属膜14がパッ
ケージ10から引き剥がされると、金属膜14に接合さ
れていた突起電極18の接合面18aがパッケージの底
面10aに露出した状態となる。
【0015】金属膜14はリードフレーム13に強く密
着しており、リードフレーム13とパッケージ10とを
反対方向に強く引っ張ることにより金属膜14をパッケ
ージ10から引き剥がすことができる。引き剥がしは、
作業者の手で直接引っ張られるかあるいは、引き剥がし
専用の装置を作製して用いてもよい。本発明による引き
剥がし法に好適な金属膜14の材料、及びバンプ18の
形成条件については後述する。
【0016】上述したように、パッケージ10から金属
膜14及びリードフレーム13が引き剥がされると、底
面に突起電極18の底面(接合面)18a が露出したパ
ッケージ10が形成される。したがって、突起電極18
の底面18aに、図4に示すように実装用突起電極を形
成することにより、最終的にパッケージIC(半導体装
置)が完成する。なお、図4(a)は実装用突起電極と
してスタッドバンプ20Aを形成した例を示し、図4
(b)は実装用突起電極としてメッキバンプ20Bを形
成した例を示し、図4(c)は実装用突起電極として半
田ボール20Cを形成した例を示している。
【0017】なお、図2において、金属膜14は、突起
電極18が形成される位置を含むパッケージ10の底面
10aの全体をカバーする大きさに形成されている。し
かし、図5に示すように、金属膜14を突起電極18が
形成される部分のみに形成することとしてもよい。この
場合、半導体素子12は素子固定用樹脂15を使用して
リードフレーム13に固定されることとなる。
【0018】また、リードフレーム13自体を、突起電
極18が接合できるような材料を使用して形成すること
により、図6に示すように、金属膜14を形成せずにリ
ードフレーム13上に直接パッケージ10を形成するこ
とができる。また、図7に示すように、リードフレーム
13の代わりにテープ基板22を使用することもでき
る。テープ基板22は、例えば樹脂製のフレキシブル基
板である。この場合、突起電極18を形成するために
は、金属膜14をフレキシブル基板22上に必ず形成す
る必要がある。テープ基板22を使用することにより、
引き剥がされる基板に柔軟性があるため、引き剥がし作
業が容易になるという効果がある。
【0019】図8は、ボンディングワイヤ17の接続順
序を変えた例を説明するための図である。図2に示され
るボンディングワイヤ17は、まず基板側である金属膜
14に接合されてから、半導体素子12の電極16に接
続される。図8に示される例では、まず突起電極18だ
けが金属膜14上に形成される。その後、ボンディング
ワイヤ17の一端が半導体素子12の電極に接続され、
ボンディングワイヤ17の他端が予め形成されてあった
突起電極18に接続される。したがって、図8に示され
たボンディングワイヤ17の接続順序は、図2に示され
たボンディングワイヤ17の接続順序と反対となる。な
お、図8に示す例では、基板としてフレキシブル基板2
2が使用されているが、図2に示すようにリードフレー
ム13を使用してもよい。
【0020】次に、本発明による引き剥がし法に好適な
金属膜14の構成について説明する。上述のように、本
発明による引き剥がし法では、パッケージ10から金属
膜14及びリードフレーム13を引き剥がすと共に、金
属膜14に接合された突起電極18もその接合面で引き
剥がさなければならない。したがって、金属膜14はパ
ッケージ10の素子固定樹脂15及び封止樹脂19から
容易に剥離可能な性質を有し、且つ、突起電極18を接
合できるような材料により形成されることが要求され
る。
【0021】上述の金属膜14に求められる条件を満足
する金属材料として、金(Au)、パラジウム(P
d)、銀(Ag)および錫鉛合金(半田)が挙げられ
る。したがて、図9に示すように、一般的に銅合金等で
形成されるリードフレーム13上に、金属膜14とし
て、金(Au)、パラジウム(Pd)、銀(Ag)およ
び錫鉛合金(半田)のうちのいずれか一つの金属をメッ
キにより形成することが好ましい。
【0022】また、図10に示すように、金属膜14を
2層構造としてもよい。2層の各々の層を、金(A
u)、パラジウム(Pd)、銀(Ag)および錫鉛合金
(半田)のうちいずれか一つの金属メッキにより形成す
ることが好ましい。すなわち、突起電極18と接合され
る上層14aは、比較的高価な材料、例えば金(Au)
又はパラジウム(Pd)により形成し、リードフレーム
13側の下層14bは、比較的安価な錫鉛合金により形
成するものである。このように、金属膜14を2層構造
とすることにより、ボンディングワイヤ17の接合性、
及び樹脂との剥離性の両方に優れているが高価な材料を
上層14aに使用し、比較的安価な材料を下層14bに
使用することができ、金属膜14の製造コストを低減す
ることができる。
【0023】また、2層構造において、上層14aを金
(Au)又はパラジウム(Pd)メッキにより形成し、
下層14bをニッケル(Ni)メッキにより形成するこ
ととしてもよい。ニッケル(Ni)も金(Au)、パラ
ジウム(Pd)と比較すると安価な材料であり、且つそ
れらの金属及びリードフレーム13に使用される金属と
良好な接合性を有するためである。
【0024】また、図11に示すように、金属膜14を
3層構造としてもよい。この場合、突起電極18が接合
される上層14aを、金(Au)又はパラジウム(P
d)メッキにより形成し、中間層14bをニッケル(N
i)メッキにより形成する。そして、リードフレーム1
3側の下層14cを、金(Au)、パラジウム(P
d)、銀(Ag)および錫鉛合金(半田)のうちいずれ
か一つの金属メッキにより形成する。
【0025】なお、上述の金属膜14に対して接合性の
良好なワイヤ材料としては、金(Au)、金(Au)合
金、アルミニウム(Al)、パラジウム(Pd)、錫鉛
合金(半田)等が挙げられる。したがって、突起電極1
8を形成するボンディングワイヤ17は、上述の材料の
うちの一つにより形成されていることが好ましい。次
に、本発明による引き剥がし法に好適な突起電極18の
形成方法について説明する。金属膜14に接合された突
起電極18は、引き剥がし法による分離工程では、作業
者の手で容易に引き剥がすことができる程度の接合強度
であることが要求される。すなわち、突起電極18と金
属膜14との接合強度が強すぎる場合は、突起電極が金
属膜14から良好に剥離できない事態が生ずることがあ
る。また、剥離できたとしても、突起電極18の剥離面
に金属膜14の一部が残っていたり、剥離面の凹凸が激
しいということがある。このような場合、後工程で突起
電極18の底面( 剥離面)に実装用突起電極(図4参
照)が形成できないという問題が生じる恐れがある。
【0026】図12は、突起電極18を形成する工程を
説明するための図である。図12に示されるように、突
起電極18は、あらかじめボール状に形成されたボンデ
ィングワイヤ17の先端部17aを、図12(b)に示
されるように、キャピラリ30により超音波振動を加え
ながら押しつぶすことにより形成される。これにより、
形成された突起電極18は金属膜14に接合する。ここ
で、突起電極18と金属膜14との接合部分に着目する
と、キャピラリ30による押し付けを強くすると接合面
積も増加する。すなわち、図12(b)に示す接合面積
の直径D1は、接合面積の直径D1は、押しつぶされた
先端部17aの高さHに略比例する。
【0027】図13は、本発明による引き剥がし法に用
いて好適な突起電極18と金属膜14との接合状態を説
明するための図である。図13(a)は接合部分を平面
的に見た図であり、図13(b)は図13(a)の接合
状態で引き剥がされた場合の突起電極13の断面を示す
図である。本発明による引き剥がし法に好適な接合状態
は、図13(a)に示されるように、突起電極18の接
合面の円周部18aのみが接合に寄与し、中央部分は接
合されていない状態である。このような接合状態で引き
剥がしが行われると、突起電極18の剥離面は図13
(b)に示されるように、接合されていた円周部18a
が盛り上がり、中央部分は平坦なままとなる。接合部が
円周状であるので、接合面積が小さく引き剥がしに必要
な力が少なくてすむ。また、接合に寄与していない平坦
な中央部分を利用して、実装用突起電極を好適に接合す
ることができる。
【0028】ここで、上述のように、ボンディングワイ
ヤの接合は、ボンディングワイヤ17の線端部17aを
押し付けながら超音波振動を加えることにより行われ
る。したがって、ボンディングワイヤの押し付け力と超
音波出力とを変化させることにより接合状態を変化させ
ることができる。図14はボンディングワイヤ17の先
端部17aのつぶれ量と接合部分の変化を示す図であ
る。先端部17aのつぶれ量が小さいときは、超音波出
力の大きさに係わらず、図14(a)及び(d)に示す
ように、接触部分の中央部が接合される。この接合状態
は、本発明による引き剥がし法には不適である。つぶれ
量を大きくしていくと、超音波出力が小さいときは、図
14(b)に示すように、中央部が接合されたままであ
る。一方、超音波出力が小さい場合は、図14(e)に
示すように、接触部分の円周部のみが接合された状態と
なる。図14(e)に示された接合状態は、本発明によ
る引き剥がし法に好適である。更につぶれ量を増大する
と、超音波出力の大きさに係わらず、図14(c)及び
(f)に示すように、接触部分の円周部のみが接合した
状態となるが、円周部の直径及び幅が増大してしまう。
この接合状態では、図14(e)に示す接合状態よりも
接合面積が増大している。したがって、図14(c)及
び(f)に示す接合状態も本発明による引き剥がし法に
は不適である。
【0029】以上のように、本発明による引き剥がし法
に好適な接合状態は、図14(e)に示す状態であり、
先端部17aのつぶれ量が中程度のときである。ここ
で、ボールのつぶれ量は、ボール17aをつぶして形成
された突起電極18の高さHにより表わすことができ
る。すなわち、ボール17aをつぶして形成された突起
電極18の高さHを所定の範囲以内とすれば、図14
(e)に示すような接合状態を達成することができ、引
き剥がし法に好適な接合が達成できる。ここで、図14
(e)に示すような接合状態を達成できる高さHを調べ
たところ、直径が30μmのボンディングワイヤを用い
た場合、約30μmから約45μmの間であることがわ
かった。すなわち、高さHが約30μm以上約45μm
以下になるように突起電極18を形成して金属膜14に
接合することにより、引き剥がし法による金属膜14の
除去を容易に行うことができた。この高さHの値は、ボ
ンディングワイヤの直径に略比例する。すなわち、超音
波出力を小さくし、且つ高さHをボンディングワイヤの
直径以上でボンディングワイヤの直径の1.5倍以下と
することにより、本発明による引き剥がし法に適した接
合状態を達成することができる。
【0030】突起電極18と金属膜14との接合状態
は、金属膜14の表面に形成される酸化被膜の厚さによ
っても変化する。図15は、酸化被膜の厚さが増大した
場合の突起電極18の接合状態の変化を示す図である。
金属膜14が形成されると、その表面には自然に酸化被
膜14aが形成される。自然酸化被膜の厚さは、通常数
nm(ナノメータ)と非常に薄く、この程度の酸化被膜
であれば、突起電極の接合にはほとんど影響を及ぼさな
い。しかし、酸化被膜14aの厚さが図15(b)に示
すように増大すると、接合部分の形成が酸化被膜14a
により阻止され、接合面積が減少する。
【0031】通常、金属材料に自然に形成される酸化被
膜14aの厚さは数nmであるため、金属膜14の形成
後に金属膜14を熱処理することにより酸化被膜14a
の厚みを増大させることができる。すなわち、ボンディ
ングワイヤ17を金属膜14に接合する前に熱処理を行
うことにより、接合状態を引き剥がし法に好適な状態に
することができる。但し、熱処理温度が高過ぎると酸化
被膜14aの厚みが厚くなりすぎて接合できなくなって
しまうので、熱処理温度は200℃以下とすることが好
ましい。
【0032】次に、本発明の第2実施例による半導体装
置の製造方法について図16を参照しながら説明する。
図16は、本発明の第2実施例による半導体装置の製造
方法の工程を示すフローチャートである。本発明の第2
実施例による半導体装置の製造方法は、基本的に上述の
第1実施例による製造方法と同じ工程を有するため、図
3に示したフローチャートにおけるステップと同一のス
テップには同じステップ番号を付し、その説明は省略す
る。
【0033】半導体素子を樹脂モールドした直後は、封
止樹脂は完全に硬化しておらず、封止樹脂を完全に硬化
させるためにモールドキュア工程が行われる。封止樹脂
が完全に硬化していない状態では、その接着力も十分に
強くなっていない。しかし、引き剥がし法により金属膜
14を封止樹脂19から引き剥がすのには、接着力が弱
い状態で行うほうが好都合である。
【0034】そこで、本発明の第2実施例による半導体
装置の製造方法では、ステップ3において封止工程が終
了した後、直ちにステップS4の引き剥がし工程が行わ
れる。そして、パッケージ10から金属膜14及びリー
ドフレーム13が引き剥がされた後に、ステップS5に
おいてモールドキュアが実施される。ステップS5が終
了したら、ステップS6において、図4に示すように実
装用突起電極をパッケージ10の底面に露出した電極に
形成し、半導体装置が完成する。
【0035】以上のように、本実施例では、モールドキ
ュアを行う前に金属膜14及びリードフレームの引き剥
がしを行うため、弱い力で引き剥がしを効率的に行うこ
とができる。次に、本発明の第3実施例による半導体装
置の製造方法について図17を参照しながら説明する。
図17は、本発明の第3実施例による半導体装置の製造
方法を説明するための図である。
【0036】本実施例では、半導体素子42が使用さた
パッケ−ジ40が作製される。半導体素子42の表面4
2aには突起電極44が予め形成されている。半導体素
子42は突起電極44を下にして素子固定樹脂46を介
してリードフレーム13の金属膜14上に載置される。
そして、突起電極44は金属膜14にフリップチップボ
ンディングされる。その後、半導体素子42は封止樹脂
48により封止され、金属膜14上にパッケージ40が
形成される。そして、金属膜14及びリードフレーム1
3が引き剥がし法によりパッケージ40から除去され
る。
【0037】本実施例では、半導体素子42の突起電極
44自体がパッケージ40の底面に露出する。このた
め、ワイヤボンディング工程を必要としない。また、半
導体素子40の表面が素子固定樹脂46により覆われて
いるため、封止樹脂48により完全に半導体素子42を
囲む必要はなく、図18に示すように、半導体素子42
の背面42bがパッケ−ジから露出する構成としてもよ
い。この場合、パッケージ40の高さを低くできるとい
う効果を奏する。
【0038】
【発明の効果】上述のように、請求項1記載の発明によ
れば、基板を樹脂パッケージから除去する手段として従
来行われていたエッチング法の代わりに引き剥がし法を
用いることにより、エッチング液及びエッチング装置が
不要となり、設備コスト及びランニングコストが低減さ
れる。除去される基板には通常高価な金属材料が使用さ
れるが、引き剥がし法を用いるため除去した基板の材料
回収及び再利用が、エッチング法に比較して簡単とな
る。また、基板の表面に金属膜が形成されたものを使用
するため、基板全体を高価な金属材料で形成する必要が
無く、製造コスト削減することができる。テープ基板上
に金属膜を形成することとすれば、テープ基板の柔軟性
により、引き剥がしを容易に行うことができる。
【0039】請求項2記載の発明によれば、金属膜が、
金、パラジウム、銀、錫鉛合金のうちから選定された金
属材料により形成されるため、ボンディングワイヤを良
好に接合でき、且つ、封止樹脂及び素子固定樹脂との接
着性を低いレベルに抑えることができる。請求項3記載
の発明によれば、金属膜を2層構造とし、ボンディング
ワイヤが接合される面側の層に高価な金属材料を使用
し、その他の層を比較的安価な金属材料とすることがで
きる。これにより、金属膜の製造コストを低減すること
ができる。
【0040】請求項4記載の発明によれば、ボンディン
グワイヤを金属膜に接合する前に、金属膜上の自然酸化
被膜の厚さを増大させる熱処理を行うため、ボンディン
グワイヤと金属膜との接合面積を減少させることができ
る。このため、基板の引き剥がしを簡単に行うことがで
きる。請求項5記載の発明によれば、半導体素に形成さ
れた突起電極をフリップチップボンディングにより基板
に直接接合し、引き剥がし法により基板を除去するた
め、ボンディングワイヤを使用する必要がなく、製造工
程が簡単になる。
【0041】請求項6記載の発明によれば、基板の表面
に金属膜が形成されたものを使用するため、基板全体を
高価な金属材料で形成する必要が無く、製造コスト削減
することができる。また、テープ基板上に金属膜を形成
することとすれば、テープ基板の柔軟性により、引き剥
がしを容易に行うことができる。請求項7記載の発明に
よれば、金属膜と封止樹脂及び素子固定樹脂とが互いに
接着性が低くなるよう構成されるため、引き剥がしが容
易となる。
【0042】以上の説明に関して、更に以下の項を開示
する。 (1)半導体素子を素子固定樹脂により基板上に固定す
る固定工程と、前記半導体素子の電極と前記基板とをボ
ンディングワイヤにより接続する接続工程と、前記半導
体素子を封止樹脂によりモールドし、樹脂パッケージ内
に封止する封止工程と、前記基板を前記樹脂パッケージ
から引き剥がす分離工程と、を有しており、前記基板は
金属板又はテープ基板上に金属膜が形成された薄板であ
り、前記ボンディングワイヤは前記金属膜に接合され、
前記分離工程において前記金属膜を前記樹脂パッケージ
から引き剥がすことを特徴とする半導体装置の製造方
法。
【0043】(2)第1項記載の半導体装置の製造方法
において、前記金属膜と前記素子固定樹脂及び前記封止
樹脂との間に剥離可能な接着性を有するよう構成した半
導体装置の製造方法。 (3)第1項又は第2項記載の半導体装置の製造方法に
おいて、前記接続工程は、前記金属膜上に形成されるバ
ンプの高さが、使用されるボンディングワイヤの直径以
上で且つ1.5倍以下の範囲となるようにボンディング
ワイヤを前記金属膜に接合するワイヤボンディング工程
を含む半導体装置の製造方法。
【0044】(4)第1項記載の半導体装置の製造方法
において、前記金属膜を異なる材料の2層構造とし、上
側の第1の層をパラジウムにより形成し、下側の第2層
をニッケルにて形成する半導体装置の製造方法。 (5)第1項記載の半導体装置の製造方法において、前
記金属膜を異なる材料の3層構造とし、上側の第1の層
を金又はパラジウムにて形成し、中間の第2の層をニッ
ケルにて形成し、下側の第3層を、金、パラジウム、
銀、錫鉛合金のうちから選定された一つの金属材料にて
形成する半導体装置の製造方法。
【0045】(6)第1項乃至第5項のうちいずれか一
項記載の半導体装置の製造方法において、前記ボンディ
ングワイヤの材料は、金、金合金、アルミニウム、パラ
ジウム、錫鉛合金のうちから選定された一つの材料であ
る半導体装置の製造方法。 (7)第1項乃至第6項のうちいずれか一項記載の半導
体装置の製造方法において、前記封止工程で使用される
樹脂を硬化させるモールドキュア工程を更に有し、前記
分離工程を前記モールドキュア工程の前に実施すること
を特徴とする半導体装置の製造方法。
【0046】上述のように、第1項記載の発明によれ
ば、基板を樹脂パッケージから除去する手段として従来
行われていたエッチング法の代わりに引き剥がし法を用
いることにより、エッチング液及びエッチング装置が不
要となり、設備コスト及びランニングコストが低減され
る。また、除去される基板には通常高価な金属材料が使
用されるが、引き剥がし法を用いるため除去した基板の
材料回収及び再利用が、エッチング法に比較して簡単と
なる。
【0047】第2項記載の発明によれば、金属膜と封止
樹脂及び素子固定樹脂との間の接着性が低くなるよう構
成されるため、引き剥がしが容易となる。第3項記載の
発明によれば、金属膜上に形成されるバンプの高さを3
0μm以上とすることにより、バンプと金属膜との接合
面積を小さくすることができ、引き剥がし作業が容易と
なる。また、引き剥がした後のバンプの面の中央部が平
坦となり、実装用突起電極が形成し易くなる。
【0048】第4項又は第5項記載の発明によれば、金
属膜を多層構造とし、ボンディングワイヤが接合される
面に高価な金属材料を使用し、その他の層を比較的安価
な金属材料とすることができる。これにより、金属膜の
製造コストを低減することができる。第6項記載の発明
によれば、ボンディングワイヤが、金、パラジウム、
銀、錫鉛合金のうちから選定された金属材料により形成
されるため、ボンディングワイヤを基板に容易に接合す
ることができる。
【0049】第7項記載の発明によれば、引き剥がし法
により実施される分離工程をモールドキュア工程の前に
行うため、封止樹脂の接着力が弱いうちに引き剥がしを
行うこととなり、基板を容易に引き剥がすことができ
る。
【図面の簡単な説明】
【図1】底面に電極が露出したパッケージを作製する従
来の方法を説明するための図である。
【図2】本発明の第1実施例による半導体装置の製造方
法を説明するための図である。
【図3】本発明の第1実施例による半導体装置の製造方
法の工程を説明するためのフローチャートである。
【図4】本発明の半導体装置の製造方法により製造され
た半導体装置を示す図である。
【図5】金属膜を突起電極に対応する部分のみに形成し
た例を示す図である。
【図6】突起電極をリードフレームに直接形成する例を
示す図である。
【図7】基板としてテープ基板を使用した例を示す図で
ある。
【図8】ボンディングワイヤの接続順序を変えた例を示
す図である。
【図9】一層の金属膜を使用した例を示す図である。
【図10】二層の金属膜を使用した例を示す図である。
【図11】三層の金属膜を使用した例を示す図である。
【図12】突起電極の接合部分を説明するための図であ
る。
【図13】突起電極の形成方法を説明するための図であ
る。
【図14】ボールのつぶれ量の増大による接合部分の変
化を示す図である。
【図15】酸化被膜の厚さの増大による突起電極の形状
の変化を示す図である。
【図16】本発明の第2実施例による半導体装置の製造
方法の工程を説明するためのフローチャートである。
【図17】本発明の第3実施例による半導体装置の製造
方法を説明するための図である。
【図18】半導体素子の背面が露出したパッケージを示
す図である。
【符号の説明】
10,40 パッケージ 12,42 半導体素子 13 リードフレーム 14 金属膜 14a 酸化被膜 15,46 素子固定樹脂 16,18,44 突起電極 17 ボンディングワイヤ 19,48 封止樹脂 20A,20B,20C 実装用突起電極 22 テープ基板
フロントページの続き (72)発明者 川原 登志実 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 中城 伸介 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 須賀 唯知 東京都目黒区駒場2−2−2−207 Fターム(参考) 4M109 AA01 BA03 CA21 DA04 DA10 DB16 5F061 AA01 BA03 CA21 CB13

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子を素子固定樹脂により基板上
    に固定する固定工程と、 前記半導体素子の電極と前記基板とをボンディングワイ
    ヤにより接続する接続工程と、 前記半導体素子を封止樹脂によりモールドし、樹脂パッ
    ケージ内に封止する封止工程と、 前記基板を前記樹脂パッケージから引き剥がす分離工程
    と、 を有しており、 前記基板は金属板又はテープ基板上に金属膜が形成され
    た薄板であり、前記ボンディングワイヤは前記金属膜に
    接合され、前記分離工程において前記金属膜を前記樹脂
    パッケージから引き剥がすことを特徴とする半導体装置
    の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    おいて、 前記金属膜を、金、パラジウム、銀、錫鉛合金のうちか
    ら選定された一つの金属材料にて形成することを特徴と
    する半導体装置の製造方法。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    おいて、 前記金属膜を異なる材料の2層構造とし、各層を、金、
    パラジウム、銀、錫鉛合金のうちから選定された一つの
    金属材料にて形成することを特徴とする半導体装置の製
    造方法。
  4. 【請求項4】 請求項1乃至3のうちいずれか一項記載
    の半導体装置の製造方法において、 前記固定工程と前記接続工程の間に、前記金属膜上に形
    成される酸化被膜の厚さを増大させるための熱処理工程
    を更に有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 半導体素子の突起電極をフリップチップ
    ボンディングにより基板に接合する接合工程と、 前記半導体素子を封止樹脂によりモールドし、樹脂パッ
    ケージ内に封止する封止工程と、 前記基板を前記樹脂パッケージから引き剥がす分離工程
    と、 を有することを特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体装置の製造方法に
    おいて、 前記基板は金属板又はフレキシブル基板上に金属膜が形
    成された薄板であり、前記半導体素子の前記突起電極は
    前記金属膜に接合され、前記分離工程において前記金属
    膜を前記樹脂パッケージから引き剥がすことを特徴とす
    る半導体装置の製造方法。
  7. 【請求項7】 請求項5記載の半導体装置の製造方法に
    おいて、 前記金属膜と、素子固定樹脂及び前記封止樹脂との間に
    剥離可能な接着性を有するよう構成したことを特徴とす
    る半導体装置の製造方法。
JP13978399A 1999-05-20 1999-05-20 半導体装置の製造方法 Withdrawn JP2000332150A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13978399A JP2000332150A (ja) 1999-05-20 1999-05-20 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13978399A JP2000332150A (ja) 1999-05-20 1999-05-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2000332150A true JP2000332150A (ja) 2000-11-30

Family

ID=15253329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13978399A Withdrawn JP2000332150A (ja) 1999-05-20 1999-05-20 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000332150A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531270A (ja) * 2004-03-24 2007-11-01 フリースケール セミコンダクター インコーポレイテッド ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法
JP2010141066A (ja) * 2008-12-11 2010-06-24 Rohm Co Ltd 半導体装置
JP2014116632A (ja) * 2014-02-05 2014-06-26 Sh Materials Co Ltd 半導体装置の製造方法
JP2017228619A (ja) * 2016-06-21 2017-12-28 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007531270A (ja) * 2004-03-24 2007-11-01 フリースケール セミコンダクター インコーポレイテッド ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法
JP2010141066A (ja) * 2008-12-11 2010-06-24 Rohm Co Ltd 半導体装置
JP2014116632A (ja) * 2014-02-05 2014-06-26 Sh Materials Co Ltd 半導体装置の製造方法
JP2017228619A (ja) * 2016-06-21 2017-12-28 富士通株式会社 樹脂基板及びその製造方法、並びに回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
WO2002069401A1 (fr) Appareil semi-conducteur, procede de fabrication et appareil electronique
WO2007018237A1 (ja) 半導体装置及びその製造方法
JP2001168265A (ja) 電子デバイス集合体と電子デバイスの接続方法
JPH0758722B2 (ja) 半導体装置のチップボンディング方法
JPH11312749A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JPS63119552A (ja) Lsiチツプ
JP2701589B2 (ja) 半導体装置及びその製造方法
JP2004119727A (ja) 回路装置の製造方法
JPS59139636A (ja) ボンデイング方法
JP2000332150A (ja) 半導体装置の製造方法
JPH08213425A (ja) 半導体装置およびその製造方法
JP2002313985A (ja) チップサイズパッケージの製造方法
JPS62232948A (ja) リ−ドフレ−ム
JPH09306949A (ja) 複合バンプへのテープ自動化結合方法
JPH0551179B2 (ja)
JP3870013B2 (ja) ウェハレベルcspの端子形成方法
JP3552660B2 (ja) 半導体装置の製造方法
JP2005057280A (ja) 高信頼性チップスケールパッケージ
JP2003303844A (ja) 半導体構造およびボンディング方法
WO2010067548A1 (ja) 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP3449097B2 (ja) 半導体装置
JPH0917945A (ja) 半導体装置およびその製造方法
JP2000349125A (ja) 半導体パッケージ
JP2001110836A (ja) 半導体装置とその製造方法
JP3440677B2 (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060525

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060926

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003