JP2004228493A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004228493A JP2004228493A JP2003017436A JP2003017436A JP2004228493A JP 2004228493 A JP2004228493 A JP 2004228493A JP 2003017436 A JP2003017436 A JP 2003017436A JP 2003017436 A JP2003017436 A JP 2003017436A JP 2004228493 A JP2004228493 A JP 2004228493A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- semiconductor device
- sealing
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Abstract
【課題】製造が容易で、極めて薄くかつ信頼性の高い半導体装置を提供する。
【解決手段】金属製の板状体からなるリードフレーム本体表面に、リード形成領域を残して開口するようにレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを施し、リード部を除く領域に所望の深さの溝部を形成する工程と、前記リードフレーム本体表面に半導体チップを搭載し、前記リード部に、電気的接続を行なう半導体チップ搭載工程と、前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、リードフレーム本体を裏面からエッチングし、前記封止樹脂およびリード部を同一面上に露呈せしめるエッチング工程と、前記リード部にめっきを施し、前記リード部を前記封止樹脂裏面から突出せしめるめっき工程と、個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする。
【選択図】図６
【解決手段】金属製の板状体からなるリードフレーム本体表面に、リード形成領域を残して開口するようにレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを施し、リード部を除く領域に所望の深さの溝部を形成する工程と、前記リードフレーム本体表面に半導体チップを搭載し、前記リード部に、電気的接続を行なう半導体チップ搭載工程と、前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、リードフレーム本体を裏面からエッチングし、前記封止樹脂およびリード部を同一面上に露呈せしめるエッチング工程と、前記リード部にめっきを施し、前記リード部を前記封止樹脂裏面から突出せしめるめっき工程と、個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする。
【選択図】図６
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法にかかり、特に樹脂封止型半導体装置の外部端子の形成に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、携帯電話に代表される電子機器の小型化に伴う電子部品の高密度実装化が進んでおり、それに伴いダイオード、トランジスタなどの半導体装置においては、実装面積を縮小するため、面実装タイプの半導体装置の使用が増加している。
【０００３】
このような面実装タイプの半導体装置においては、製造コスト低減のために、パッケージの形態としては、材料が安く、生産性の良好な樹脂封止型半導体装置が広く使用されている。
【０００４】
そして、半導体装置の小型化薄型化への目的から、リードとなる領域に突起を形成したリードフレームを用いて半導体チップを搭載し、電気的接続を行い、樹脂封止を行った後、この突起を残して裏面から樹脂とともにリードフレームを研磨除去し、薄型化するとともに、ダイシングによって個々の半導体装置に分割する技術が提案されている。
【０００５】
その一例として、図１２に示す半導体装置が提案されている（特許文献１参照）。この半導体装置では、リードフレーム上に半導体チップを固着し、電気的接続を行った後、樹脂封止を行い、リードフレームの裏面から封止をおこないリードフレーム上に半導体チップ７２を固着し外部接続用電極となるアイランド６１、６１Ａとそのアイランド６１、６１Ａから延在形成され隣接するアイランド上に固着した半導体チップ７２の他の外部接続用電極となる複数のリード端子６２、６３、６２Ａ、６３Ａとなるフレーム６４が連結バーによって列方向に配置された複数のリードフレームの各アイランド上に導電ペーストを付着して半導体チップ７２を固着し、隣接するリード端子と電気的に接続して、半導体チップおよびリード端子を被覆し、アイランドおよびリード端子の裏面を露呈するように、リードフレーム上に樹脂層を形成し、半導体チップが固着されたアイランドと半導体チップとを電気的に接続されたリード端子とを囲む領域で個々に分割する。
【０００６】
【特許文献１】
特開平１０−３１３０８２号公報
【０００７】
【発明が解決しようとする課題】
この技術によれば、小型化をはかることは可能であるが、樹脂封止型半導体装置のプリント基板への当接面すなわち、半導体集積回路装置の裏面側は樹脂面と外部端子となるリード端子とが同一平面上にあるため、わずかな寸法ずれによってもプリント基板上の回路パターンとの接続を確実にすることができず、接触不良の原因となっていた。
【０００８】
従って、リード端子を突出させた面実装型半導体装置への要求が高まっている。
【０００９】
また、実装後、個々の半導体装置に分割するダイシング工程においては、ダイシングブレードを使用してダイシングを行うが、位置ずれしやすく、高度のテクニックを必要としていた。
【００１０】
本発明は、前記実情に鑑みてなされたものであり、製造が容易で、極めて薄くかつ信頼性の高い半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、金属製の板状体からなるリードフレーム本体表面に、リード形成領域を残して開口するようにレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを施し、前記リードフレーム本体のリード部を除く領域に所望の深さの溝部を形成する工程と、前記リードフレーム本体表面に半導体チップを搭載し、前記リード部に、電気的接続を行なう半導体チップ搭載工程と、前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、リードフレーム本体を裏面からエッチングし、前記封止樹脂およびリード部を同一面上に露呈せしめるエッチング工程と、前記リード部にめっきを施し、前記リード部を前記封止樹脂裏面から突出せしめるめっき工程と、個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする。
【００１２】
かかる構成によれば、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００１３】
また、溝部から突出するようにリード部が形成されているため、封止樹脂からリード部が突出した安定な外部端子構造が、樹脂封止後めっき工程を経て、容易に形成することができ、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。
【００１４】
また、容易に薄型で信頼性の高い半導体装置を提供することが可能となる。
【００１５】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないようにすることができ、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００１６】
また、リードは封止樹脂の一主面からのみ導出されており、封止樹脂の側面から導出されることがないため、このリード導出部から空気中の水分が浸入したりすることもなく、信頼性の高いものとなる。
【００１７】
加えて、リード部の断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度の半導体装置の形成が容易となる。
【００１８】
また本発明の半導体装置の製造方法は、前記溝部を形成する工程は、異方性エッチングにより深さ５〜５０μｍの溝部を形成する工程とを含むことを特徴とする。
【００１９】
かかる構成によれば、断面垂直で高精度の微細リードパターンを得ることができる。溝部の深さを５〜５０μｍと調整することにより、所望の厚さのリード部を形成することができる。
【００２０】
また、前記樹脂封止工程に先立ち、前記封止樹脂とは異なる樹脂材料を塗布し、前記リード部の突出高さよりも低い位置まで樹脂膜を形成する工程を含み、前記エッチング工程後、前記めっき工程に先立ち、前記樹脂膜を選択的に除去し、前記リード部を前記封止樹脂から突出せしめる工程を含むことを特徴とする。
【００２１】
例えばスピンコーティングなどの方法により、リード部間の低い領域に樹脂材料を塗布しておくようにすればリード部間の封止樹脂のレベルを容易に退出させることができるため、リード部を封止樹脂から突出させるのが極めて容易となる。これにより、プリント基板などへの実装に際し、接触不良を生じることなく、信頼性の高い実装が可能となる。
【００２２】
また、前記樹脂封止工程に先立ち、前記半導体素子搭載面上の、前記半導体装置間領域に相当する領域にグリッド状の板状体を装着する工程を含み、前記ダイシング工程に先立ち前記板状体をエッチング除去することにより、ダイシングラインを形成する工程を含むことを特徴とする。
【００２３】
かかる構成によれば、グリッド状の板状体の存在する領域は封止樹脂の欠如部となっており、グリッド状の板状体を除去した後はスリットを構成することになり、このスリットの存在によりダイシングが容易となる。この板状体の高さを十分に高くしておくようにすれば、ダイシングに際しブレードで切断することなく、分断することもできる。
【００２４】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１（ａ）乃至（ｄ）は、本発明の第１の実施の形態の半導体装置を示す上面図、Ａ−Ａ断面図、下面図、Ｂ−Ｂ断面図である。この半導体装置は、バイポーラトランジスタを構成する半導体チップ１１をリードフレーム１０のダイパッド１０ａに載置するとともに、コレクタに接続されたパッド、エミッタに接続されたパッドを、リード端子１０ｂ、１０ｃとに夫々ボンディングワイヤ１２を介して電気的接続を行い、さらに、封止樹脂１３で封止し、この封止樹脂の裏面からベース端子を構成するダイパッド１０ａ、エミッタ端子およびコレクタ端子を構成するリード端子１０ｂ、１０ｃをわずかに突出せしめ、面実装タイプの半導体装置を構成したことを特徴とするものである。
【００２５】
このダイパッドおよび、リード端子は、３層構造をなすもので、図２に要部拡大説明図を示すように、膜厚０．００１５ｍｍの金めっき層からなる第１の導体層３ａと、前記第１の導体層３ａの上層に位置する厚さ０．０３０ｍｍの銅板からなる第２の導体層３ｂと、前記第２の導体層の上層に形成された膜厚０．０００７ｍｍの金層からなる第３の導体層３ｃとを備えたことを特徴とする。
【００２６】
次に、この半導体装置の実装方法について説明する。
この方法では、表面に膜厚０．０００７ｍｍの金層（図示せず）を形成した銅板からなるリードフレーム本体１表面に、フォトリソグラフィにより、深さ３０μｍの浅い溝部２を形成し、この溝部２で囲まれた突出部をリード部３として、半導体チップ１１を実装後、樹脂封止を行い、さらに半導体チップを固定した後、裏面からリードフレーム本体１をエッチング除去し、最後にこの封止樹脂面から露呈するリード部３の裏面に金めっき層を形成し、外部端子が表面上に突出するように形成するものである。
【００２７】
まず、このリードフレームの製造方法について説明する。
すなわち、図３（ａ）に示すように、表面に金めっき層３ｃを形成した銅板からなるリードフレーム本体１を用意する。
【００２８】
そして図３（ｂ）に示すように、レジストＲを塗布する。
【００２９】
この後図３（ｃ）に示すように、フォトリソグラフィによりレジストＲをパターニングし、このレジストＲをマスクとして異方性エッチングにより断面矩形深さ３０μｍ程度の浅い溝２を形成する。
【００３０】
この後図３（ｄ）に示すように、レジストＲを除去し、リードフレームが形成される。
【００３１】
そして図４（ｅ）に示すようにリードフレームのリード部のうちダイパッド１０ａに半導体チップ１１の裏面が搭載されるように固着し、ボンディングワイヤ１２によって半導体チップとリード端子との電気的接続を行う。
【００３２】
この後、図４（ｆ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【００３３】
そして図４（ｇ）に示すように、銅板からなるリードフレーム本体１を裏面から化学的機械研磨（ＣＭＰ）によりエッチングし、封止樹脂１３から第２の導体層３ｂを露呈せしめる。
【００３４】
この後図５（ｈ）に示すように、第１の導体層３ａとしての金層を無電解めっきにより形成する。
【００３５】
そして図５（ｉ）に示すように、リード端子３の露呈面側に粘着テープ１４を貼着し、固定する。
【００３６】
この後図５（ｊ）に示すように、粘着テープ１４の貼着されていない側の面からダイシングブレード１６を用いて粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【００３７】
このようにして図６に示すように、半導体装置が形成される。そして、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【００３８】
かかる構成によれば、封止樹脂表面から、リード部が突出して形成されているため、封止樹脂からリード部が突出するように安定して実装することができる。従って、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。このように本実施の形態によれば、樹脂封止後、短時間のめっき工程を経て、安定な外部端子構造を形成することが可能となる。
【００３９】
また、前記リード部に半導体チップを搭載し、ワイヤボンディングあるいはダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高い半導体装置を提供することが可能となるため最大限に薄型化を行うことが可能となる。従来の半導体装置の４分の３程度の薄型化は極めて容易に可能となる。
【００４０】
また、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００４１】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないため、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００４２】
加えて、リード部の断面形状も、異方性エッチングによって形成する溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリード部パターンの形成が容易となる。
【００４３】
また、半導体装置の封止樹脂から露呈するリード部が、金層となっているため、安定な外部端子構造を形成することが可能となる。
なおこの第１の導体層としては、金、錫、半田、ニッケル、銀など、安定で半田と共晶を形成し易い金属で構成すればよい。
【００４４】
また、本発明のリードフレームは、前記第１の導体層は、半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
【００４５】
また、第３の導体層については、ワイヤボンディング性の高い金属であれば、半導体チップの実装が容易となる。
【００４６】
このリードフレームは、ワイヤボンディングにもダイレクトボンディングにも適用可能であり、第３の導体層を、半導体チップのボンディングパッドとのボンディング性の高い金属で構成すればよい。
【００４７】
さらにまた、第１および第３の導体層は、ボンディングおよび実装性を向上するためのものであり、十分に薄く形成するのが望ましい。
【００４８】
これにより、全体厚さを十分に小さくすることができ、かつ、第２の導体層の板厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。
【００４９】
さらに、本実施の形態のリードフレームの製造方法によれば、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。
【００５０】
なお、前記実施の形態では、リードフレームとして銅板を用いたが鉄−ニッケル板など他の材料を用いても良い。
【００５１】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
本実施の形態の半導体装置では、樹脂封止工程に先立ち、封止樹脂とは異なる樹脂材料を塗布し、リード部の突出高さよりも低い位置まで樹脂膜を形成しておき、エッチング工程後、めっき工程に先立ち、樹脂膜を選択的に除去し、リード部を前記封止樹脂から突出せしめるようにしたことを特徴とするものである。
【００５２】
この方法では、図４（ｅ）に示す工程までは、前記第１の実施の形態と同様に形成する。
そして、図７（ａ）に示すように、スピンコーティングによりレジスト膜（樹脂材料）１３Ｓを厚さ１０μｍ程度に形成する。
この後、図７（ｂ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【００５３】
そして図７（ｃ）に示すように、板からなるリードフレーム本体１を裏面から化学的機械研磨（ＣＭＰ）によりエッチングし、封止樹脂１３から第２の導体層３ｂを露呈せしめる。そして、さらにレジスト膜１３Ｓを選択的に除去し、リード部３の露呈部分を大きくする。
【００５４】
この後図８（ｄ）に示すように、第１の導体層３ａとしての金層を無電解めっきにより形成する。
【００５５】
そして図８（ｅ）に示すように、リード端子３（３ｂ、３ｃ）の露呈面側に粘着テープ１４を貼着し、固定する。
【００５６】
この後図８（ｆ）に示すように、粘着テープ１４の貼着されていない側の面からダイシングブレード１６を用いて粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【００５７】
このようにして図９に示すように、外部端子１０の突出長の大きい半導体装置が形成される。そして、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【００５８】
かかる方法によれば、スピンコーティングにより、リード部間の低い領域に樹脂材料を塗布しておくようにし、リード部間の封止樹脂のレベルを退出させるようにしているため、リード部を封止樹脂から突出させるのが極めて容易となる。これにより、プリント基板などへの実装に際し、接触不良を生じることなく、信頼性の高い実装が可能となる。
【００５９】
また、樹脂封止後、無電解めっきを行い、封止樹脂１３から突出して露呈する第２の導体層３ｂの突出領域の底面のみならず側面全体を覆うように、外壁全体に導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部端子を形成することが可能となる。従って第２の導体層３ｂが酸化されやすい材料で構成されていても、確実に信頼性の高い外部端子を形成することが可能となる。
【００６０】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
本実施の形態の半導体装置では、樹脂封止工程に先立ち、半導体素子搭載面上の、半導体装置間領域に相当する領域にグリッド状の板状体２６を装着する工程を含み、ダイシング工程に先立ち前記板状体をエッチング除去することにより、ダイシングラインを形成するようにし、グリッド状の板状体２６の存在する領域は封止樹脂の欠如部となっており、これによりダイシングが容易となる。
【００６１】
この方法でも、図４（ｅ）に示す工程までは、前記第１の実施の形態と同様に形成する。
そして、図１０（ａ）に示すように、グリッド状の板状体２６を溝部２に相当する領域に載置する。
この後、図１０（ｂ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【００６２】
そして図１０（ｃ）に示すように、銅板からなるリードフレーム本体１を裏面から化学的機械研磨（ＣＭＰ）によりエッチングし、封止樹脂１３から第１の導体層３ｂを露呈せしめる。
【００６３】
この後図１１（ｄ）に示すように、第１の導体層３ａとしての金層を無電解めっきにより形成する。
【００６４】
そして図１１（ｅ）に示すように、リード端子１０（１０ａ、１０ｂ、１０ｃ（３，３ａ、３ｂ、３ｃ））の露呈面側に粘着テープ１４を貼着し、固定する。
【００６５】
この後図１１（ｆ）に示すように、粘着テープ１４の貼着されていない側の面から力をかけ、粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【００６６】
このようにして個々の半導体装置に分断される。そして、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【００６７】
かかる方法によれば、樹脂封止領域にグリッドを挿入しておくことにより、封止樹脂の欠如部を形成し、この欠如部から分断を容易にするものである。これにより、分断に際しダイシングブレードを用いることなく分断を行うことが可能となる。
【００６８】
なお、前記実施の形態では、バイポーラトランジスタの実装について説明したが、このようなディスクリート素子に限定されることなく、ＩＣやＬＳＩなどにも適用可能であることはいうまでもない。
【００６９】
【発明の効果】
以上説明してきたように、半導体装置の製造方法によれば、位置ずれもなく信頼性の高い薄型半導体装置を歩留まりよく実装することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は下面図、（ｄ）は（ａ）のＢ−Ｂ断面図である。
【図２】本発明の第１の実施の形態に係るリードフレームの要部拡大断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図６】本発明の第１の実施の形態に係る半導体装置を示す図である。
【図７】本発明の第２の実施の形態に係る半導体装置の製造工程図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造工程図である。
【図９】本発明の第２の実施の形態の方法で形成した半導体装置を示す図である。
【図１０】本発明の第３の実施の形態に係る半導体装置の製造工程図である。
【図１１】本発明の第３の実施の形態に係る半導体装置の製造工程図である。
【図１２】従来例の半導体装置を示す図である。
【符号の説明】
１ リードフレーム本体
２ 溝部
３ａ 第１の導体層
３ｂ 第２の導体層
３ｃ 第３の導体層
１０ リードフレーム
１０ａ ダイパッド
１０ｂ、１０ｃ ボンディングパッド
１１ 半導体チップ
１２ ボンディングワイヤ
１３ 封止樹脂
１３Ｓ 樹脂材料
２６ グリッド状の板状体
【発明の属する技術分野】
本発明は、半導体装置の製造方法にかかり、特に樹脂封止型半導体装置の外部端子の形成に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、携帯電話に代表される電子機器の小型化に伴う電子部品の高密度実装化が進んでおり、それに伴いダイオード、トランジスタなどの半導体装置においては、実装面積を縮小するため、面実装タイプの半導体装置の使用が増加している。
【０００３】
このような面実装タイプの半導体装置においては、製造コスト低減のために、パッケージの形態としては、材料が安く、生産性の良好な樹脂封止型半導体装置が広く使用されている。
【０００４】
そして、半導体装置の小型化薄型化への目的から、リードとなる領域に突起を形成したリードフレームを用いて半導体チップを搭載し、電気的接続を行い、樹脂封止を行った後、この突起を残して裏面から樹脂とともにリードフレームを研磨除去し、薄型化するとともに、ダイシングによって個々の半導体装置に分割する技術が提案されている。
【０００５】
その一例として、図１２に示す半導体装置が提案されている（特許文献１参照）。この半導体装置では、リードフレーム上に半導体チップを固着し、電気的接続を行った後、樹脂封止を行い、リードフレームの裏面から封止をおこないリードフレーム上に半導体チップ７２を固着し外部接続用電極となるアイランド６１、６１Ａとそのアイランド６１、６１Ａから延在形成され隣接するアイランド上に固着した半導体チップ７２の他の外部接続用電極となる複数のリード端子６２、６３、６２Ａ、６３Ａとなるフレーム６４が連結バーによって列方向に配置された複数のリードフレームの各アイランド上に導電ペーストを付着して半導体チップ７２を固着し、隣接するリード端子と電気的に接続して、半導体チップおよびリード端子を被覆し、アイランドおよびリード端子の裏面を露呈するように、リードフレーム上に樹脂層を形成し、半導体チップが固着されたアイランドと半導体チップとを電気的に接続されたリード端子とを囲む領域で個々に分割する。
【０００６】
【特許文献１】
特開平１０−３１３０８２号公報
【０００７】
【発明が解決しようとする課題】
この技術によれば、小型化をはかることは可能であるが、樹脂封止型半導体装置のプリント基板への当接面すなわち、半導体集積回路装置の裏面側は樹脂面と外部端子となるリード端子とが同一平面上にあるため、わずかな寸法ずれによってもプリント基板上の回路パターンとの接続を確実にすることができず、接触不良の原因となっていた。
【０００８】
従って、リード端子を突出させた面実装型半導体装置への要求が高まっている。
【０００９】
また、実装後、個々の半導体装置に分割するダイシング工程においては、ダイシングブレードを使用してダイシングを行うが、位置ずれしやすく、高度のテクニックを必要としていた。
【００１０】
本発明は、前記実情に鑑みてなされたものであり、製造が容易で、極めて薄くかつ信頼性の高い半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、金属製の板状体からなるリードフレーム本体表面に、リード形成領域を残して開口するようにレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを施し、前記リードフレーム本体のリード部を除く領域に所望の深さの溝部を形成する工程と、前記リードフレーム本体表面に半導体チップを搭載し、前記リード部に、電気的接続を行なう半導体チップ搭載工程と、前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、リードフレーム本体を裏面からエッチングし、前記封止樹脂およびリード部を同一面上に露呈せしめるエッチング工程と、前記リード部にめっきを施し、前記リード部を前記封止樹脂裏面から突出せしめるめっき工程と、個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする。
【００１２】
かかる構成によれば、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００１３】
また、溝部から突出するようにリード部が形成されているため、封止樹脂からリード部が突出した安定な外部端子構造が、樹脂封止後めっき工程を経て、容易に形成することができ、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。
【００１４】
また、容易に薄型で信頼性の高い半導体装置を提供することが可能となる。
【００１５】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないようにすることができ、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００１６】
また、リードは封止樹脂の一主面からのみ導出されており、封止樹脂の側面から導出されることがないため、このリード導出部から空気中の水分が浸入したりすることもなく、信頼性の高いものとなる。
【００１７】
加えて、リード部の断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度の半導体装置の形成が容易となる。
【００１８】
また本発明の半導体装置の製造方法は、前記溝部を形成する工程は、異方性エッチングにより深さ５〜５０μｍの溝部を形成する工程とを含むことを特徴とする。
【００１９】
かかる構成によれば、断面垂直で高精度の微細リードパターンを得ることができる。溝部の深さを５〜５０μｍと調整することにより、所望の厚さのリード部を形成することができる。
【００２０】
また、前記樹脂封止工程に先立ち、前記封止樹脂とは異なる樹脂材料を塗布し、前記リード部の突出高さよりも低い位置まで樹脂膜を形成する工程を含み、前記エッチング工程後、前記めっき工程に先立ち、前記樹脂膜を選択的に除去し、前記リード部を前記封止樹脂から突出せしめる工程を含むことを特徴とする。
【００２１】
例えばスピンコーティングなどの方法により、リード部間の低い領域に樹脂材料を塗布しておくようにすればリード部間の封止樹脂のレベルを容易に退出させることができるため、リード部を封止樹脂から突出させるのが極めて容易となる。これにより、プリント基板などへの実装に際し、接触不良を生じることなく、信頼性の高い実装が可能となる。
【００２２】
また、前記樹脂封止工程に先立ち、前記半導体素子搭載面上の、前記半導体装置間領域に相当する領域にグリッド状の板状体を装着する工程を含み、前記ダイシング工程に先立ち前記板状体をエッチング除去することにより、ダイシングラインを形成する工程を含むことを特徴とする。
【００２３】
かかる構成によれば、グリッド状の板状体の存在する領域は封止樹脂の欠如部となっており、グリッド状の板状体を除去した後はスリットを構成することになり、このスリットの存在によりダイシングが容易となる。この板状体の高さを十分に高くしておくようにすれば、ダイシングに際しブレードで切断することなく、分断することもできる。
【００２４】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１（ａ）乃至（ｄ）は、本発明の第１の実施の形態の半導体装置を示す上面図、Ａ−Ａ断面図、下面図、Ｂ−Ｂ断面図である。この半導体装置は、バイポーラトランジスタを構成する半導体チップ１１をリードフレーム１０のダイパッド１０ａに載置するとともに、コレクタに接続されたパッド、エミッタに接続されたパッドを、リード端子１０ｂ、１０ｃとに夫々ボンディングワイヤ１２を介して電気的接続を行い、さらに、封止樹脂１３で封止し、この封止樹脂の裏面からベース端子を構成するダイパッド１０ａ、エミッタ端子およびコレクタ端子を構成するリード端子１０ｂ、１０ｃをわずかに突出せしめ、面実装タイプの半導体装置を構成したことを特徴とするものである。
【００２５】
このダイパッドおよび、リード端子は、３層構造をなすもので、図２に要部拡大説明図を示すように、膜厚０．００１５ｍｍの金めっき層からなる第１の導体層３ａと、前記第１の導体層３ａの上層に位置する厚さ０．０３０ｍｍの銅板からなる第２の導体層３ｂと、前記第２の導体層の上層に形成された膜厚０．０００７ｍｍの金層からなる第３の導体層３ｃとを備えたことを特徴とする。
【００２６】
次に、この半導体装置の実装方法について説明する。
この方法では、表面に膜厚０．０００７ｍｍの金層（図示せず）を形成した銅板からなるリードフレーム本体１表面に、フォトリソグラフィにより、深さ３０μｍの浅い溝部２を形成し、この溝部２で囲まれた突出部をリード部３として、半導体チップ１１を実装後、樹脂封止を行い、さらに半導体チップを固定した後、裏面からリードフレーム本体１をエッチング除去し、最後にこの封止樹脂面から露呈するリード部３の裏面に金めっき層を形成し、外部端子が表面上に突出するように形成するものである。
【００２７】
まず、このリードフレームの製造方法について説明する。
すなわち、図３（ａ）に示すように、表面に金めっき層３ｃを形成した銅板からなるリードフレーム本体１を用意する。
【００２８】
そして図３（ｂ）に示すように、レジストＲを塗布する。
【００２９】
この後図３（ｃ）に示すように、フォトリソグラフィによりレジストＲをパターニングし、このレジストＲをマスクとして異方性エッチングにより断面矩形深さ３０μｍ程度の浅い溝２を形成する。
【００３０】
この後図３（ｄ）に示すように、レジストＲを除去し、リードフレームが形成される。
【００３１】
そして図４（ｅ）に示すようにリードフレームのリード部のうちダイパッド１０ａに半導体チップ１１の裏面が搭載されるように固着し、ボンディングワイヤ１２によって半導体チップとリード端子との電気的接続を行う。
【００３２】
この後、図４（ｆ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【００３３】
そして図４（ｇ）に示すように、銅板からなるリードフレーム本体１を裏面から化学的機械研磨（ＣＭＰ）によりエッチングし、封止樹脂１３から第２の導体層３ｂを露呈せしめる。
【００３４】
この後図５（ｈ）に示すように、第１の導体層３ａとしての金層を無電解めっきにより形成する。
【００３５】
そして図５（ｉ）に示すように、リード端子３の露呈面側に粘着テープ１４を貼着し、固定する。
【００３６】
この後図５（ｊ）に示すように、粘着テープ１４の貼着されていない側の面からダイシングブレード１６を用いて粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【００３７】
このようにして図６に示すように、半導体装置が形成される。そして、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【００３８】
かかる構成によれば、封止樹脂表面から、リード部が突出して形成されているため、封止樹脂からリード部が突出するように安定して実装することができる。従って、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。このように本実施の形態によれば、樹脂封止後、短時間のめっき工程を経て、安定な外部端子構造を形成することが可能となる。
【００３９】
また、前記リード部に半導体チップを搭載し、ワイヤボンディングあるいはダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高い半導体装置を提供することが可能となるため最大限に薄型化を行うことが可能となる。従来の半導体装置の４分の３程度の薄型化は極めて容易に可能となる。
【００４０】
また、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００４１】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないため、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００４２】
加えて、リード部の断面形状も、異方性エッチングによって形成する溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリード部パターンの形成が容易となる。
【００４３】
また、半導体装置の封止樹脂から露呈するリード部が、金層となっているため、安定な外部端子構造を形成することが可能となる。
なおこの第１の導体層としては、金、錫、半田、ニッケル、銀など、安定で半田と共晶を形成し易い金属で構成すればよい。
【００４４】
また、本発明のリードフレームは、前記第１の導体層は、半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
【００４５】
また、第３の導体層については、ワイヤボンディング性の高い金属であれば、半導体チップの実装が容易となる。
【００４６】
このリードフレームは、ワイヤボンディングにもダイレクトボンディングにも適用可能であり、第３の導体層を、半導体チップのボンディングパッドとのボンディング性の高い金属で構成すればよい。
【００４７】
さらにまた、第１および第３の導体層は、ボンディングおよび実装性を向上するためのものであり、十分に薄く形成するのが望ましい。
【００４８】
これにより、全体厚さを十分に小さくすることができ、かつ、第２の導体層の板厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。
【００４９】
さらに、本実施の形態のリードフレームの製造方法によれば、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。
【００５０】
なお、前記実施の形態では、リードフレームとして銅板を用いたが鉄−ニッケル板など他の材料を用いても良い。
【００５１】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
本実施の形態の半導体装置では、樹脂封止工程に先立ち、封止樹脂とは異なる樹脂材料を塗布し、リード部の突出高さよりも低い位置まで樹脂膜を形成しておき、エッチング工程後、めっき工程に先立ち、樹脂膜を選択的に除去し、リード部を前記封止樹脂から突出せしめるようにしたことを特徴とするものである。
【００５２】
この方法では、図４（ｅ）に示す工程までは、前記第１の実施の形態と同様に形成する。
そして、図７（ａ）に示すように、スピンコーティングによりレジスト膜（樹脂材料）１３Ｓを厚さ１０μｍ程度に形成する。
この後、図７（ｂ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【００５３】
そして図７（ｃ）に示すように、板からなるリードフレーム本体１を裏面から化学的機械研磨（ＣＭＰ）によりエッチングし、封止樹脂１３から第２の導体層３ｂを露呈せしめる。そして、さらにレジスト膜１３Ｓを選択的に除去し、リード部３の露呈部分を大きくする。
【００５４】
この後図８（ｄ）に示すように、第１の導体層３ａとしての金層を無電解めっきにより形成する。
【００５５】
そして図８（ｅ）に示すように、リード端子３（３ｂ、３ｃ）の露呈面側に粘着テープ１４を貼着し、固定する。
【００５６】
この後図８（ｆ）に示すように、粘着テープ１４の貼着されていない側の面からダイシングブレード１６を用いて粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【００５７】
このようにして図９に示すように、外部端子１０の突出長の大きい半導体装置が形成される。そして、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【００５８】
かかる方法によれば、スピンコーティングにより、リード部間の低い領域に樹脂材料を塗布しておくようにし、リード部間の封止樹脂のレベルを退出させるようにしているため、リード部を封止樹脂から突出させるのが極めて容易となる。これにより、プリント基板などへの実装に際し、接触不良を生じることなく、信頼性の高い実装が可能となる。
【００５９】
また、樹脂封止後、無電解めっきを行い、封止樹脂１３から突出して露呈する第２の導体層３ｂの突出領域の底面のみならず側面全体を覆うように、外壁全体に導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部端子を形成することが可能となる。従って第２の導体層３ｂが酸化されやすい材料で構成されていても、確実に信頼性の高い外部端子を形成することが可能となる。
【００６０】
（第３の実施の形態）
次に本発明の第３の実施の形態について説明する。
本実施の形態の半導体装置では、樹脂封止工程に先立ち、半導体素子搭載面上の、半導体装置間領域に相当する領域にグリッド状の板状体２６を装着する工程を含み、ダイシング工程に先立ち前記板状体をエッチング除去することにより、ダイシングラインを形成するようにし、グリッド状の板状体２６の存在する領域は封止樹脂の欠如部となっており、これによりダイシングが容易となる。
【００６１】
この方法でも、図４（ｅ）に示す工程までは、前記第１の実施の形態と同様に形成する。
そして、図１０（ａ）に示すように、グリッド状の板状体２６を溝部２に相当する領域に載置する。
この後、図１０（ｂ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【００６２】
そして図１０（ｃ）に示すように、銅板からなるリードフレーム本体１を裏面から化学的機械研磨（ＣＭＰ）によりエッチングし、封止樹脂１３から第１の導体層３ｂを露呈せしめる。
【００６３】
この後図１１（ｄ）に示すように、第１の導体層３ａとしての金層を無電解めっきにより形成する。
【００６４】
そして図１１（ｅ）に示すように、リード端子１０（１０ａ、１０ｂ、１０ｃ（３，３ａ、３ｂ、３ｃ））の露呈面側に粘着テープ１４を貼着し、固定する。
【００６５】
この後図１１（ｆ）に示すように、粘着テープ１４の貼着されていない側の面から力をかけ、粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【００６６】
このようにして個々の半導体装置に分断される。そして、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【００６７】
かかる方法によれば、樹脂封止領域にグリッドを挿入しておくことにより、封止樹脂の欠如部を形成し、この欠如部から分断を容易にするものである。これにより、分断に際しダイシングブレードを用いることなく分断を行うことが可能となる。
【００６８】
なお、前記実施の形態では、バイポーラトランジスタの実装について説明したが、このようなディスクリート素子に限定されることなく、ＩＣやＬＳＩなどにも適用可能であることはいうまでもない。
【００６９】
【発明の効果】
以上説明してきたように、半導体装置の製造方法によれば、位置ずれもなく信頼性の高い薄型半導体装置を歩留まりよく実装することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は下面図、（ｄ）は（ａ）のＢ−Ｂ断面図である。
【図２】本発明の第１の実施の形態に係るリードフレームの要部拡大断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図６】本発明の第１の実施の形態に係る半導体装置を示す図である。
【図７】本発明の第２の実施の形態に係る半導体装置の製造工程図である。
【図８】本発明の第２の実施の形態に係る半導体装置の製造工程図である。
【図９】本発明の第２の実施の形態の方法で形成した半導体装置を示す図である。
【図１０】本発明の第３の実施の形態に係る半導体装置の製造工程図である。
【図１１】本発明の第３の実施の形態に係る半導体装置の製造工程図である。
【図１２】従来例の半導体装置を示す図である。
【符号の説明】
１ リードフレーム本体
２ 溝部
３ａ 第１の導体層
３ｂ 第２の導体層
３ｃ 第３の導体層
１０ リードフレーム
１０ａ ダイパッド
１０ｂ、１０ｃ ボンディングパッド
１１ 半導体チップ
１２ ボンディングワイヤ
１３ 封止樹脂
１３Ｓ 樹脂材料
２６ グリッド状の板状体
Claims (4)
- 金属製の板状体からなるリードフレーム本体表面に、リード形成領域を残して開口するようにレジストパターンを形成する工程と、
前記レジストパターンをマスクとしてエッチングを施し、前記リードフレーム本体のリード部を除く領域に所望の深さの溝部を形成する工程と、
前記リードフレーム本体表面に半導体チップを搭載し、前記リード部に、電気的接続を行なう半導体チップ搭載工程と、
前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、
リードフレーム本体を裏面からエッチングし、前記封止樹脂およびリード部を同一面上に露呈せしめるエッチング工程と、
前記リード部にめっきを施し、前記リード部を前記封止樹脂裏面から突出せしめるめっき工程と、
個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする半導体装置の製造方法。 - 前記溝部を形成する工程は、異方性エッチングにより深さ５〜５０μｍの溝部を形成する工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記樹脂封止工程に先立ち、前記封止樹脂とは異なる樹脂材料を塗布し、前記リード部の突出高さよりも低い位置まで樹脂膜を形成する工程を含み、
前記エッチング工程後、前記めっき工程に先立ち、前記樹脂膜を選択的に除去し、前記リード部を前記封止樹脂から突出せしめる工程を含むことを特徴とする請求項１または２に記載の半導体装置の製造方法。 - 前記樹脂封止工程に先立ち、前記半導体素子搭載面上の、前記半導体装置間領域に相当する領域にグリッド状の板状体を装着する工程を含み、前記ダイシング工程に先立ち前記板状体をエッチング除去することにより、ダイシングラインを形成する工程を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017436A JP2004228493A (ja) | 2003-01-27 | 2003-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017436A JP2004228493A (ja) | 2003-01-27 | 2003-01-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004228493A true JP2004228493A (ja) | 2004-08-12 |
Family
ID=32904589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003017436A Pending JP2004228493A (ja) | 2003-01-27 | 2003-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004228493A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370589C (zh) * | 2005-04-07 | 2008-02-20 | 江苏长电科技股份有限公司 | 新型集成电路或分立元件超薄无脚封装工艺 |
| KR101297662B1 (ko) | 2008-04-10 | 2013-08-21 | 삼성테크윈 주식회사 | 리드프레임의 제조방법 |
-
2003
- 2003-01-27 JP JP2003017436A patent/JP2004228493A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100370589C (zh) * | 2005-04-07 | 2008-02-20 | 江苏长电科技股份有限公司 | 新型集成电路或分立元件超薄无脚封装工艺 |
| KR101297662B1 (ko) | 2008-04-10 | 2013-08-21 | 삼성테크윈 주식회사 | 리드프레임의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7919875B2 (en) | Semiconductor device with recess portion over pad electrode | |
| JP3521758B2 (ja) | 半導体装置の製造方法 | |
| US7091606B2 (en) | Circuit device and manufacturing method of circuit device and semiconductor module | |
| JP3897704B2 (ja) | リードフレーム | |
| JP4417150B2 (ja) | 半導体装置 | |
| US20030197199A1 (en) | Semiconductor device and semiconductor module | |
| JP3778773B2 (ja) | 板状体および半導体装置の製造方法 | |
| JP2004071898A (ja) | 回路装置およびその製造方法 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP2000243887A (ja) | 半導体装置とその製造方法 | |
| JP2004071899A (ja) | 回路装置およびその製造方法 | |
| JP2004207275A (ja) | 回路装置およびその製造方法 | |
| JP3561683B2 (ja) | 回路装置の製造方法 | |
| JP4987041B2 (ja) | 半導体装置の製造方法 | |
| JP4283240B2 (ja) | 半導体装置の製造方法 | |
| JP2004228493A (ja) | 半導体装置の製造方法 | |
| KR100381349B1 (ko) | 판형체, 리드 프레임 및 반도체 장치의 제조 방법 | |
| JP2004207278A (ja) | 回路装置およびその製造方法 | |
| JP4454422B2 (ja) | リードフレーム | |
| JP3863816B2 (ja) | 回路装置 | |
| JP4488819B2 (ja) | リードフレーム | |
| JP2004221555A (ja) | フィルム付き半導体素子、半導体装置およびそれらの製造方法 | |
| JP2007109914A (ja) | 半導体装置の製造方法 | |
| JP3913622B2 (ja) | 回路装置 | |
| KR100558269B1 (ko) | 금속 칩 스케일 반도체패키지 및 그 제조방법 |