JP3897704B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP3897704B2
JP3897704B2 JP2003008349A JP2003008349A JP3897704B2 JP 3897704 B2 JP3897704 B2 JP 3897704B2 JP 2003008349 A JP2003008349 A JP 2003008349A JP 2003008349 A JP2003008349 A JP 2003008349A JP 3897704 B2 JP3897704 B2 JP 3897704B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
conductor layer
layer
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003008349A
Other languages
English (en)
Other versions
JP2004221399A (ja
Inventor
健 小林
久雄 諏合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003008349A priority Critical patent/JP3897704B2/ja
Priority to EP04000655A priority patent/EP1439575A3/en
Priority to TW093101000A priority patent/TWI339429B/zh
Priority to US10/757,388 priority patent/US7659634B2/en
Priority to KR1020040002848A priority patent/KR101007595B1/ko
Priority to CN2004100019485A priority patent/CN1518099B/zh
Publication of JP2004221399A publication Critical patent/JP2004221399A/ja
Priority to US11/092,892 priority patent/US7723161B2/en
Application granted granted Critical
Publication of JP3897704B2 publication Critical patent/JP3897704B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K11/00—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves
    • F16K11/02—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit
    • F16K11/08—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only taps or cocks
    • F16K11/085—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only taps or cocks with cylindrical plug
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/06—Construction of housing; Use of materials therefor of taps or cocks
    • F16K27/065—Construction of housing; Use of materials therefor of taps or cocks with cylindrical plugs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、リードフレーム、その製造方法、それを用いた半導体装置、およびその製造方法にかかり、特に樹脂封止型半導体装置の外部端子の形成に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータ、携帯電話に代表される電子機器の小型化に伴う電子部品の高密度実装化が進んでおり、それに伴いダイオード、トランジスタなどの半導体装置においては、実装面積を縮小するため、面実装タイプの半導体装置の使用が増加している。
【０００３】
このような面実装タイプの半導体装置においては、製造コスト低減のために、パッケージの形態としては、材料が安く、生産性の良好な樹脂封止型半導体装置が広く使用されている。
【０００４】
そして、半導体装置の小型化薄型化への目的から、リードとなる領域に突起を形成したリードフレームを用いて半導体チップを搭載し、電気的接続を行い、樹脂封止を行った後、この突起を残して裏面から樹脂とともにリードフレームを研磨除去し、薄型化するとともに、ダイシングによって個々の半導体装置に分割する技術が提案されている。
【０００５】
その一例として、図１１に示す半導体装置が提案されている（特許文献１参照）。この半導体装置では、リードフレーム上に半導体チップを固着し、電気的接続を行った後、樹脂封止を行うことにより、リードフレームの裏面から封止をおこないリードフレーム上に半導体チップ７２を固着し外部接続用電極となるアイランド６１、６１Ａとそのアイランド６１、６１Ａから延在形成され隣接するアイランド上に固着した半導体チップ７２の他の外部接続用電極となる複数のリード端子６２、６３、６２Ａ、６３Ａとなるフレームが連結バーによって列方向に配置された複数のリードフレームの各アイランド上に導電ペーストを付着して半導体チップ７２を固着し、隣接するリード端子と電気的に接続して、半導体チップおよびリード端子を被覆し、アイランドおよびリード端子の裏面を露呈するように、リードフレーム上に樹脂層を形成し、半導体チップが固着されたアイランドと半導体チップとを電気的に接続されたリード端子とを囲む領域で個々に分割する。
【０００６】
【特許文献１】
特開平１０−３１３０８２号公報
【０００７】
【発明が解決しようとする課題】
この技術によれば、小型化をはかることは可能であるが、樹脂封止型半導体装置のプリント基板への当接面すなわち、半導体集積回路装置の裏面側は樹脂面と外部端子となるリード端子とが同一平面上にあるため、わずかな寸法ずれによってもプリント基板上の回路パターンとの接続を確実にすることができず、接触不良の原因となっていた。
【０００８】
また、リード端子を突出させようとすると、ダイシング後にバンプ（突出部）を形成するめっき工程が必要となり、工数が増大するという問題があった。
【０００９】
本発明は、前記実情に鑑みてなされたものであり、製造が容易で、極めて薄くかつ信頼性の高い半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明は、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成された複数のリードを含むリード部とを具備し、前記リードは、前記溝部の前記リードフレーム本体と当接する領域に、ボンディング工程における熱によるリードフレーム本体とリードとの界面反応を抑制するニッケル、チタン、タングステンのいずれかからなるバリア層を具備したことを特徴とする。
【００１１】
かかる構成によれば、溝部から突出するようにリード部が形成されているため、封止樹脂からリード部が突出するように実装することができ、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となり、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００１２】
また、この外部端子は、リードフレーム本体を介して電気的に接続された状態で形成可能であるため、形成時には、リードフレーム本体を電極として電解めっきを用いて形成することができ、高精度に厚さを制御することができ、高効率で信頼性の高い外部端子を形成することができる。
【００１３】
また、前記リード部に半導体チップを搭載し、ワイヤボンディングあるいはダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高い半導体装置を提供することが可能となる。具体的には従来の半導体装置の４分の３程度の薄型化が可能となる。
【００１４】
また、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００１５】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないようにすることができる。従って、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００１６】
また、リードは封止樹脂の一主面からのみ導出されており、封止樹脂の側面から導出されることがないため、このリード導出部から空気中の水分が浸入したりすることもなく、信頼性の高いものとなる。
【００１７】
加えて、リード部の断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリード部パターンの形成が容易となる。
【００１８】
また、本発明のリードフレームでは、前記リードを、前記溝部内に形成された第1の導体層と、前記第1の導体層の上層に積層された第2の導体層と、前記第2の導体層の上層に形成された第３の導体層とを備え、前記第１の導体層が、実装部材に実装され、前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする。
【００１９】
かかる構成によれば、リードを３層構造で構成し、接続すべき部材に対応した材料で構成するとともに、中心に位置する本体としては安価で導電性の高い材料で構成するのが望ましい。
【００２０】
また、本発明のリードフレームでは、前記第１の導体層は、前記溝部の内壁全体を覆うように形成されたことを特徴とする。
【００２１】
かかる構成によれば、このリードフレームを用いて半導体装置を形成する際、封止樹脂から露呈するリード部が、前記第１の導体層のみとなるようにすることができる。従って、第１の導体層を、金など、安定で半田と共晶を形成し易い金属で構成すれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００２２】
この場合第１の導体層のみを安定で酸化しにくい材料で形成し、第２の導体層は安価で低抵抗となるようにすればよい。又第１および第３の導体層は半田で接合し易い材料で形成すればよい。又第３の導体層は第２の導体層と同一材料で構成してもよい。
【００２３】
望ましくは、第１の導体層が溝部の内壁全体を覆いかつ前記溝部周囲の平坦面の一部を覆うようにすれば、実装後に、確実に第２の導体層が露呈しないようにすることができ、より信頼性の高い半導体装置を形成することが可能となる。
【００２４】
本発明のリードフレームでは、前記第1および第2の導体層の界面が、前記リードフレーム本体表面よりも上層に位置していることを特徴とする。
【００２５】
かかる構成によれば、実装後、第２の導体層は封止樹脂によって完全に封止され、表面に露呈することがないため、上記リードフレームと同様に、安定で長寿命のリードフレームを提供することができる。
【００２６】
また、本発明のリードフレームは、前記リードが、前記第1の導体層と、前記溝部との間に、前記リードフレーム本体と前記第1の導体層との反応を抑制するバリア層を具備してなることを特徴とする。
【００２７】
かかる構成によれば、ニッケル、チタンなどのバリア層の存在により、ボンディング工程における熱によって第１の導体層とリードフレーム本体との界面反応が生じ、第１の導体層が劣化するのを防止することができる。このバリア層は、薄く形成しておけばよく、また最後にエッチング除去するようにしてもよい。
【００２８】
また、本発明のリードフレームは、前記第1の導体層は、半田と共晶を形成し得る金属で構成されていることを特徴とする。
【００２９】
かかるリードフレームを用いて実装した半導体装置によれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
【００３０】
また、本発明のリードフレームによれば、前記第３の導体層が、ワイヤボンディング性の高い金属であることを特徴とする。
【００３１】
かかる構成によれば、第３の導体層として、金などのワイヤボンディング性の高い金属を用いることにより、半導体チップの実装が容易となる。
【００３２】
また、本発明のリードフレームによれば、前記第３の導体層を、半導体チップのボンディングパッドとのボンディング性の高い金属で構成するようにしたことを特徴とする。
【００３３】
かかる構成によれば、ダイレクトボンディングにより、半導体チップを搭載するような場合にも、実装が容易となる。
【００３４】
さらにまた、本発明のリードフレームによれば、前記第１および第3の導体層は、膜厚が０．５から２μｍであることを特徴とする。
【００３５】
かかる構成によれば、全体厚さを十分に小さくすることができ、かつ、第２の導体層の膜厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。
【００３６】
また、本発明のリードフレームでは、前記第１の導体層は、金層であることを特徴とする。
【００３７】
かかる構成によれば、半田と共晶を形成し易く、かつ安定で低抵抗の外部端子を構成することが出来る。
【００３８】
さらにまた、本発明のリードフレームでは、前記第３の導体層は、金層であることを特徴とする。
【００３９】
かかる構成によれば、半導体チップとの接続性が良好であり、信頼性の高い外部端子を構成することが出来る。
【００４０】
また本発明のリードフレームでは、前記第２の導体層は、ニッケルを主成分とする金属層であることを特徴とする。
【００４１】
かかる構成によれば、金との密着性が良好でかつ低抵抗のリードを形成することが可能となる。
【００４２】
ここでも、第１の導体層を、金など、安定で半田と共晶を形成し易い金属で構成すれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００４３】
またこの場合も第１の導体層のみを安定で酸化しにくい材料で形成し、第２の導体層は安価で低抵抗となるようにすればよい。又第１および第３の導体層は半田で接合し易い材料で形成すればよい。又第３の導体層は第２の導体層と同一材料で構成してもよい。
【００４４】
また本発明のリードフレームの製造方法によれば、金属製の板状体からなるリードフレーム本体表面に、リード形成領域を開口するようにレジストパターンを形成する工程と、前記レジストパターンをマスクとしてエッチングを施し、リード形成領域に所望の深さのリード形成用の溝部を形成する工程と、前記溝部に、前記溝部内から、前記リードフレーム本体表面上に突出するように、ボンディング工程における熱によるリードフレーム本体とリードとの界面反応を抑制するバリア層を介して前記リードフレーム本体と異なる材料からなるリード部を形成する工程とを具備したことを特徴とする。
【００４５】
かかる構成によれば、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。またフォトリソグラフィ工程を用いて微細かつ高精度のリードを形成することができる。
【００４６】
また、本発明のリードフレームの製造方法では、前記リード部を形成する工程は、前記レジストパターンをマスクとして前記溝部の内壁に金属膜を形成する電解めっき工程を含むことを特徴とする。
【００４７】
かかる構成によれば、リードフレーム本体を電極として用いて電解めっきをすることができ、容易に短時間で低抵抗のリードを形成することが可能となる。また、溝部の形成に用いたレジストパターンをマスクとして電解めっきを行うようにしているため、溝部の内壁に沿って金属膜を形成することができる。これにより、最外層の金属膜で全体を覆う層構造の外部端子を容易に形成することが可能となる。
【００４８】
また本発明のリードフレームの製造方法によれば、前記レジストパターンをマスクとして溝部を形成したのち、前記レジストパターンをシュリンクせしめ、前記溝部の周りの前記リードフレーム本体の表面をわずかに露呈せしめるシュリンク工程を含むことを特徴とする。
【００４９】
かかる構成によれば、溝部の周縁を露呈させることができるため、溝部の内壁から平坦部にのし上がるように、導電体層を形成することができる。
【００５０】
また本発明のリードフレームの製造方法によれば、前記リード部を形成する工程は、前記シュリンク工程でシュリンクされたレジストパターンから露呈する前記溝部およびその周辺部に、第1の導体層を形成する工程と、前記第1の導体層の上層に、前記第１の導体層の端縁を残すように積層された第2の導体層を形成する工程と、前記第2の導体層の上層に第３の導体層を形成する工程とを含むことを特徴とする。
【００５１】
かかる構成によれば、溝部の内部から平坦部にのし上がるように第１の導体層を形成した後、第１の導体層の端縁を残すように第２および第３の導体層を積層するようにしているため、外部端子の表面全体が第１の導体層で被覆された外部端子構造を容易に形成することが出来る。
【００５２】
また本発明のリードフレームの製造方法は、前記第２の導体層を形成する工程は、前記第１の導体層の上層に導電性薄膜を形成する工程と、前記導電性薄膜を異方性エッチングによりエッチバックする工程とを含むことを特徴とする。
第１の導体層を溝部の内壁に形成した後、第２の導体層を形成し、エッチバックすれば、第２の導体層全体が第１の導体層で被覆された構造を形成することが可能となる。
【００５３】
また、本発明のリードフレームの製造方法では、前記リード部を形成する工程は、前記溝部に、順次第１乃至第３の導体層を形成する工程を含み、前記第1および第2の導体層の界面が、前記リードフレーム本体表面よりも上層に位置するようにしたことを特徴とする。
【００５４】
かかる構成によれば、外部端子として封止樹脂から露呈する半導体装置表面が第１の導体層で被覆された形状を得ることの出来るリードフレームを容易に形成することが出来る。
【００５５】
また、本発明のリードフレームの製造方法では、前記リード部を形成する工程は、前記第1の導体層と、前記溝部との間に、前記リードフレーム本体と前記第1の導体層との反応を抑制するバリア層を形成する工程を含むことを特徴とする。
【００５６】
かかる方法によれば、バリア層が一連のめっき工程などで容易に形成できるため、製造が極めて容易である。
【００５７】
また、本発明のリードフレームの製造方法では、前記溝部を形成する工程は、深さ０．５〜２．５μｍ程度の矩形溝を形成する異方性エッチング工程を含むことを特徴とする。
【００５８】
かかる方法によれば、パターン精度の良好な微細リードの形成が可能となる。０．５μｍに満たないと、十分に低抵抗化をはかることができない。また、２．５μｍ程度を越えると、半導体装置としての薄型化をはばむことになる。
【００５９】
また、本発明の半導体装置は、半導体チップと、前記半導体チップに接続されたリード部と、封止樹脂とを具備し、前記リード部は、前記封止樹脂の一主面から、前記リード部の裏面の一部が突出するように形成され、後に除去されるリードフレーム本体に形成された溝部に、ボンディング工程における熱によるリードフレーム本体とリードとの界面反応を抑制するバリア層を介して外面側から内面側に向かって成膜された薄膜であることを特徴とする。
【００６０】
かかる構成によれば、プリント基板などの実装部材への実装面となるリード部の外表面が成膜時のベース側となっているため、配向性が良好で、緻密かつ良好な表面状態を維持しており、信頼性の高い接続が可能となる。
【００６１】
また、本発明の半導体装置では、前記リードは、第1の導体層と、前記第1の導体層の内側に積層された第2の導体層と、前記第2の導体層の内側に形成された第３の導体層とを備え、前記封止樹脂から露呈する前記リードの表面全体が第１の導体層で被覆されていることを特徴とする。
【００６２】
かかる構成によれば、封止樹脂から露呈するリード部が、前記第１の導体層のみとなるようにすることができるため、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【００６３】
また、本発明の半導体装置では、前記リードは、前記第1および第2の導体層の界面が、前記封止樹脂の表面よりも内側に位置していることを特徴とする。
【００６４】
かかる構成によれば、実装後、第２の導体層は封止樹脂によって完全に封止され、表面に露呈することがないため、上記半導体装置と同様に、安定で長寿命のリードフレームを提供することができる。
【００６５】
また、本発明の半導体装置では、前記第1の導体層は、半田と共晶を形成し得る金属で構成されていることを特徴とする。
【００６６】
また、本発明の半導体装置では、前記第３の導体層は、ワイヤボンディングし得る金属であることを特徴とする。
【００６７】
また、本発明の半導体装置では、前記第３の導体層は、半導体チップのボンディングパッドとボンディングし得る金属であることを特徴とする。
【００６８】
また、本発明の半導体装置では、前記第１および第3の導体層は、膜厚が０．５から２μｍであることを特徴とする。
【００６９】
また、本発明の半導体装置では、前記第１の導体層は、金層であることを特徴とする。
【００７０】
また、本発明の半導体装置では、前記第３の導体層は、金層であることを特徴とする。
【００７１】
また、本発明の半導体装置では、前記第２の導体層は、ニッケルを主成分とする金属層であることを特徴とする。
【００７２】
また、本発明の半導体装置の製造方法は、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、ボンディング工程における熱によるリードフレーム本体とリードとの界面反応を抑制するバリア層を介して前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成されたリード部とを具備したリードフレームを用意し、前記リードフレームに、半導体チップを搭載し、前記リード部に電気的接続を行う半導体チップ搭載工程と、前記半導体チップを覆うように封止樹脂で被覆する樹脂封止工程と、前記リードフレーム本体をエッチング除去する工程と、個々の半導体装置にダイシングするダイシング工程とを具備したことを特徴とする。
【００７３】
かかる構成によれば、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。
【００７４】
また、溝部から突出するようにリード部が形成されているため、封止樹脂からリード部が突出した状態が、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することができ、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。
【００７５】
また、容易に薄型で信頼性の高い半導体装置を提供することが可能となる。
【００７６】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないようにすることができ、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
【００７７】
加えて、リード部の断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度の半導体装置の形成が容易となる。
【００７８】
また、本発明の半導体装置の製造方法は、前記リードは、前記溝部内に形成された第1の導体層と、前記第1の導体層の上層に積層された第2の導体層と、前記第2の導体層の上層に形成された第３の導体層とを備え、前記第１の導体層が、プリント基板などの実装部材に実装され、前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする。
【００７９】
かかる構成によれば、容易に安価で信頼性の高い薄型半導体装置を提供することが可能となる。
【００８０】
また、本発明の半導体装置の製造方法は、前記リードは、前記溝部の内壁全体を覆うように形成されたことを特徴とする。
【００８１】
かかる構成によれば、より信頼性の高い薄型半導体装置を、工数を増大することなく形成することが可能となる。
【００８２】
また、本発明の半導体装置の製造方法は、前記第1および第2の導体層の界面が、前記リードフレーム本体表面よりも上層に位置していることを特徴とする。
【００８３】
かかる構成によっても、信頼性の高い薄型半導体装置を、工数を増大することなく形成することが可能となる。
【００８４】
また、本発明の半導体装置の製造方法は、前記リードは、前記第1の導体層と、前記溝部との間に、前記リードフレーム本体と前記第1の導体層との反応を抑制するバリア層を具備し、樹脂封止後、前記バリア層をエッチング除去する工程を含むことを特徴とする。
【００８５】
かかる構成によれば、ボンディング工程における熱による界面反応によって、第１の導体層が劣化するのを防止することができる。
【００８６】
【発明の実施の形態】
次に本発明の実施の形態について図面を参照して詳細に説明する。
（第1の実施の形態）
図１（ａ）乃至（ｄ）は、本発明の第１の実施の形態の半導体装置を示す上面図、Ａ−Ａ断面図、下面図、Ｂ−Ｂ断面図である。この半導体装置は、バイポーラトランジスタを構成する半導体チップ１１をリードフレーム１０のダイパッド１０ａに載置するとともに、コレクタに接続されたパッド、エミッタに接続されたパッドを、リード端子１０ｂ、１０ｃとに夫々ボンディングワイヤ１２を介して電気的接続を行うとともに、封止樹脂１３で封止し、この封止樹脂の裏面からベース端子を構成するダイパッド１０ａ、エミッタ端子およびコレクタ端子を構成するリード端子１０ｂ、１０ｃをわずかに突出せしめ、面実装タイプの半導体装置を構成したことを特徴とするものである。
【００８７】
このダイパッドおよび、リード端子は、３層構造をなすもので、図２に要部拡大説明図を示すように、膜厚０．０００５ｍｍのニッケル層からなるバリア層３ａと、このバリア層３ａの上層に形成された膜厚０．００１５ｍｍの金層からなる第1の導体層３ｂと、前記第1の導体層の上層に積層された膜厚０．０３０ｍｍのニッケル層からなる第2の導体層３ｃと、前記第2の導体層の上層に形成された膜厚０．０００７ｍｍの金層からなる第３の導体層３ｄとを備えたことを特徴とする。
【００８８】
そしてこのリードフレームは、図３に要部拡大断面図を示すように、リードフレーム本体１としての銅板の表面に形成された深さ０．００８ｍｍの溝部２内に、バリア層３ａと、第1の導体層３ｂ、第２の導体層３ｃ、第３の導体層３ｄが順次積層されており、この第1の導体層が（バリア層３ａを介して）溝部２の内壁を覆うように形成されていることを特徴とする。この図ではレジストＲ除去前の状態を示している。
【００８９】
次に、この半導体装置の実装方法について説明する。
まず、このリードフレームの製造方法について説明する。
この方法では、金属製の板状体（銅板）からなるリードフレーム本体表面に、フォトリソグラフィにより、浅い溝部２を形成し、この溝部２内に、電解めっきにより４層構造の金属層からなるリード部を、この溝部内から、前記リードフレーム本体表面上に突出するように形成する。
【００９０】
すなわち、図４（ａ）に示すように、銅板からなるリードフレーム本体１を用意する。
【００９１】
そして図４（ｂ）に示すように、レジストＲを塗布する。
【００９２】
この後図４（ｃ）に示すように、フォトリソグラフィによりレジストＲをパターニングし、このレジストＲをマスクとして異方性エッチングにより断面矩形深さ０．５〜２．５μｍ程度の浅い溝２を形成する。
【００９３】
この後図５（ｄ）に示すように、レジストＲを残したまま、めっき液としてスルホン酸ニッケル水溶液を用いためっき液に浸漬し、電解めっきによりバリア層３ａとしてのニッケル層３ａを形成する。
【００９４】
そして図５（ｅ）に示すように、順次第１の導体層３ｂとしての金層、第２の導体層３ｃとしてのニッケル層を電解めっきにより順次積層する。このとき溝部２の内壁全体にバリア層３ａとしてのニッケル層および第１の導体層３ｂとしての金層が形成される。
【００９５】
さらに、第３の導体層３ｄとしての金層を形成する。
【００９６】
そして最後に図５（ｇ）に示すようにレジストＲを除去し、本発明の第１の実施の形態のリードフレームが形成される。
【００９７】
次にこのリードフレームを用いたバイポーラトランジスタの製造方法について説明する。
【００９８】
まず図６（ｈ）に示すように、図４（ａ）乃至図５（ｇ）に示したリードフレームのダイパッド１０ａに半導体チップ１１の裏面が搭載されるように固着し、ボンディングワイヤ１２によって半導体チップとリード端子との電気的接続行う。
【００９９】
この後、図６（ｉ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
【０１００】
そして最後に図６（ｊ）に示すように、銅板からなるリードフレーム本体１をエッチング除去し、封止樹脂１３からバリア層３ａ、および第１の導体層３ｂが露呈した半導体装置を得ることが出来る。
【０１０１】
そして図７（ｋ）に示すように、リード端子３（３ａ、３ｂ、３ｃ）の露呈面側に粘着テープ１４を貼着し、固定する。
【０１０２】
この後図７（ｌ）に示すように、粘着テープ１４の貼着されていない側の面からダイシングブレード１６を用いて粘着テープ１４に到達するまでダイシング溝１５を形成し、分離する。
【０１０３】
そして、図７（ｍ）に示すように、プリント基板などへの装着時にはこの粘着テープ１４から半導体装置を剥離して実装する。
【０１０４】
なお、ボンディング後、封止工程後のリードフレーム本体とともに、バリア層はエッチング除去しておくようにしてもよい。
【０１０５】
かかる構成によれば、封止樹脂表面から、リード部が突出して形成されているため、封止樹脂からリード部が突出するように安定して実装することができる。従って、プリント基板などへの実装に際し、接触不良のない半導体装置を提供することが可能となる。このように本実施の形態によれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
【０１０６】
また、前記リード部に半導体チップを搭載し、ワイヤボンディングあるいはダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高い半導体装置を提供することが可能となるため最大限に薄型化を行うことが可能となる。従来の半導体装置の４分の３程度の薄型化は極めて容易に可能となる。
【０１０７】
また、半導体チップの搭載時には、リードフレーム本体にリード部が固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。また、バリア層が設けられているため、半導体素子の搭載時あるいはワイヤボンディング時に接続部が高温となった場合にも、リード部の劣化を防止することができる。このバリア層はそのままにしておいてもよいし、最後にエッチング除去するようにしてもよい。エッチングに際しては、樹脂封止後エッチングするようにすれば、他の領域は封止樹脂で被覆されているため、そのままエッチング液に浸漬すればよく、極めて作業性が良好である。
【０１０８】
さらにまた、樹脂封止後、個々の半導体装置に分離するためのダイシングを行うことになるが、ダイシング領域にはリード部が存在しないため、ダイシング時にブレードがリード部を切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
また、半導体装置の主面からのみリード部が導出されているため、リード部の導出部から空気が浸入したりすることもなく、信頼性の高い半導体装置を得ることが可能となる。
【０１０９】
加えて、リード部の断面形状も、溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリード部パターンの形成が容易となる。
【０１１０】
また、半導体装置の封止樹脂から露呈するリード部が、金層となっているため、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
なおこの第１の導体層としては、金、錫、パラジウム半田など、安定で半田と共晶を形成し易い金属で構成すればよい。
【０１１１】
また、バリア層の存在により、第１の導体層と、リードフレーム本体とがボンディング工程における熱による界面反応によって、第１の導体層が劣化するのを防止することができる。このバリア層は、ニッケルのほかチタン、タングステンなどでもよく、薄く形成しておけばよい。また最後にエッチング除去するようにしてもよい。金−シリコンの共晶半田の場合、４００℃程度の高温のボンディング工程が必要となる。一方、金−錫、金−ゲルマニウムなどの３５０℃程度の比較的低温でボンディング可能なものについては、バリア層の形成は不要となる。
【０１１２】
また、本発明のリードフレームにおいては、前記第1の導体層は、半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。
【０１１３】
また、第３の導体層については、ワイヤボンディング性の高い金属を用いれば、半導体チップの実装が容易となる。
【０１１４】
このリードフレームは、ワイヤボンディングにもダイレクトボンディングにも適用可能であり、第３の導体層を、半導体チップのボンディングパッドとのボンディング性の高い金属で構成すればよい。
【０１１５】
さらにまた、第１および第3の導体層は、ボンディングおよび実装性を向上するためのものであり、十分に薄く形成するのが望ましい。
【０１１６】
これにより、全体厚さを十分に小さくすることができ、かつ、第２の導体層の膜厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。
【０１１７】
なお、前記第１の実施の形態では、バリア層を設けたが、バリア層なしに３層構造のリードを構成するようにしてもよい。
さらに、本実施の形態のリードフレームの製造方法によれば、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。
【０１１８】
また、第１の導体層が、（バリア層を介してはいるが、）リードフレーム本体の溝部の内壁全体に形成されているため、樹脂封止後は、第２の導体層は封止樹脂から露呈しないようにすることができる。また、第１および第２の導体層の界面は、溝部の上面よりも上層にくるようにするのが望ましいが、第１および第２の導体層の界面が溝部の上面よりも下層に位置していても、第２の導体層が酸化により劣化されにくいものであればよいことはいうまでもない。
【０１１９】
また、本発明のリードフレームの製造方法では、前記リード部を形成する工程は、前記レジストパターンをマスクとして前記溝部の内壁に金属膜を形成するようにしているため、容易に短時間で低抵抗のリードを形成することが可能となる。
【０１２０】
また、溝部の形成に用いたレジストパターンをマスクとしてエッチングを行うようにしているため、溝部の内壁に沿って金属膜などの導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部端子を容易に形成することが可能となる。
【０１２１】
（第２の実施の形態）
次に本発明の第２の実施の形態について説明する。
本実施の形態の半導体装置では、図１０に示すように、溝部の内部から平坦部にのし上がるように第１の導体層３ｃ、３ｄを形成した後、第１の導体層３ｂの端縁を残すように第２および第３の導体層を積層するようにし、外部端子の表面全体が第１の導体層で被覆された外部端子構造を形成するものである。
なおここでは第１の導体層３ｂの外層にバリア層３ａとしてのニッケル層を形成している。
【０１２２】
このように、溝部の周縁を露呈させ、溝部の内壁から平坦部にのし上がるように、導電体層を形成する。従ってこの構成では、リード端子の表面全体が第１の導体層で被覆されており、ニッケル層からなる第２の導体層３ｃは樹脂内に埋め込まれて外気に触れないように構成される。
【０１２３】
この半導体装置に用いられるリードフレームの製造方法では、リード部の形成に際し、レジストパターンをマスクとして溝部の内壁に金属膜を形成する電解めっき工程を用いている。
【０１２４】
またこの方法では、溝部の形成に用いたレジストパターンをマスクとして電解めっきを行うようにしているため、溝部の内壁に沿って金属膜などの導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部端子を形成する。
【０１２５】
図８乃至図９は、本発明の第２の実施の形態のリードフレームの製造工程を示す図、図１０はこのリードフレームを用いて形成される半導体装置を示す図である。
【０１２６】
この方法では、特に、レジストパターンをマスクとして溝部を形成したのち、レジストパターンをシュリンクせしめ、この溝部の周りのリードフレーム本体の表面をわずかに露呈せしめるシュリンク工程を含むことを特徴とする。
【０１２７】
すなわち、溝部２を形成する工程までは、図８（ａ）乃至（ｃ）に示すように前記第１の実施の形態において図４（ａ）乃至（ｃ）で説明したのと同様に形成される。そして、図８（ｄ）に示すように、５００℃、３０分の加熱工程を経て、レジストパターンＲをシュリンクさせてレジストパターンＲｓとし、溝部２の周辺部を露呈させる。
【０１２８】
この後、図９（ｅ）に示すように、レジストパターンＲｓを残したまま、スルホン酸ニッケル水溶液を用いためっき液に浸漬し、電解めっきによりバリア層３ａとしてのニッケル層３ａを形成する。このとき、溝部２の内壁に沿って溝部周辺の平坦部に到達するようにバリア層３ａが形成される。
【０１２９】
そして、図９（ｆ）に示すように、順次第１の導体層３ｂとしての金層を形成し、異方性エッチングにより、平坦部の第１の導体層を除去する。
さらにこの上層に、図９（ｇ）に示すように第２の導体層３ｃとしてのニッケル層を電解めっきにより順次積層する。
【０１３０】
さらに、第３の導体層３ｄとしての金層を形成する。
そして最後に図９（ｈ）に示すようにレジストパターンＲｓを除去し、本発明の第２の実施の形態のリードフレームが形成される。
実装に際しては前記第１の実施の形態の半導体装置と同様に形成される。
【０１３１】
このようにして形成された半導体装置は、図１０に示すように、リード端子は表面全体が金層からなる第１の導体層で被覆されているため、ニッケルからなる第２の導体層は表面に露呈していない。従って表面酸化もなく安定で極めて長寿命の半導体装置を形成することが可能となる。
【０１３２】
又バリア層３ａを有しているため高温半田で第３の導体層へのワイヤボンディングがなされても、第１の導体層がリードフレーム本体と反応したりすることもない。
【０１３３】
なお、前記実施の形態では、バイポーラトランジスタの実装について説明したが、このようなディスクリート素子に限定されることなく、ICやLSIなどにも適用可能であることはいうまでもない。
【０１３４】
【発明の効果】
以上説明してきたように、本発明のリードフレームによれば、極めて容易に高精度かつ薄型でかつ信頼性の高い半導体装置を形成することが可能となる。
また、本発明のリードフレームの製造方法によれば、金属基板の一部を選択的に軽くエッチングし、この溝部にリード端子を形成するようにしているため、極めて容易に薄型の半導体装置を形成することが可能となる。
さらに本発明の半導体装置によれば、薄型で信頼性の高いものとなる。
また、本発明の半導体装置の製造方法によれば、位置ずれもなく信頼性の高い薄型半導体装置を歩留まりよく実装することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置を示す図であり、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は下面図、（ｄ）は（ａ）のＢ−Ｂ断面図である。
【図２】本発明の第１の実施の形態に係るリードフレームの要部拡大断面図である。
【図３】本発明の第１の実施の形態に係る半導体装置の概念説明図である。
【図４】本発明の第１の実施の形態に係るリードフレームの製造工程図である。
【図５】本発明の第１の実施の形態に係るリードフレームの製造工程図である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造工程図である。
【図８】本発明の第２の実施の形態に係るリードフレームの製造工程図である。
【図９】本発明の第２の実施の形態に係るリードフレームの製造工程図である。
【図１０】本発明の第２の実施の形態で形成された半導体装置を示す図である。
【図１１】従来例の半導体装置を示す図である。
【符号の説明】
１ リードフレーム本体
２ 溝部
３ａ バリア層
３ｂ 第１の導体層
３ｃ 第２の導体層
３ｄ 第３の導体層
１０ リードフレーム
１０ａ ダイパッド
１０ｂ、１０ｃ ボンディングパッド
１１ 半導体チップ
１２ ボンディングワイヤ
１３ 封止樹脂

Claims (12)

  1. 金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成された複数のリードを含むリード部とを具備し、
    前記リードは、前記溝部の前記リードフレーム本体に当接する領域に、ボンディング工程における熱によるリードフレーム本体とリードとの界面反応を抑制するニッケル、チタン、タングステンのいずれかからなるバリア層を具備したことを特徴とするリードフレーム。
  2. 前記リードは、前記溝部に前記バリア層を介して形成された第１の導体層と、前記第1の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、
    前記第１の導体層が実装部材に実装され、
    前記第３の導体層が、半導体チップのダイパッドに実装されるように構成された請求項1に記載のリードフレーム。
  3. 前記第１の導体層は、前記溝部の内壁全体を覆うように形成された請求項２に記載のリードフレーム。
  4. 前記第１および第２の導体層の界面が、前記リードフレーム本体表面よりも上層に位置していることを特徴とする請求項２または３に記載のリードフレーム。
  5. 前記バリア層はニッケルである請求項１乃至４のいずれかに記載のリードフレーム。
  6. 前記第1の導体層は、半田と共晶を形成し得る金属で構成されていることを特徴とする請求項２乃至５のいずれかに記載のリードフレーム。
  7. 前記第１導体層は、膜厚が０．５から２μｍであることを特徴とする請求項２乃至６のいずれかに記載のリードフレーム。
  8. 前記第１の導体層は、金層であることを特徴とする請求項２乃至７のいずれかに記載のリードフレーム。
  9. 前記第３の導体層は、金層であることを特徴とする請求項２乃至８のいずれかに記載のリードフレーム。
  10. 前記第２の導体層は、ニッケルを主成分とする金属層であることを特徴とする請求項２乃至９のいずれかに記載のリードフレーム。
  11. 金属製の板状体からなるリードフレーム本体表面に、リード形成領域を開口するようにレジストパターンを形成する工程と
    前記レジストパターンをマスクとしてエッチングを施し、リード形成領域に所望の深さのリード形成用の溝部を形成する工程と、
    前記溝部の前記リードフレーム本体と当接する領域に、ボンディング工程における熱によるリードフレーム本体とリードとの界面反応を抑制するニッケル、チタン、タングステンのいずれかからなるバリア層を介して、前記溝部内から、前記リードフレーム本体表面上に突出するように前記リードフレーム本体と異なる材料からなる金属膜を形成し、複数のリードを含むリード部を形成する工程とを具備したことを特徴とするリードフレームの製造方法。
  12. 前記第１導体層は、膜厚が０．５から２μｍであることを特徴とする請求項２乃至６のいずれかに記載のリードフレーム。
JP2003008349A 2003-01-16 2003-01-16 リードフレーム Expired - Fee Related JP3897704B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003008349A JP3897704B2 (ja) 2003-01-16 2003-01-16 リードフレーム
EP04000655A EP1439575A3 (en) 2003-01-16 2004-01-14 Semiconductor device with a lead frame and method of manufacturing the same
US10/757,388 US7659634B2 (en) 2003-01-16 2004-01-15 Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device
KR1020040002848A KR101007595B1 (ko) 2003-01-16 2004-01-15 리드 프레임, 그 제조방법, 이를 이용한 반도체 장치 및그 제조방법
TW093101000A TWI339429B (en) 2003-01-16 2004-01-15 Lead frame and method of manufacturing the same
CN2004100019485A CN1518099B (zh) 2003-01-16 2004-01-16 引线框架及其制造方法和使用引线框架的半导体器件
US11/092,892 US7723161B2 (en) 2003-01-16 2005-03-30 Lead frame, method of manufacturing the same, semiconductor device using lead frame and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003008349A JP3897704B2 (ja) 2003-01-16 2003-01-16 リードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005071274A Division JP4283240B2 (ja) 2005-03-14 2005-03-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004221399A JP2004221399A (ja) 2004-08-05
JP3897704B2 true JP3897704B2 (ja) 2007-03-28

Family

ID=32588536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003008349A Expired - Fee Related JP3897704B2 (ja) 2003-01-16 2003-01-16 リードフレーム

Country Status (6)

Country Link
US (2) US7659634B2 (ja)
EP (1) EP1439575A3 (ja)
JP (1) JP3897704B2 (ja)
KR (1) KR101007595B1 (ja)
CN (1) CN1518099B (ja)
TW (1) TWI339429B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101091896B1 (ko) * 2004-09-04 2011-12-08 삼성테크윈 주식회사 플립칩 반도체 패키지 및 그 제조방법
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
US7863102B2 (en) * 2008-02-22 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with external interconnects within a die platform
KR100983341B1 (ko) 2008-08-05 2010-09-20 (주)하드램 디지털 마이크로미러 디바이스를 이용한 마킹 장치 및 방법
KR101029028B1 (ko) * 2008-09-19 2011-04-19 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101001876B1 (ko) * 2008-09-19 2010-12-21 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101040136B1 (ko) * 2008-09-23 2011-06-09 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101047603B1 (ko) * 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2012028694A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
US8877555B2 (en) * 2012-11-16 2014-11-04 Alpha & Omega Semiconductor, Inc. Flip-chip semiconductor chip packing method
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
JP2015090350A (ja) * 2013-11-07 2015-05-11 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
WO2017157753A1 (en) * 2016-03-15 2017-09-21 Philips Lighting Holding B.V. An elongated lead frame and a method of manufacturing an elongated lead frame
CN110970329B (zh) * 2019-11-27 2024-03-29 丽智电子（南通）有限公司 一种基于可溶解的保护膜制备晶体二极管的方法
CN111554653A (zh) * 2020-04-13 2020-08-18 东莞链芯半导体科技有限公司 引线框架制作方法及引线框架
CN113241338B (zh) * 2021-07-09 2021-10-19 东莞市春瑞电子科技有限公司 一种无引线预塑封半导体封装支架制备方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148846A (en) * 1980-04-22 1981-11-18 Nec Corp Manufacture of circuit pattern
US4935803A (en) * 1988-09-09 1990-06-19 Motorola, Inc. Self-centering electrode for power devices
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH06148661A (ja) * 1992-11-12 1994-05-27 Matsushita Electric Ind Co Ltd 表示装置用基板の製法
US5976912A (en) 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JPH1167838A (ja) * 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd バンプ付電子部品の製造方法
US6759597B1 (en) * 1998-02-02 2004-07-06 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces
JPH11238840A (ja) 1998-02-19 1999-08-31 Oki Electric Ind Co Ltd リードフレーム
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
JP4362163B2 (ja) 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
JP2001230345A (ja) 2000-02-17 2001-08-24 Sumitomo Metal Mining Co Ltd 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JP3621869B2 (ja) 2000-06-15 2005-02-16 新光電気工業株式会社 半導体装置及びその製造方法
JP2003078094A (ja) * 2001-08-31 2003-03-14 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2007051336A (ja) * 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法

Also Published As

Publication number Publication date
JP2004221399A (ja) 2004-08-05
CN1518099B (zh) 2010-05-05
US7659634B2 (en) 2010-02-09
US7723161B2 (en) 2010-05-25
US20050224918A1 (en) 2005-10-13
KR101007595B1 (ko) 2011-01-12
KR20040066032A (ko) 2004-07-23
EP1439575A2 (en) 2004-07-21
US20040147063A1 (en) 2004-07-29
CN1518099A (zh) 2004-08-04
TW200425445A (en) 2004-11-16
TWI339429B (en) 2011-03-21
EP1439575A3 (en) 2006-10-04

Similar Documents

Publication Publication Date Title
JP3897704B2 (ja) リードフレーム
TW398063B (en) Lead frame and its manufacturing method thereof
JP3784976B2 (ja) 半導体装置
KR100838440B1 (ko) 전자 장치용 기판과 그 제조 방법, 및 전자 장치와 그 제조방법
KR100475619B1 (ko) 배선 기판, 반도체 장치 및 배선 기판의 제조 방법
KR101469770B1 (ko) 전력 소자 패키지 및 그 제조 방법
JP4030200B2 (ja) 半導体パッケージおよびその製造方法
JP4353853B2 (ja) 回路装置の製造方法および板状体
US20050212107A1 (en) Circuit device and manufacturing method thereof
JP2004071898A (ja) 回路装置およびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2004207275A (ja) 回路装置およびその製造方法
JP2015170809A (ja) 半導体装置および半導体装置の製造方法
JP4283240B2 (ja) 半導体装置の製造方法
JP3561683B2 (ja) 回路装置の製造方法
JP4454422B2 (ja) リードフレーム
JP4488819B2 (ja) リードフレーム
JP2001319995A (ja) 半導体装置の製造方法
JP2007027654A (ja) 半導体装置
CN212542424U (zh) 半导体器件
JP2004228493A (ja) 半導体装置の製造方法
JP2006294825A (ja) 半導体集積回路装置
JP2007109914A (ja) 半導体装置の製造方法
JP2007305872A (ja) 半導体装置及びその製造方法
JP2006032474A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060325

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061219

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110105

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120105

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130105

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees