JP2007305872A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007305872A
JP2007305872A JP2006134133A JP2006134133A JP2007305872A JP 2007305872 A JP2007305872 A JP 2007305872A JP 2006134133 A JP2006134133 A JP 2006134133A JP 2006134133 A JP2006134133 A JP 2006134133A JP 2007305872 A JP2007305872 A JP 2007305872A
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
conductive plate
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006134133A
Other languages
English (en)
Inventor
Takumi Otake
匠 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006134133A priority Critical patent/JP2007305872A/ja
Publication of JP2007305872A publication Critical patent/JP2007305872A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】薄型で信頼性の高い面実装型の半導体装置を提供する。
【解決手段】この半導体装置は、凹部を有する導電板４０と、この凹部に一方の電極を介して固着された半導体チップ３０と、半導体チップ３０の他方の電極に固着され、導電板４０に対して略垂直に突出している面実装用の第１の外部接続端子３と、導電板４０に固着され、第１の外部接続端子３と同一方向に突出している面実装用の第２の外部接続端子４と、第１の外部接続端子３及び第２の外部接続端子４の先端部分を除いて全体を被覆している封止樹脂１３とを有している。外部接続端子４と半導体チップ３０とを導電板４０で接続しているため、ワイヤで接続する場合に比べて、ワイヤのループ高さの分だけ樹脂パッケージ１３の高さを減らすことができ、薄型化できる。また、ワイヤレスのため、短絡や断線の虞がなく、信頼性が高い。
【選択図】図２

Description

本発明は、半導体装置とその製造方法に関し、特に、面実装型で薄型の半導体装置の実現を図るものである。
近年、携帯電話等の電子機器は小型化しており、それに伴い、電子部品を小型化するための開発が鋭意進められている。これはＩＣのみならずダイオード等のディスクリート部品においても同様である。
本出願人は、下記特許文献１において、小型に構成できる面実装型の半導体装置を提案している。
図７（ａ）は、この半導体装置の斜視図であり、樹脂封止された状態を示している。図７（ｂ）は、樹脂を除いた状態の半導体装置の上面図であり、図８（ｃ）は、この半導体装置の断面図である。また、図９は、この半導体装置に用いるリードフレーム１０の断面図を示している。
リードフレーム１０は、浅い凹部が形成された銅板１と、この凹部に積層された４層構造の外部接続端子（リード）３、４とから成る。銅板１は最終的に除去され、外部接続端子３、４だけが樹脂１３で封止された半導体装置の接点として露出する（図７（ａ））。
このリードフレーム１０は、図１０に示す手順で製造される。
まず、銅板１を用意して（ａ）、その上にレジスト２０を塗布する（ｂ）。次に、フォトリソグラフィによりレジスト２０をパターニングし、このレジストをマスクとして異方性エッチングを行い、断面が矩形で深さが０．５〜２．５μｍ程度の浅い凹部２１を形成する（ｃ）。
次に、レジスト２０を残したまま、スルホス酸ニッケル水溶液のメッキ液に浸漬して、電解メッキにより膜厚０．０００５ｍｍのニッケル層３ａを成形する。このニッケル層３ａは、銅の拡散を防ぐためのバリア層として作用する。
このニッケル層３ａの上に膜厚０．００１５ｍｍの金層３ｂを積層する。ニッケル層３ａ及び金層３ｂは、凹部２１の内壁全体に形成される。
その上に膜厚０．０３０ｍｍのニッケル層３ｃを形成し、更にその上に膜厚０．０００７ｍｍの金層３ｄを形成する（ｅ）。
最後にレジスト２０を除去して、図９のリードフレーム１０が完成する。
図８は、このリードフレーム１０を用いて面実装型の半導体装置を製造する手順について示している。
リードフレーム１０の外部接続端子３はダイパッドを兼ねており、この外部接続端子３に半導体チップ１１を固着する。ここでは半導体チップ１１としてバイポーラトランジスタのチップを用いており、バイポーラトランジスタのコレクタを外部接続端子３に固着して電気的に接続している。また、図７（ｂ）に示すように、バイポーラトランジスタのエミッタを外部接続端子４の一方に金線１２で接続し、ベースを外部接続端子４の他方に金線１２で接続する（図８（ａ））。
次に、それをエポキシ樹脂１３で封止し、封止樹脂１３で固定された半導体装置を形成する（図８（ｂ））。
最後にリードフレーム１０の銅板１をエッチングで除去し、外部接続端子３、４を露出させる（図８（ｃ））。
特開２００４−２２１３９９号公報
しかし、特許文献１に示す半導体装置は、半導体チップ１１と外部接続端子４とを金線１２で接続しているため、半導体装置の厚みを薄くすることが困難であった。この装置の厚みを薄くしようとして半導体チップ１１に接続する金線１２のループ高さを低くすると、金線１２が半導体チップ１１に接触する事故が発生し、また、半導体チップ１１にボンディングされた金線１２のネック部にストレスが加わり、金線１２の断線事故が発生する。そのため、この半導体装置では、その厚みを薄くすることができない。
本発明は、こうした事情を考慮して創案したものであり、薄型で信頼性の高い面実装型の半導体装置を提供し、また、その製造方法を提供することを目的としている。
本発明の半導体装置は、凹部を有する導電板と、この凹部に一方の電極を介して固着された半導体チップと、半導体チップの他方の電極に固着され、導電板に対して略垂直に突出している面実装用の第１の外部接続端子と、導電板に固着され、第１の外部接続端子と同一方向に突出している面実装用の第２の外部接続端子と、第１の外部接続端子及び第２の外部接続端子の先端部分を除いて全体を被覆している封止樹脂とを有している。
この構成により、外部接続端子と半導体チップとを導電板で接続しているため、ワイヤで接続する場合に必要となる“ループ高さ”を確保する必要がない。
また、本発明の半導体装置では、第１の外部接続端子が固着される半導体チップの他方の電極の表面と、第２の外部接続端子が固着される導電板の面とを同じ高さに設定し、第１の外部接続端子と第２の外部接続端子との導電板に垂直な方向の長さを同じに設定している。
この構成により、この半導体装置を基板に面実装したとき、導電板は基板と平行になる。
また、本発明の半導体装置は、導電板、半導体チップ及び第１の外部接続端子の組合せを、封止樹脂によって複数個被覆し、各組合せの導電板に固着された第２の外部接続端子を直線状に連結する構成としても良い。
この構成により、各半導体チップの第２の外部接続端子を共通化しているため、この半導体装置を実装した基板での配線の引き回し距離を短くすることができる。
また、本発明の半導体装置の製造方法は、金属基板の少なくとも２個所に凹部を形成し、この凹部以外をマスクして、端子用金属を凹部から突出するまで堆積させて面実装用の外部接続端子を形成し、金属基板及び外部接続端子から成るリードフレームを作成する第１のステップと、導電板に凹部を形成し、この凹部に半導体チップを一方の電極を介して固着する第２のステップと、リードフレームの１つの外部接続端子を半導体チップの他方の電極に固着し、他の１つの外部接続端子を導電板の表面に固着してリードフレームを導電板に結合する第３のステップと、第３のステップで得た結合体を樹脂で封止する第４のステップと、第４のステップで得た成形体からリードフレームの金属基板を除去して外部接続端子を封止樹脂から露出させる第５のステップとを備えている。
この製造方法により、樹脂で封止された成形体の一面から外部接続端子が露出し、その一方の外部接続端子と半導体チップとが封止樹脂内で導電板により接続された面実装型の半導体装置を得ることができる。
また、本発明の半導体装置の製造方法では、前記第２のステップ及び第３のステップの処理を、導電板の一面に樹脂テープを接着して行い、前記第４のステップに先立ち、この樹脂テープを前記導電板から取り除くようにしても良い。
導電板に樹脂テープを接着することで、導電板が補強され、また、導電板の加工や移送の操作が容易になる。
本発明の半導体装置は、半導体チップと面実装用の外部接続端子とを導電板で接続しているため、ワイヤで接続する場合に比べて、ループ高さの分だけ樹脂パッケージの高さを減らすことが可能であり、薄型化できる。また、ワイヤレスであるため、短絡や断線の虞がなく、信頼性が高い。
また、本発明の半導体装置は、導電板の作用で、機械的強度が高く、また、半導体チップを磁気からシールドすることができ、また、半導体チップを水分や湿気からも守ることができる。
図１は、本発明の実施形態における半導体装置の斜視図であり、図２は、この半導体装置の断面図である。
この半導体装置には、半導体チップ３０として２端子のバリキャップ（可変容量ダイオード）が格納されている。そのため、樹脂封止された半導体装置は、図１に示すように、二つの外部接続端子３、４を有している。この半導体装置は、特許文献１の半導体装置と同様に、図９のリードフレーム１０に結合され、最終的にリードフレーム１０の銅板１が除去されて、外部接続端子３、４が、樹脂封止された半導体装置から露出する。
この半導体装置は、導電板４０の凹部に半導体チップ３０が固定され、この導電板４０により半導体チップ３０と外部接続端子４とが電気接続されている点に特徴がある。
図３、図４、図５は、この半導体装置を製造する手順について示している。
ここで使用するダイオードチップ３０には、図３（ｂ）に示すように、Ｎ＋シリコン基板３５の表面に形成されたＮ層３４内に、ＰＮ接合を構成するＰ領域３３が形成されている。また、基板表面に形成された酸化シリコンの絶縁膜３２にコンタクトホールが開口され、アノード電極３１が設けられている。
図３（ａ）に示すように、導電板４０に、例えば１ｍｍの厚さの銅合金板を使用し、ダイオードチップ３０を収納することができる凹部４１をエッチングなどで形成する。
次に、図３（ｃ）に示すように、この凹部にカソード電極３６を設けたダイオードチップ３０を固定し、カソード電極３６と導電板４０とを電気的に接続する。カソード電極３６の厚さは、アノード電極３１の表面が導電板４０の表面と略同じ高さになるように設定する。
このダイオードチップ３０を固定した導電板４０は、図３（ｄ）に示すように、樹脂テープ４２に固着してリードフレーム１０への結合作業を行う。この樹脂テープ４２は、導電板４０を補強し、かつ、導電板４０の加工や移送の操作を容易にする。そのため、図３（ａ）や図３（ｃ）の処理は、導電板４０に樹脂テープ４２を接着した状態で行うことが好ましい。
なお、リードフレーム１０は、先に説明したように、図９の構造のものを図１０の手順で作成する。
導電板４０を固着した樹脂テープ４２は、図４（ｅ）に示すように、ダイパッドを兼ねる外部接続端子３が、ダイオードチップ３０のアノード電極３１の位置に来るようにリードフレーム１０に位置合わせする。このとき、外部接続端子４は、導電板４０の表面と当接する位置に来る。
次いで、図４（ｆ）に示すように、外部接続端子３をダイオードチップ３０のアノード電極３１に固着し、外部接続端子４を導電板４０の表面に固着する。
この固着により、リードフレーム１０に結合された導電板４０の機械的強度が増す。そこで、図５（ｇ）に示すように、樹脂テープ４２を剥がし、図５（ｈ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂１３で固定された半導体装置を形成する。
最後にリードフレーム１０の銅板１をエッチングで除去し、外部接続端子３、４が露出させる。
こうして、図１及び図２に示す半導体装置が得られる。
このように、この半導体装置は、外部接続端子４と半導体チップ３０とを導電板４０で接続しているため、これらをワイヤで接続する場合と比べて、ループ高さの分だけ樹脂パッケージの高さを低くすることができ、装置の薄型化が可能になる。具体的には、この装置の場合、その厚さを、同じ半導体チップを樹脂封止した従来の装置の４分の３程度に減らすことができる。
また、この半導体装置は、ワイヤレスであるため、短絡や断線の虞がない。また、ワイヤが封止樹脂から露出する事故も防止できる。
また、導電板４０は、樹脂封止した半導体装置の機械的強度を高めることができる。また、導電板４０は、半導体チップ３０を磁気シールドし、また、半導体チップ３０を水分や湿気から守る働きをする。
また、導電板４０は、ワイヤに比べて断面積が広く、直流抵抗の増加が抑えられる。そのため、導電板４０に用いる素材の選択肢が拡がる。
また、導電板４０に固定した半導体チップ３０をリードフレーム１０に結合するとき、リードフレーム１０の各外部接続端子３、４が半導体チップ３０または導電板４０に当接するため、両者の係合関係が安定し（即ち、半導体チップ３０を固定した導電板４０側とリードフレーム１０側とが複数個所で当接して位置決めされるため、安定する。）、この安定した状態の下で半導体チップ３０と外部接続端子４とを固着することができる。それ故、この半導体装置では、外部接続端子４の接触面積より大きい面積の半導体チップ３０を外部接続端子４に固着することも可能である。
図６は、本願発明の他の実施形態を示している。
この半導体装置は、樹脂１３で封止された８個の半導体チップを有している。各半導体チップは、図１及び図２に示すものと同様に、それぞれの導電板４０の凹部に固定され、ダイパッドを兼ねる外部接続端子３０１、３０２、・・・、３０８に固着されている。ただ、個々の導電板４０に接続する外部接続端子は、図１及び図２に示す個別の外部接続端子４とは異なり、連結した共通の外部接続端子４００である。
この外部接続端子３０１、３０２、・・・、３０８及び共通外部接続端子４００は、図９と同様に、リードフレーム１０の銅板１の上に形成され、このリードフレーム１０に、８個の導電板４０に固着された８個の半導体チップが結合され、樹脂封止された後、銅板１が除かれて、図６の半導体装置となる。
この装置では、各半導体チップの外部接続端子４００を共通化しているため、この半導体装置を実装した配線基板の配線引き回し距離を短くすることができる。
なお、明細書で示した層の厚さや凹部の深さ、板の厚さなどの数値は、一例であって、本発明は、それだけに限定されるものではない。また、明細書で示した各素材も、同様に一例であって、本発明は、それだけに限定されるものではない。
本発明は、薄型で信頼性の高い半導体装置の提供が可能であり、ダイオードなどのディスクリート型半導体装置のみならず、集積回路装置など種々の半導体装置に対して広く適用することができる。
本発明の実施形態における半導体装置の斜視図 本発明の実施形態における半導体装置の断面図 本発明の実施形態における半導体装置の製造手順（その１）を示す図 本発明の実施形態における半導体装置の製造手順（その２）を示す図 本発明の実施形態における半導体装置の製造手順（その３）を示す図 本発明の実施形態における半導体装置の変形例を示す図 従来の半導体装置の斜視図（ａ）と上面図（ｂ） 従来の半導体装置の製造手順を示す図 従来のリードフレームの断面図 従来のリードフレームの製造手順を示す図
符号の説明
１ 銅板
３ 外部接続端子
３ａ ニッケル層
３ｂ 金層
３ｃ ニッケル層
３ｄ 金層
４ 外部接続端子
１０ リードフレーム
１１ 半導体チップ
１２ 金線
１３ 樹脂
２０ レジスト
３０ 半導体チップ（ダイオードチップ）
３１ アノード電極
３２ 絶縁膜
３３ Ｐ領域
３４ Ｎ層
３５ Ｎ＋シリコン基板
３６ カソード電極
４０ 導電板
４１ 凹部
４２ 樹脂テープ
３０１〜３０８ 外部接続端子
４００ 共通外部接続端子

Claims (5)

  1. 凹部を有する導電板と、
    前記凹部に一方の電極を介して固着された半導体チップと、
    前記半導体チップの他方の電極に固着され、前記導電板に対して略垂直に突出している面実装用の第１の外部接続端子と、
    前記導電板に固着され、前記第１の外部接続端子と同一方向に突出している面実装用の第２の外部接続端子と、
    前記第１の外部接続端子及び第２の外部接続端子の先端部分を除いて全体を被覆している封止樹脂と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置であって、前記第１の外部接続端子が固着された前記半導体チップの他方の電極の表面と、前記第２の外部接続端子が固着された前記導電板の面とが同じ高さであり、前記第１の外部接続端子と前記第２の外部接続端子との前記導電板に垂直な方向の長さが同じであることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置であって、前記導電板、半導体チップ及び第１の外部接続端子の組合せが、前記封止樹脂によって複数個被覆されており、各組合せの前記導電板に固着された前記第２の外部接続端子が直線状に連結されていることを特徴とする半導体装置。
  4. 金属基板の少なくとも２個所に凹部を形成し、前記凹部以外をマスクして、端子用金属を前記凹部から突出するまで堆積させて面実装用の外部接続端子を形成し、前記金属基板及び外部接続端子から成るリードフレームを作成する第１のステップと、
    導電板に凹部を形成し、前記凹部に半導体チップを一方の電極を介して固着する第２のステップと、
    前記リードフレームの１つの前記外部接続端子を前記半導体チップの他方の電極に固着し、他の１つの前記外部接続端子を前記導電板の表面に固着して前記リードフレームを前記導電板に結合する第３のステップと、
    前記第３のステップで得た結合体を樹脂で封止する第４のステップと、
    前記第４のステップで得た成形体から前記リードフレームの金属基板を除去して前記外部接続端子を封止樹脂から露出させる第５のステップと、
    を備えることを特徴とする半導体装置の製造方法。
  5. 請求項４に記載の半導体装置の製造方法であって、前記第２のステップ及び第３のステップの処理を、前記導電板の一面に樹脂テープを接着して行い、前記第４のステップに先立ち、前記樹脂テープを前記導電板から取り除くことを特徴とする半導体装置の製造方法。
JP2006134133A 2006-05-12 2006-05-12 半導体装置及びその製造方法 Ceased JP2007305872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006134133A JP2007305872A (ja) 2006-05-12 2006-05-12 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006134133A JP2007305872A (ja) 2006-05-12 2006-05-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007305872A true JP2007305872A (ja) 2007-11-22

Family

ID=38839526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006134133A Ceased JP2007305872A (ja) 2006-05-12 2006-05-12 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007305872A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置

Similar Documents

Publication Publication Date Title
US8319338B1 (en) Thin stacked interposer package
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
TW398063B (en) Lead frame and its manufacturing method thereof
US6921980B2 (en) Integrated semiconductor circuit including electronic component connected between different component connection portions
US9595453B2 (en) Chip package method and package assembly
JP3897704B2 (ja) リードフレーム
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2005317998A (ja) 半導体装置
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US7002251B2 (en) Semiconductor device
KR20030075384A (ko) 칩 패키지 및 그 제조방법
JP3137323B2 (ja) 半導体装置及びその製造方法
JP4283240B2 (ja) 半導体装置の製造方法
JP2007305872A (ja) 半導体装置及びその製造方法
JP2000243880A (ja) 半導体装置とその製造方法
CN108511412B (zh) 一种引线框再分布结构及其制造方法
JP2005158777A (ja) 半導体装置及びその製造方法
JP2008235837A (ja) 半導体装置及びその製造方法
KR102689528B1 (ko) 반도체 패키지
JP4454422B2 (ja) リードフレーム
KR100702967B1 (ko) 솔더 볼 부착 홈이 형성된 리드 프레임을 포함하는 반도체패키지 및 그를 이용한 적층 패키지
JP3863816B2 (ja) 回路装置
JP2006032474A (ja) 半導体装置およびその製造方法
JP4488819B2 (ja) リードフレーム
JP3491606B2 (ja) 半導体デバイスとその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

AA92 Notification of invalidation

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20111122