JP2006032474A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】薄型で信頼性の高い面実装型半導体装置を提供する。
【解決手段】半導体チップと、前記半導体チップの第１の主表面から導出された第１のリードと、前記第１の主表面と対向する第２の主表面から導出された第２のリードと、前記第１および第２のリードの一部が露呈せしめられてそれぞれ第１および第２の外部接続端子を構成するように、少なくとも、前記半導体チップおよび、前記半導体チップと前記第１および第２のリードとの接続部を覆う樹脂パッケージとを具備し、前記第１および第２の外部接続端子が、前記樹脂パッケージの第１の主表面上に突出せしめられたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に係り、特に、面実装型の樹脂封止型半導体装置及びその製造方法に関する。

携帯電話等の小型化に伴い、ＩＣのみならず、ダイオード等のディスクリート部品においても、面実装タイプの半導体装置への要求が高まっており、小型化・薄型化を求めて種々の研究が進められている。
従来の小型面実装ダイオードはその一例を図１２に示すように、ダイオードチップ２００が搭載されたダイパットを有したリードフレームのリードとダイオードチップ２００をボンディングワイヤ２１１で接続し、このリード２１０，２２０の端部が樹脂パッケージから導出されている。
このような、樹脂パッケージ２０９の高さを低くする方法として、ボンディングワイヤ２１１を硬質化してループを押さえて低くしたり、ワイヤボンダのループコントロールを低くしたりして対応してきたが、ワイヤのループ高さを低くするとボール上部のネック部にストレスがかかり断線の要因となるためボンディングワイヤ２１１の高さを低くすることは出来ず、面実装半導体装置の薄型化には限界があった。また、リードが樹脂パッケージよりも外方に導出されるため、プリント基板などに実装する際、実装面積が増大してしまう。

また、本出願人は、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成されたリード形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成されたリードとを具備したリードフレームを提案し、溝部から突出するように形成されたリードに半導体チップを搭載し、ボンディングワイヤを用いて、電気的接続をした後、封止樹脂を用いて封止後、リードフレーム本体を除去することにより、樹脂封止後めっき工程などを経ることなく、外部端子構造を形成する方法を提案している（特許文献１）。

特願２００３−００８３４９号公報

このように、上記従来の構造では、この小型面実装ダイオードは小型化が進んでいるが、フレーム厚、チップ厚、そしてボンディングワイヤの高さなどの制限があるため、それぞれを被覆する樹脂パッケージの厚みを薄くするのは困難であった。
また、半導体素子と対向電極間のボンディングワイヤのループ高さを低くする事で半導体素子にワイヤの接触が発生したり、半導体素子上にあるボンディング領域（ボール）上のネック部のストレスによるワイヤの断線が発生したりするため、樹脂パッケージの高さを低くするのが困難であった。
また、２つのリードがそれぞれ樹脂パッケージの相対向する面からそれぞれ外方に導出されるためリード間隔が大きく、実装面積が増大してしまうという問題もあった。

本発明は、前記実情に鑑みてなされたもので、薄型で信頼性の高い面実装型半導体装置を提供することを目的とする。

そこで本発明の半導体装置は、半導体チップと、前記半導体チップの第１の主表面から導出された第１のリードと、前記第１の主表面と対向する第２の主表面から導出された第２のリードと、前記第１および第２のリードの一部が露呈せしめられてそれぞれ第１および第２の外部接続端子を構成するように、少なくとも、前記半導体チップおよび、前記半導体チップと前記第１および第２のリードとの接続部を覆う樹脂パッケージとを具備し、前記第１および第２の外部接続端子が、前記樹脂パッケージの第１の主表面上に面実装端子として突出せしめられたことを特徴とする。
この構成によれば、半導体チップの裏面側である第２の主表面側に接続される第２のリードを、半導体チップの第１の主表面側に接続される第１のリードとをそれぞれ第２および第１の外部接続端子として樹脂パッケージの同一表面上に導出しているため、ワイヤレスであることにより大幅な薄型化をはかるとともに短絡など接続不良のおそれもなく、安定で信頼性の高い面実装型の半導体装置を提供することが可能となる。例えば、この半導体装置がダイオードである場合、薄型の電極面にバンプを形成させた半導体素子の一部を外部導出リードとし、前記外部導出リードをアノード電極、対向電極フレームの外部導出部分のリードをカソード電極とすることで、半導体素子と対向電極間を接続するワイヤーを無くすことができ、それによりループ高さ分、樹脂パッケージの高さを低くすることができる小型で実装面積の小さい面実装ダイオードを提供することが可能となる。

また本発明の半導体装置は、前記第２のリードが、半導体チップを搭載する導電性の板状体と、前記板状体に一端を接続された接続部を介して、第２の外部接続端子に接続されるものを含む。
この構成によれば、第２のリードが導電性の板状体で構成されているため、製造が容易でかつ位置決めも簡単である。

また本発明の半導体装置は、前記接続部が、前記半導体チップとは離間した位置で、前記板状体表面に接続され、前記板状体表面にほぼ垂直となるように、Ｌ字状に構成されたものを含む。

また本発明の半導体装置は、前記第１のリードと前記接続部とは、一体的に形成された板状体で構成され、半導体チップ搭載部を含む平面部と、前記平面部に垂直となるように折り曲げられて前記接続部を構成したものを含む。

また本発明の半導体装置は、前記第２のリードは、前記半導体チップ搭載部から離間した位置まで伸長して伸長部を形成しており、前記樹脂パッケージの前記第１の主表面から前記伸長部に到達するように穿設した、貫通孔に充填された導電性材料を介して前記第２の外部接続端子に接続されたものを含む。

また本発明の半導体装置は、前記第１および第２の外部接続端子は、第１の導体層と、前記第１の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、
前記第１の導体層が、実装部材に実装され、
前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたものを含む。

また本発明の半導体装置は、前記外部接続端子の第３の導体層は、金層で構成されたものを含む。

また本発明の半導体装置は、前記外部接続端子の第３の導体層は、銀層で構成されたものを含む。

また本発明の半導体装置は、前記外部接続端子の第３の導体層は、金−錫層で構成されたものを含む。

また本発明の半導体装置は、前記外部接続端子の第１の導体層は、半田と共晶を形成し得る金属で構成されたものを含む。

また本発明の半導体装置は、前記外部接続端子の第１の導体層は、金層であるものを含む。

また本発明の半導体装置は、前記第２の導体層は、ニッケルを主成分とする金属層であるものを含む。

また本発明の半導体装置の製造方法は、半導体チップの第１の主表面に第１のリードを接続するとともに、前記第１の主表面と対向する第２の主表面に第２のリードを接続する接続工程と、前記第１および第２のリードの一部が露呈せしめられてそれぞれ第１および第２の外部接続端子を構成するように、少なくとも、前記半導体チップおよび、前記半導体チップと前記第１および第２のリードとの接続部を覆うように樹脂封止を行い、樹脂パッケージを形成する樹脂封止工程とを含み、前記第１および第２の外部接続端子が、前記樹脂パッケージの第１の主表面上に面実装端子として突出せしめられるようにしたことを特徴とする。
この方法によれば、小型の面実装型半導体装置が容易に形成可能となる。

また本発明の半導体装置の製造方法は、前記接続工程は、Ｌ字状に曲げられ、金属製の板状体からなる第２のリードの前記第２の主表面に前記半導体チップを搭載する工程と、前記第１のリードを前記半導体チップの第１の主表面に接続する工程とを含むものを含む。

また本発明の半導体装置の製造方法は、前記第１および第２の外部接続端子は、樹脂封止工程後に形成されるものを含む。

また本発明の半導体装置の製造方法は、前記第１および第２の外部接続端子は、樹脂封止工程に先立ち、形成されるようにしたものを含む。

また本発明の半導体装置の製造方法は、前記接続工程は、金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成された第１の外部接続端子形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成された外部接続端子とを具備したリードフレームを用意し、前記リードフレームに、フェースダウンで半導体チップを搭載し、前記リードに電気的接続を行う半導体チップ搭載工程と、前記半導体チップの前記第２の主表面に第２のリードを当接する工程とを含むものを含む。

また本発明の半導体装置の製造方法は、前記第２のリードを当接する工程は、前記第２のリードを前記半導体チップの第２の主表面に当接させた後前記第２のリードを折り曲げ、前記第１のリード先端の第１の外部接続端子とほぼ同程度の厚さになるようにする工程を含む。

以上詳述したように、本発明の半導体装置によれば、従来のものと比較すると、ワイヤーボンダの代わりに半導体素子の電極面にダイレクトボンディングにより接続しているため、ループ高さ分面実装半導体装置の厚さを薄くすることができる。

また、本発明によれば、ワイヤを使用しないため、半導体素子へのワイヤ接触や、樹脂から金属ワイヤが露出することなくまた、面実装半導体装置の高さをＬ字型フレームのリード部分の高さに合わせて形成すれば樹脂パッケージの高さを低くでき、また樹脂パッケージの１主表面にリードを導出することができるため、実装面積の低減をはかることができる。

以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１の半導体装置を示す説明図であり、図２はこの半導体装置を示す斜視図であり、１（ａ）は本実施の形態１の半導体装置の上面図、図１（ｂ）は図１（ａ）のＡ−Ａ‘断面を示す図である。図３（ａ）および（ｂ）はこの半導体装置で用いられる第１および第２のリードの要部拡大断面図、図４（ａ）乃至（ｃ）、図５（ｄ）乃至（ｇ）、図６（ｈ）乃至（ｊ）は、本発明の実施の形態１の半導体装置の製造工程を示す図である。

本実施の形態１の半導体装置は、第１の主表面１Ａを構成するアノード電極６の表面にバンプ（図示せず）を形成した半導体チップとしてのダイオードチップ１と、このダイオードチップ１の第１の主表面１Ａから導出された第１のリード１０と、前記第１の主表面１Ａと対向する第２の主表面１Ｂから導出された第２のリード２０と、前記第１および第２のリードの一部が露呈せしめられてそれぞれ第１および第２の外部接続端子１３、２３を構成するように、このダイオードチップ１および、このダイオードチップ１と第１および第２のリード１０，１３との接続部を覆う樹脂パッケージ９とを具備し、前記第１および第２の外部接続端子１３，２３が、樹脂パッケージ９の第１の主表面１Ａ上に面実装端子として突出せしめられたことを特徴とする。

そしてこの半導体装置を構成するダイオードチップ１は、Ｎ＋シリコン基板２の表面に形成されたＮ層３内にＰ領域４を形成してＰＮ接合を構成したもので、このＮ＋シリコン基板２表面は酸化シリコン膜からなる絶縁膜５に形成されたコンタクトホールにコンタクトするように形成されたアノード電極６を形成するとともに、このＮ＋シリコン基板２の第２の主表面１Ｂすなわち裏面側にカソード電極７を形成してなるものである。

ここで第１のリード１０はダイオードチップ１のカソード電極６にダイレクトボンディングによって接続され、第１の外部接続端子１３を表面に露呈せしめている。
一方、第２のリード２０は、第１のダイオードチップ１のアノード電極７に当接せしめられた銅製の板状体２１と、この板状体２１表面からこれと垂直となるように、Ｌ字状に形成された接続部２２を備え、この接続部２２の先端が樹脂パッケージ９から露呈して第２の外部接続用端子２３を構成している。

この第１のリード１０は、４層構造をなすもので、全体が第１の外部接続端子１３を構成しているが、一部は樹脂パッケージ内に埋め込まれており、図３（ａ）に要部拡大説明図を示すように、膜厚０．０００５ｍｍのニッケル層からなるバリア層１３ａと、このバリア層１３ａの上層に形成された膜厚０．００１５ｍｍの金層からなる第１の導体層１３ｂと、前記第１の導体層の上層に積層された膜厚０．０３０ｍｍのニッケル層からなる第２の導体層１３ｃと、前記第２の導体層の上層に形成された膜厚０．０００７ｍｍの金層からなる第３の導体層１３ｄとを備えたことを特徴とする。

また第２のリード２０は、図３（ｂ）に要部拡大説明図を示すように、膜厚０．０００５ｍｍのニッケル層からなるバリア層２３ａと、このバリア層２３ａの上層に形成された膜厚０．００１５ｍｍの金層からなる第１の導体層２３ｂと、前記第１の導体層の上層に積層された膜厚０．０３０ｍｍのニッケル層からなる第２の導体層１３ｃと、前記第２の導体層の上層に形成された膜厚０．０００７ｍｍの金層からなる第３の導体層１３ｄと、さらにこの第３の導体層１３ｄに当接された接続部２２と、この接続部２２とＬ字状をなすように接続された板状体２１とを具備している。

そしてこの第１および第２のリードの外部接続端子は、リードフレームとして形成され、リードフレーム本体１０１としての銅板の表面に形成された深さ０．００８ｍｍの溝部１０２内に、バリア層１３ａ、２３ａ、第１の導体層１３ｂ、２３ｂ、第２の導体層１３ｃ、１３ｃ、第３の導体層１３ｄ、２３ｄが順次積層されており、この第１の導体層が（バリア層１３ａ、２３ａを介して）溝部１０２の内壁を覆うように形成されていることを特徴とする。

次に、この半導体装置の実装方法について図４（ａ）乃至（ｃ）、図５（ｄ）乃至（ｇ）、図６（ｈ）乃至（ｊ）を参照しつつ説明する。
まず、このリードフレームの製造方法について説明する。
この方法では、金属製の板状体（銅板）からなるリードフレーム本体表面に、フォトリソグラフィにより、浅い溝部２を形成し、この溝部２内に、電解めっきにより４層構造の金属層からなるリードをこの溝部内から、前記リードフレーム本体表面上に突出するように形成する。

すなわち、図４（ａ）に示すように、銅板からなるリードフレーム本体１０１を用意する。

そして図４（ｂ）に示すように、レジストＲを塗布する。

この後図４（ｃ）に示すように、フォトリソグラフィによりレジストＲをパターニングし、このレジストＲをマスクとして異方性エッチングにより断面矩形で深さ０．５〜２．５μｍ程度の浅い溝１０２を形成する。

この後図５（ｄ）に示すように、レジストＲを残したまま、めっき液としてスルホン酸ニッケル水溶液を用いためっき液に浸漬し、電解めっきによりバリア層１３ａ、２３ａとしてのニッケル層を形成する。

そして図５（ｅ）に示すように、順次第１の導体層１３ｂ、２３ｂとしての金層、第２の導体層１３ｃ、２３ｃとしてのニッケル層を電解めっきにより順次積層する。このとき溝部１０２の内壁全体にバリア層１３ａ、２３ａとしてのニッケル層および第１の導体層１３ｂ、２３ｂとしての金層が形成される。

さらに、第３の導体層１３ｄ、２３ｄとしての金層を形成する。
この後、図５（ｆ）に示すように、樹脂テープ１０３表面に形成されたニッケル層のパターンからなる接続部２２が第３の導体層２３ｄに当接するように固着する。このとき多数のリードユニット（第１および第２のリードの組み合わせを１ユニットとする）をリードフレーム本体１０１上に形成するようにすれば、同時に多数のユニットが形成でき、位置合わせも容易で、１箇所であわせれば容易に位置あわせが可能である。

そして最後に図５（ｇ）に示すように樹脂テープ１０３と共にレジストＲを除去し、本発明の第１の実施の形態のリードフレームが形成される。

次にこのリードフレームを用いたダイオードの実装方法について説明する。

まず図６（ｈ）に示すように、前記工程で用いたのと同様の樹脂テープ１０４にパターニングされた板状体２１にダイオードチップ１の第２の主表面１Ｂ側に形成されたカソード電極２が当接するようにあらかじめ固着しておき、この樹脂テープ１０４を、図４（ａ）乃至図５（ｇ）に示した工程で形成されたリードフレームに位置合わせし装着する。ここでは、第１のリード１３の第３の導体層１３ｄにダイオードチップ１の第１の主表面１Ａ側に形成されたアノード電極６が当接するとともに、第２のリード２３の接続部２２にこの板状体２１が当接するように位置決めして固着する。

この後、図６（ｉ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂９で固定された半導体装置を形成する。

そして最後に図６（ｊ）に示すように、銅板からなるリードフレーム本体１０１をエッチング除去し、封止樹脂９から、第１の外部接続端子１３（ここではバリア層１３ａ、および第１の導体層１３ｂのみ露呈している）、第２の外部接続端子２３（ここではバリア層２３ａ、および第１の導体層２３ｂのみ露呈している）が露呈した半導体装置を得ることが出来る。

そして、多数個を同時形成した場合には必要に応じて、外部接続端子１３、２３の露呈面側に粘着テープを貼着し、固定する。

この後、粘着テープの貼着されていない側の面からダイシングブレードを用いて粘着テープに到達するまでダイシング溝を形成し、分離する。

そして、プリント基板などへの装着時にはこの粘着テープから半導体装置を剥離して実装する。

なお、ボンディング後、封止工程後のリードフレーム本体とともに、バリア層はエッチング除去しておくようにしてもよい。

かかる構成によれば、ダイオードの裏面側である第２の主表面１Ｂ側に接続される第２のリード２０を、第１の主表面１Ａ側に接続される第１のリード１０とをそれぞれ第２および第１の外部接続端子２３，１３として樹脂パッケージの同一表面上に導出しているため、ダイオードチップと対向電極間を接続するワイヤを無くすことができ、それによりループ高さ分、樹脂パッケージの高さを低くすることができる。このようにワイヤレスであることで大幅な薄型化をはかることができる。また短絡など接続不良のおそれもなく、安定で信頼性の高い面実装型の半導体装置を提供することが可能となる。
また本実施の形態のダイオードによれば、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。

またリードにダイオードチップを搭載し、ダイレクトボンディングなどによる電気的接続を行った後、樹脂封止を行い、裏面から前記リードフレーム本体をエッチング除去することにより、薄型で信頼性の高いダイオードを提供することが可能となるため最大限に薄型化を行うことが可能となる。従来のダイオードの４分の３程度の薄型化が可能となる。

また、ダイオードチップの搭載時には、リードフレーム本体に第１および第２のリードが固定されているため、位置ずれもなく、確実で信頼性の高いボンディングを可能にしつつも、樹脂封止によって確実に固定された後、裏面からリードフレーム本体を除去するため、半導体装置としての変形もない。また、バリア層が設けられているため、ダイオードチップの搭載時あるいはボンディング時に接続部が高温となった場合にも、第１および第２のリードの劣化を防止することができる。このバリア層はそのままにしておいてもよいし、リードフレーム本体除去後、最後にエッチング除去するようにしてもよい。エッチングに際しては、樹脂封止後であるため、他の領域は封止樹脂で被覆されているため、そのままエッチング液に浸漬すればよく、極めて作業性が良好である。

さらにまた、樹脂封止後、個々のダイオードに分離するためのダイシングを行うことになるが、ダイシング領域にはリードが存在しないため、ダイシング時にブレードがリードを切断する必要がないため、ブレードの磨耗も少なく長寿命の処理が可能となる。
また、ダイオードの１主面のみからリードが導出されているため、リードの導出部から空気が浸入したりすることもなく、信頼性の高い半導体装置を得ることが可能となる。

加えて、リードの断面形状も、リードフレーム本体に設けられる溝部の断面形状によって自由に設計することができ、高密度でかつ高精度のリードパターンの形成が容易となる。

また、ダイオードの封止樹脂から露呈するリードが、金層となっているため、樹脂封止後めっき工程などを経ることなく、安定な外部端子構造を形成することが可能となる。
なおこの第１の導体層としては、金、錫、パラジウム半田など、安定で半田と共晶を形成し易い金属で構成すればよい。

また、バリア層の存在により、第１の導体層と、リードフレーム本体とがボンディング工程における熱による界面反応によって、第１の導体層が劣化するのを防止することができる。このバリア層は、ニッケルのほかチタン、タングステンなどでもよく、薄く形成しておけばよい。また最後にエッチング除去するようにしてもよい。金−シリコンの共晶半田の場合、４００℃程度の高温のボンディング工程が必要となる。一方、金−錫、金−ゲルマニウムなどの３５０℃程度の比較的低温でボンディング可能なものについては、バリア層の形成は不要となる。

また、本発明のリードフレームにおいては、前記第１の導体層は、半田と共晶を形成し易い金などの金属で構成すれば、プリント基板などへの実装に際し、良好にボンディングを行うことが可能となる。

また、第３の導体層については、ダイレクトボンディングを行なうに際し、接触性を高めるために展性の高い金属を用いれば、ダイオードチップの実装がより容易となる。

さらにまた、第１および第3の導体層は、ボンディングおよび実装性を向上するためのものであり、十分に薄く形成するのが望ましい。また、これら第１乃至第３の導体層および接続部、板状体を構成する材料については適宜変更可能である。

これにより、全体厚さを十分に小さくすることができ、かつ、第２の導体層の膜厚を十分にとるようにすることができ、全体厚が十分に小さく、かつ低抵抗の外部端子をもつ半導体装置を構成することができる。

なお、前記実施の形態１では、バリア層を設けたが、バリア層なしに３層構造の第１乃至第３のリードを構成するようにしてもよい。
さらに、本実施の形態１のリードフレームの製造方法によれば、フォトリソグラフィ工程を経て、高精度で信頼性の高いリードフレームを容易に形成することが可能となる。

また、第１の導体層が、（バリア層を介してはいるが、）リードフレーム本体の溝部の内壁全体に形成されているため、樹脂封止後は、第２の導体層は封止樹脂から露呈しないようにすることができる。また、第１および第２の導体層の界面は、溝部の上面よりも上層にくるようにするのが望ましいが、第１および第２の導体層の界面が溝部の上面よりも下層に位置していても、第２の導体層が酸化により劣化されにくいものであればよいことはいうまでもない。

また、本実施の形態１のリードフレームの製造方法では、前記リードを形成する工程は、前記レジストパターンをマスクとして前記溝部の内壁に金属膜を形成するようにしているため、容易に短時間で低抵抗のリードを形成することが可能となる。

また、溝部の形成に用いたレジストパターンをマスクとしてエッチングを行うようにしているため、溝部の内壁に沿って金属膜などの導電体膜を形成することができ、最外層の導電体膜で全体を覆うような層構造の外部接続端子を極めて容易に形成することが可能となる。

（実施の形態２）
次に本発明の実施の形態２について説明する。
図７は、本発明の実施の形態２の半導体装置を示す説明図である。ここで、７（ａ）は本実施の形態１の半導体装置の上面図、図７（ｂ）は図７（ａ）のＢ−Ｂ‘断面を示す図である。図８（ａ）乃至（ｄ）は、本発明の実施の形態２の半導体装置の製造工程の要部を示す説明図である。

本実施の形態２の半導体装置は、第２のリード２０を構成する接続部２１Ｓが、ダイオードチップ１の第２の主表面１Ｂを構成するカソード電極７に接続された金属製の板状体２１と一体的に形成され、これを折り曲げることによって得られたものである点で、前記実施の形態１と異なる。これに伴い第１および第２の外部接続端子１３Ｍ、２３Ｍも、金めっき層で構成されている点で異なるが、他は前記実施の形態１と同様に形成される。

次に、この半導体装置の実装方法について図８（ａ）乃至（ｄ）を参照しつつ説明する。
この方法では、まず図８（ａ）に示すように、金属製の板状体２１を成形加工する。この板状体２１はプレス法により形状加工して得られるもので接続部２１Ｓとなる伸長部を具備するように形成される。そしてこの板状体２１上にダイオードチップ１を載置し、加熱することにより固着する。

そして図８（ｂ）に示すように、この接続部２１Ｓを板状体と直角をなすように折り曲げ、第１および第２の外部接続端子の表面レベルが揃うように、この時点で第１および第２のリードをそろえるように押さえる。

この後図８（ｃ）に示すように、封止樹脂９を用いて樹脂封止を行なう。

そして最後に図８（ｄ）に示すように、封止樹脂９で構成された樹脂パッケージ表面に第１および第２のリードの端部を露呈した状態で、電解めっきにより第１および第２の外部接続端子としての１３Ｍ、２３Ｍとしての金層を電解めっきにより形成する。
この構成により、より簡単な方法で薄型の半導体装置を形成することが可能である。

（実施の形態３）
次に本発明の実施の形態３について説明する。
本実施の形態３の半導体装置では、第２のリードを樹脂パッケージに形成された貫通孔Ｈに銀ペーストを充填し導電層２２Ｋとし、表面にめっき法で形成した金層を用いたことを特徴とするもので、樹脂封止後、穴をあけて導電部を構成したことを特徴とする。他部については前記実施の形態１、２と同様であるのでここでは説明を省略する。

図１０乃至図１１は、本発明の実施の形態３の半導体装置の実装工程を示す図である。

まず、このリードフレームの製造方法について説明する。
この方法では、前記実施の形態１と同様に、金属製の板状体（銅板）からなるリードフレーム本体１０１表面に、フォトリソグラフィにより、浅い溝部１０２を形成し、この溝部１０２内に、電解めっきにより４層構造の金属層１３ａ、１３ｂ、１３ｃ、１３ｄからなる第１のリードをこの溝部内から、前記リードフレーム本体表面上に突出するように形成する。この例では第１のリードのみを形成する。

すなわち、図１０（ａ）に示すように、銅板からなるリードフレーム本体１０１を用意し、前記実施の形態１と同様の方法で、フォトリソグラフィにより形成したレジストＲを用いて浅い溝１０２を形成し、この溝内にレジストＲを残したまま、めっき液としてスルホン酸ニッケル水溶液を用いためっき液に浸漬し、電解めっきによりバリア層１３ａ、第１の導体層１３ｂ、第２の導体層１３ｃ、ニッケル層、第３の導体層１３ｄを電解めっきにより順次積層する。

まず図１０（ｂ）に示すように、前記工程で用いたのと同様の樹脂テープ１０６にパターニングされた板状体２１にダイオードチップ１の第２の主表面１Ｂ側に形成されたカソード電極２が当接するようにあらかじめ固着しておき、この樹脂テープ１０４を、上記第１のリード１３のみを形成したリードフレームに位置合わせし装着する。ここでは、第１のリード１３の第３の導体層１３ｄにダイオードチップ１の第１の主表面１Ａ側に形成されたアノード電極６が当接するとともに、第２のリード２３の接続部２２にこの板状体２１が当接するように位置決めして固着する。

この後、図１０（ｃ）に示すように、エポキシ樹脂を用いて樹脂封止を行い、封止樹脂９で固定された半導体装置を形成する。

そして最後に図１１（ｄ）に示すように、銅板からなるリードフレーム本体１０１をエッチング除去し、封止樹脂９から、第１の外部接続端子１３（ここではバリア層１３ａ、および第１の導体層１３ｂのみ露呈している）が露呈した半導体装置を得る。

そして、図１１（ｅ）に示すように、封止樹脂９の第１の外部接続端子１３の形成された面側から、レーザビームを照射して貫通孔ｈを形成する。

この後、図１１（ｆ）に示すように、この貫通孔ｈに銀ペースト２２Ｋを充填し、この表面にめっきを行い金層２３Ｋを形成する。
そして最後に、個々のダイオードに分離する。

かかる構成によれば、樹脂パッケージに孔をあけ、板状体にコンタクトするように導電層を形成し、この表面にめっきを行なうことにより第１のリードの第１の外部接続端子の形成された面と同一面に第１の外部接続端子をもつダイオードを形成することができる。
また本実施の形態のダイオードによれば、容易に安定な外部端子構造を形成することが可能となる。

なお、前記実施の形態では、ダイオードの実装について説明したが、ダイオードに限定されることなくキャパシタや抵抗、メモリなど他の２端子素子あるいはバイポーラトランジスタ等の３端子素子、さらにはディスクリート素子に限定されることなく、リード数を増やすことによりICやLSIなどにも適用可能であることはいうまでもない。

以上説明してきたように、本発明の半導体装置によれば、主表面に外部接続端子を並置することができ、極めて容易かつ高精度に薄型でかつ信頼性の高い半導体装置を形成することが可能となるため、ダイオードなどのディスクリート型半導体装置のみならず、集積回路装置など種々の分野に適用可能である。

本発明の実施の形態１の半導体装置を示す説明図である。（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明の実施の形態１の半導体装置を示す斜視図である。 本発明の実施の形態１に係る半導体装置で用いる第１および第２のリードを示す要部拡大説明図であり、（ａ）は第１のリード、（ｂ）は第２のリードである。 本発明の実施の形態１に係るリードフレームの製造工程図である。 本発明の実施の形態１に係るリードフレームの製造工程図である。 本発明の実施の形態１に係る半導体装置の実装工程図である。 本発明の実施の形態２の半導体装置を示す説明図である。（ａ）は上面図、（ｂ）は（ａ）のＢ−Ｂ‘断面図である。 本発明の実施の形態２に係る半導体装置の実装工程図である。 本発明の実施の形態３の半導体装置を示す説明図である。（ａ）は上面図、（ｂ）は（ａ）のＣ−Ｃ‘断面図である。 本発明の実施の形態２に係る半導体装置の実装工程図である。 本発明の実施の形態２に係る半導体装置の実装工程図である。 従来例の半導体装置を示す図である。

符号の説明

１ ダイオードチップ
９ 封止樹脂
１０ 第１のリード
２０ 第２のリード
１０１ リードフレーム本体
１０２ 溝部
１３ａ バリア層
１３ｂ 第１の導体層
１３ｃ 第２の導体層
１３ｄ 第３の導体層

Claims (18)

1. 半導体チップと、
   前記半導体チップの第１の主表面から導出された第１のリードと、
   前記第１の主表面と対向する第２の主表面から導出された第２のリードと、
   前記第１および第２のリードの一部が露呈せしめられてそれぞれ第１および第２の外部接続端子を構成するように、少なくとも、前記半導体チップおよび、前記半導体チップと前記第１および第２のリードとの接続部を覆う樹脂パッケージとを具備し、
   前記第１および第２の外部接続端子が、前記樹脂パッケージの第１の主表面上に突出せしめられたことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置であって、
   前記第２のリードは、半導体チップを搭載する導電性の板状体と、前記板状体に一端を接続された接続部を介して、第２の外部接続端子に接続される半導体装置。
3. 請求項１または２に記載の半導体装置であって、
   前記接続部は、前記半導体チップとは離間した位置で、前記板状体表面に接続され、前記板状体表面にほぼ垂直となるように、Ｌ字状に構成されたことを特徴とする半導体装置。
4. 請求項１または２に記載の半導体装置であって、
   前記第１のリードと前記接続部とは、一体的に形成された板状体で構成され、半導体チップ搭載部を含む平面部と、前記平面部に垂直となるように折り曲げられて前記接続部を構成したことを特徴とする半導体装置。
5. 請求項１に記載の半導体装置であって、
   前記第２のリードは、前記半導体チップ搭載部から離間した位置まで伸長して伸長部を形成しており、
   前記樹脂パッケージの前記第１の主表面から前記伸長部に到達するように穿設した、貫通孔に充填された導電性材料を介して前記第２の外部接続端子に接続されたことを特徴とする半導体装置。
6. 請求項１に記載の半導体装置であって、
   前記第１および第２の外部接続端子は、第１の導体層と、前記第１の導体層の上層に積層された第２の導体層と、前記第２の導体層の上層に形成された第３の導体層とを備え、
   前記第１の導体層が、実装部材に実装され、
   前記第３の導体層が、半導体チップのボンディングパッドに実装されるように構成されたことを特徴とする半導体装置。
7. 請求項６に記載の半導体装置であって、
   前記外部接続端子の第３の導体層は、金層で構成されたことを特徴とする半導体装置。
8. 請求項６に記載の半導体装置であって、
   前記外部接続端子の第３の導体層は、銀層で構成されたことを特徴とする半導体装置。
9. 請求項６に記載の半導体装置であって、
   前記外部接続端子の第３の導体層は、金−錫層で構成されたことを特徴とする半導体装置。
10. 請求項６乃至９のいずれかに記載の半導体装置であって、
    前記外部接続端子の第１の導体層は、半田と共晶を形成し得る金属で構成されていることを特徴とする半導体装置。
11. 請求項１０に記載の半導体装置であって、
    前記外部接続端子の第１の導体層は、金層であることを特徴とする半導体装置。
12. 請求項項６乃至１０のいずれかに記載の半導体装置であって、
    前記第２の導体層は、ニッケルを主成分とする金属層であることを特徴とする半導体装置。
13. 半導体チップの第１の主表面に第１のリードを接続するとともに、
    前記第１の主表面と対向する第２の主表面に第２のリードを接続する接続工程と、
    前記第１および第２のリードの一部が露呈せしめられてそれぞれ第１および第２の外部接続端子を構成するように、少なくとも、前記半導体チップおよび、前記半導体チップと前記第１および第２のリードとの接続部を覆うように樹脂封止を行い、樹脂パッケージを形成する樹脂封止工程とを含み、
    前記第１および第２の外部接続端子が、前記樹脂パッケージの第１の主表面上に面実装端子として突出せしめられるようにしたことを特徴とする半導体装置の製造方法。
14. 請求項１３に記載の半導体装置の製造方法であって、
    前記接続工程は、Ｌ字状に曲げられ、金属製の板状体からなる第２のリードの前記第２の主表面に前記半導体チップを搭載する工程と、前記第１のリードを前記半導体チップの第１の主表面に接続する工程とを含むことを特徴する半導体装置の製造方法。
15. 請求項１３に記載の半導体装置の製造方法であって、
    前記第１および第２の外部接続端子は、樹脂封止工程後に形成されることを特徴とする半導体装置の製造方法。
16. 請求項１３に記載の半導体装置の製造方法であって、
    前記第１および第２の外部接続端子は、樹脂封止工程に先立ち、形成されるようにしたことを特徴とする半導体装置の製造方法。
17. 請求項１３に記載の半導体装置の製造方法であって、
    前記接続工程は、
    金属製の板状体からなるリードフレーム本体と、前記リードフレーム本体表面のリード形成領域に所望の深さで形成された第１の外部接続端子形成用の溝部と、前記溝部内から、前記リードフレーム本体表面上に突出するように形成され、前記リードフレーム本体と異なる材料で形成された外部接続端子とを具備したリードフレームを用意し、前記リードフレームに、フェースダウンで半導体チップを搭載し、前記リードに電気的接続を行う半導体チップ搭載工程と、
    前記半導体チップの前記第２の主表面に第２のリードを当接する工程とを含むことを特徴とする半導体装置の製造方法。
18. 請求項１７に記載の半導体装置の製造方法であって、
    前記第２のリードを当接する工程は、前記第２のリードを前記半導体チップの第２の主表面に当接させた後前記第２のリードを折り曲げ、前記第１のリード先端の第１の外部接続端子とほぼ同程度の厚さになるようにする工程を含む半導体装置の製造方法。

Images