CN1518099B - 引线框架及其制造方法和使用引线框架的半导体器件 - Google Patents

引线框架及其制造方法和使用引线框架的半导体器件 Download PDF

Info

Publication number
CN1518099B
CN1518099B CN2004100019485A CN200410001948A CN1518099B CN 1518099 B CN1518099 B CN 1518099B CN 2004100019485 A CN2004100019485 A CN 2004100019485A CN 200410001948 A CN200410001948 A CN 200410001948A CN 1518099 B CN1518099 B CN 1518099B
Authority
CN
China
Prior art keywords
conductor layer
lead frame
lead
wire
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004100019485A
Other languages
English (en)
Other versions
CN1518099A (zh
Inventor
小林健
诹合久雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Craib Innovations Ltd.
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1518099A publication Critical patent/CN1518099A/zh
Application granted granted Critical
Publication of CN1518099B publication Critical patent/CN1518099B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K11/00—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves
    • F16K11/02—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit
    • F16K11/08—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only taps or cocks
    • F16K11/085—Multiple-way valves, e.g. mixing valves; Pipe fittings incorporating such valves with all movable sealing faces moving as one unit comprising only taps or cocks with cylindrical plug
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/06—Construction of housing; Use of materials therefor of taps or cocks
    • F16K27/065—Construction of housing; Use of materials therefor of taps or cocks with cylindrical plugs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种引线框架及其制造方法和使用引线框架的半导体器件，能够容易地制造出高可靠薄型半导体器件，引线框架包括：由金属制成的板状体构成的引线框架基体；用于形成引线的凹槽部，其是以预定深度形成在引线框架基体的表面上的引线形成区域中的；以及引线部，其被形成为使得引线部能从凹槽部伸到引线框架基体的表面上，引线部由不同于引线框架基体材料的材料形成。还提供一种薄型半导体器件，其中使用了上述引线框架，并且在安装芯片后用蚀刻方法除去引线框架基体。

Description

引线框架及其制造方法和使用引线框架的半导体器件
本申请以日本专利申请第2003-008349号为基础，在这里引入其内容供参考。
技术领域
本发明涉及一种引线框架、制造引线框架的方法、使用引线框架的半导体器件和制造半导体器件的方法。更具体地说，本发明涉及树脂密封型半导体器件的外部端子的形成。
背景技术
近年来，减小了像个人计算机和便携式电话的电子设备的尺寸。伴随着电子设备小型化的这种趋势，电子部件被高密度地组装。因此，在例如二极管和晶体管的半导体器件领域中，为了缩小安装面积，广泛地使用面安装型(face assembly type)半导体器件。
在这种面安装型半导体器件中，为了降低制造成本，关于封装的形式，广泛使用了树脂密封型半导体器件，因为材料成本低并且生产率高。
为了实现缩小半导体器件的尺寸的目的，提出如下的技术。使用一种引线框架，其中在一区域中形成作为引线的突起，并且把半导体芯片安装并且电连接在引线框架上。在树脂密封完成后，通过抛光从反向面将引线框架与树脂一起除去，而留下该突起，以便能降低厚度，然后进行切割以便把它划分成单个的半导体器件。
作为一个例子，提出如图11A至11C所示的半导体器件。关于这种半导体器件，参考专利文献1。如下形成这种半导体器件。把半导体芯片固定并且电连接到引线框架上，然后从引线框架的反向面(reverse side)进行树脂密封。于是，把半导体芯片72固定到引线框架上。框架包括岛状物61、61A并且还包括多个引线端62、63、62A、63A，岛状物61、61A成为用于外部连接的电极，引线端62、63、62A、63A成为用于固定到相邻岛状物的半导体芯片72的外部连接的其余电极，通过连接条把框架固定到半导体芯片72上，用导电胶将半导体芯片72粘附到在行方向上排列的多个引线框架的岛状物上并且电连接到相邻引线端上。树脂层被形成在引线框架上，以便能覆盖半导体芯片和引线端并且能暴露出岛状物和引线端的反向面。在包围电连接引线端的区域中，将固定有半导体芯片的岛状物和半导体芯片分割成单个部件。
[专利文献1]
待审日本专利特开平10-313082号公报
按照这种技术，能够减小半导体器件的尺寸。然而，在具有印刷电路板的树脂密封型半导体器件的接触面上，也就是，在半导体集成电路器件的反向侧面上，由于树脂表面和成为外部端子的引线端在同一平面上，即使当引起小的尺寸偏差时，也不能够准确地连接在印刷电路板上的电路图案，这将引起不良接触。
为了伸出引线端，有必要提供一种在切割完成后形成凸点(bump)(突起)的电镀工艺，这增加了制造工艺中的工时。
考虑到上述实际情况提出了本发明.本发明的一个目的是提供一种能够容易制造出来的高可靠薄型半导体器件.
发明内容
本发明提供一种引线框架，包括：由金属制成的板状体构成的引线框架基体；用于形成引线的凹槽部，其是以预定深度形成在引线框架基体的表面上的引线形成区域中的；以及引线部，其被形成为使得引线部能从凹槽部伸出到引线框架基体的表面上，引线部由不同于引线框架基体材料的材料制成。
根据上述结构，形成从凹槽部伸出的引线部。因此，可以按照引线部从密封树脂中突出的方式进行装配。因此，当把半导体器件装配到印刷电路板上时，能够提供不会引起不良接触的半导体器件。从而，能够在树脂密封完成后形成一种稳定的外部端子结构而不用提供电镀工艺。
这种外部端子可以在经由引线框架基体进行电连接的条件下形成。因此，当形成外部端子时，能够采用电镀的方式，其中引线框架基体用作电极。从而，能高精确地控制厚度，并且能高效率地形成高可靠的外部端子。
在把半导体芯片安装在引线部上之后，使用丝焊和直接键合的方法进行电连接。然后，进行树脂密封，并且使用蚀刻法从反向面上除去引线框架基体。由于前面所述的理由，有能够提供一种高可靠的薄型半导体器件。更具体地，半导体器件的厚度能降低到常规半导体器件的厚度的大约四分之三。
在安装半导体芯片的情况下，把引线部固定到引线框架基体上。因此，不会引起位置移动，并且能准确地进行高可靠性键合。而且，由于使用树脂密封法准确地固定住器件并且从反向面除去引线框架基体，所以不会使半导体器件变形。
此外，在树脂密封完成后，进行切割，以便把半导体器件划分成单个的半导体器件。在这种情况下，可以使切割区域中不存在引线部。因此，在切割情况下，不需要用刀片切割引线部。因此，能减少切割刀片的磨损并能延长切割刀片的寿命。
由于仅从密封树脂的主平面而不从密封树脂的侧面导出引线，所以潮气不可能经由引线导出部从大气进入密封树脂中。因此，能提高可靠性。
此外，根据凹槽部的横截面轮廓能灵活地设计引线部的横截面轮廓。因此，能容易地形成高密度和高精确的引线部图案。
本发明提供一种引线框架，该引线包括：形成在凹槽部中的第一导体层；形成在第一导体层上的第二导体层；以及形成在第二导体层上的第三导体层，其中第一导体层装配到装配组件上，并且第三导体层装配到半导体芯片的焊接垫上。
根据上述结构，优选地引线包括三层结构并且由对应于待连接的组件的材料所制成。而且，优选地位于中心处的主基体由便宜的导电材料制成。
本发明提供一种引线框架，其中第一导体层覆盖凹槽部的全部内壁。
根据上述结构，可以以如下方式形成具有这种引线框架的半导体器件：从密封树脂中暴露出来的引线部仅包括第一导体层。从而，当由例如能够容易地与焊料一起形成合金的金的稳定金属形成第一导体层时，在密封完成后能形成稳定的外部端子结构而不进行电镀工艺。
在这种情况下，仅第一导体层可以由很难氧化的稳定材料制成，并且第二导体层可以由低电阻值的便宜金属制成.第一和第三导体层可以由能容易地结合焊料的材料所制成.第三导体层可以由与第二导体层相同的材料制成.
优选第一导体层覆盖凹槽部的全部内壁并且还覆盖在凹槽部的外围的平坦平面的一部分。由于前面所述的原因，能够准确地防止第二导体层暴露出来。因此，能够形成高可靠的半导体器件。
在本发明的引线框架中，第一和第二导体层的界面位于引线框架基体的表面的上方。
根据上述结构，在装配完成后，优选用密封树脂密封第二导体层，使得第二导体层不会暴露到表面上。因此，以与上述引线框架的制造方法相同的方式，能提供一种长寿命的稳定引线框架。
在本发明的引线框架中，引线包括用于抑制引线框架基体和第一导体层之间反应的阻挡层，该阻挡层设置在第一导体层和凹槽部之间。
根据上述结构，由于存在由镍或钛制成的阻挡层，在键合工艺中产生的热引起在第一导体层和引线框架基体之间的界面反应，并且能防止第一导体层性能恶化。这种阻挡层可以形成得薄。而且，最终可以除去阻挡层。
在本发明的引线框架中，由能够与焊料一起形成合金的金属制成第一导体层。
根据装配了上述引线框架的半导体器件，当把半导体器件装配到印刷电路板上时，能适合地执行键合。
在本发明的引线框架中，第三导体层由金属制成，其丝焊特性高。
根据上述结构，当第三导体层由例如金的金属形成时，其丝焊特性高，能容易地装配半导体芯片。
在本发明的引线框架中，第三导体层由金属制成，当该金属键合到半导体芯片的焊接垫上时具有高键合特性。
根据上述结构，即使当使用直接键合法安装半导体芯片时，也能容易地进行装配。
在本发明的引线框架中，第一导体层的膜厚度和第二导体层的膜厚度都在0.5至2μm的范围内。
根据上述结构，能充分地降低整体厚度。而且能充分地增加第二导体层的膜厚度。因此，能够构成其整体厚度足够小并且其外部端子的电阻值低的半导体器件。
在本发明的引线框架中，第一导体层包括金层。
根据上述结构，能够构成低电阻值的稳定外部端子，其能够容易地和焊料一起形成合金。
在本发明的引线框架中，第三导体层包括金层。
根据上述结构，能够构成高可靠的外部端子，其和半导体芯片的连接特性极好。
在本发明的引线框架中，第二导体层包括金属层，其主要成分是镍。
根据上述结构，能够形成低电阻值的引线，其对金的粘附特性高。
在这种情况下，当第一导体层由例如能够容易地和焊料一起形成合金的金的稳定金属制成时，在密封完成后能形成稳定的外部端子结构而不用进行电镀工艺。
在这种情况下，仅第一导体层可以由很难氧化的稳定材料形成，并且第二导体层可以由低电阻值的便宜金属制成.第一和第三导体层可以由能容易地与焊料结合的材料制成.第三导体层可以由与第二导体层材料相同的材料制成.
本发明的一种制造引线框架的方法，包括：在引线框架基体的表面上形成抗蚀剂图案以便能开设引线形成区域的步骤，该引线框架基体由金属制成的板状体构成；形成用于形成引线的凹槽部的步骤，当抗蚀剂图案用作掩模进行蚀刻时，在引线形成区域中形成预定深度的凹槽部；以及形成引线部的步骤，该引线部的材料不同于引线框架基体的材料，使得引线部能从凹槽部伸到引线框架基体的表面上。
根据上述结构，能够容易地形成高精确、可靠的引线框架。而且，当使用光刻工艺时，能够形成精细和高精确的引线。
在本发明的制造引线框架的方法中，形成引线部的步骤包括一电镀步骤，在使用抗蚀剂图案作为掩模时，在凹槽部的内壁上形成金属膜。
根据上述结构，当引线框架基体用作电极时能进行电镀。因此，在短时间内能容易地形成低电阻值的引线框架。由于使用用于形成凹槽部的抗蚀剂图案作为掩模进行电镀，在凹槽部的内壁上能形成金属膜。由于上面所述的原因，能够形成具有层结构的外部端子，其中全部外部端子被最外部的金属膜覆盖。
本发明的制造引线框架的方法还包括一收缩步骤，即，在用抗蚀剂图案作为掩模形成凹槽部后使抗蚀剂图案收缩，使得能暴露出在凹槽部周围的引线框架基体的表面的步骤。
根据上述结构，能够暴露出凹槽部的周围边缘。因此，可以以如下方式形成导体层：该导体层从凹槽部的内壁升高到平坦部。
一种本发明的制造引线框架的方法，形成引线的步骤包括：在凹槽部中和从收缩步骤中收缩的抗蚀剂图案中暴露出的其外围中形成第一导体层的步骤；形成第二导体层的步骤，将第二导体层堆叠在第一导体层上以便能留出第一导体层的端部边缘；以及在第二导体层上形成第三导体层的步骤。
根据上述结构，以下列方式形成第一导体层：即第一导体层从凹槽部的内侧升高到平坦部，然后堆叠第二和第三层，以便能留出第一导体层的端边缘部分。从而，能容易地形成用第一导体层覆盖外部端子的全部表面的外部端子结构。
在本发明的制造引线框架的方法中，形成第二导体层的步骤包括：在第一导体层上形成导电性薄膜的步骤；以及用各向异性蚀刻的方法对导电性薄膜进行回刻蚀以留出该第一导体层的端部边缘的步骤。
在将第一导体层形成在凹槽部的内壁上之后，形成第二导体层并且进行回刻蚀的工艺。这样，能够形成用第一导体层覆盖全部第二导体层的结构。
在本发明的制造引线框架的方法中，形成引线的步骤包括在凹槽部中顺次形成第一到第三导体层的步骤，并且第一和第二导体层的界面位于引线框架基体的表面的上方。
根据上述结构，能够形成一种引线框架，其中从密封树脂中暴露出的、用作外部端子的半导体器件表面被第一导体层覆盖。
在本发明的制造引线框架的方法中，形成引线的步骤包括在第一导体层和凹槽部之间形成用于抑制引线框架基体和第一导体层的反应的阻挡层的步骤。
根据上述方法，用一系列电镀工艺能容易地形成阻挡层。因此，能容易地执行生产制作。
在本发明的制造引线框架的方法中，形成凹槽部的步骤包括用于形成一凹槽的各向异性蚀刻步骤，该凹槽的横截面为矩形且该凹槽的深度为0.5至2.5μm。
根据上述方法，能够形成精细的引线，其图案精确度高。当矩形凹槽的深度小于0.5μm时，不能够充分地降低电阻值。当矩形凹槽的深度超出2.5μm时，降低半导体器件的厚度变得很困难。
本发明的半导体器件包括：半导体芯片；连接到半导体芯片的引线部；以及一块密封树脂，其中引线部的反向表面的一部分从该块密封树脂的主平面伸出，并且引线部是从外表面侧朝内表面侧形成的薄膜。
根据上述结构，在膜形成的工艺中，引线部的外部表面(其成为装配表面以装配到例如印刷电路板的装配组件上)被设置在基底侧面。因此，表面能保持方向性极好并且精确度高的状态。从而，能够提供一种高可靠的连接。
在本发明的半导体器件中，引线包括：第一导体层；堆叠在第一导体层内侧的第二导体层；以及形成在第二导体层内侧的第三导体层，其中从密封树脂中露出的引线的全部表面被第一导体层覆盖。
根据上述结构，从密封树脂中露出的引线部仅仅是第一导体层。因此，能够在密封完成后形成稳定的外部端子结构而不用进行电镀工艺。
在本发明的半导体器件中，第一和第二导体层的界面位于密封树脂的表面内侧。
根据上述结构，在装配完成后，优选用密封树脂密封第二导体层，使其不能暴露到表面上。因此，按照与上述半导体器件的制造方法相同的方式，能提供一种长寿命的稳定引线框架。
在本发明的半导体器件中，第一导体层由能够和焊料一起形成合金的金属制成。
在本发明的半导体器件中，第三导体层由能使用丝焊法键合的金属制成。
在本发明的半导体器件中，第三导体层由能被键合到半导体芯片的焊接垫上的金属制成。
在本发明的半导体器件中，第一导体层的膜厚度和第二导体层的膜厚度都在0.5至2μm的范围内。
在本发明的半导体器件中，第一导体层包括金层。
在本发明的半导体器件中，第三导体层包括金层。
在本发明的半导体器件中，第二导体层包括金属层，其主要成分是镍。
本发明提供一种制造半导体器件的方法，其中制备了引线框架，引线框架包括由金属制成的板状体构成的引线框架基体，并且还包括用于形成引线的凹槽部，凹槽部以预定深度形成在引线框架基体的表面上的引线形成区域中，以及还包括引线部，其被形成为使得引线部能从凹槽部伸到引线框架基体的表面上，引线部由不同于引线框架基体材料的材料制成，制造半导体器件的方法包括：把半导体芯片安装在引线框架并使半导体芯片电连接到引线部上的半导体芯片安装步骤；用密封树脂覆盖半导体芯片的树脂密封步骤；使用蚀刻法除去引线框架基体的步骤；以及切割成单个的半导体器件的切割步骤。
根据上述结构，在安装半导体芯片的情况下，把引线部固定到引线框架基体上。因此，不会引起位置偏差并且能执行高可靠性键合。在使用树脂密封法准确地固定引线部后，从反向侧面除去引线框架基体。因此，在半导体器件中不会引起变形。
由于形成了从凹槽部中伸出的引线部，在树脂密封后从密封树脂中伸出的引线部不进行电镀工艺，并且能形成稳定的外部端子结构。因此，能把半导体器件装配到印刷电路板上而不会出现不良接触。
能容易地提供高可靠的薄型半导体器件。
在树脂密封完成后，进行切割使半导体器件可被划分成单个部件。由于能够使引线部不存在于切割区域中，所以无须在切割时用切割刀片切割引线部。因此，能减轻切割刀片的磨损并且能延长刀片寿命。
除此以外，根据凹槽部的横截面的轮廓能灵活地设计引线部的横截面的轮廓。因此，能容易地形成高密度、精确的半导体器件。
在本发明的制造半导体器件的方法中，引线包括：形成在凹槽部中的第一导体层；堆叠在第一导体层上的第二导体层；以及形成在第二导体层上的第三导体层，其中第一导体层被装配到例如印刷电路板的装配组件上，并且第三导体层被装配到半导体芯片的焊接垫上。
根据上述结构，能以低成本容易地提供高可靠的薄型半导体器件。
在本发明的制造半导体器件的方法中，引线被形成为使其能覆盖凹槽的全部内壁。
根据上述结构，不用增加工时能形成更加高可靠的薄型半导体器件。
在本发明的制造半导体器件的方法中，第一和第二导体层的界面位于引线框架基体的表面的上方。
根据上述结构，不用增加工时能形成更高可靠的薄型半导体器件。
在本发明的制造半导体器件的方法中，该制造半导体器件的方法还包括在树脂密封完成后使用蚀刻法除去阻挡层的步骤。
根据上述结构，能够阻止第一导体层因为在键合工艺中产生的热而引起的界面反应造成性能的恶化。
附图说明
在附图中：
图1A～1D是本发明第一实施例的半导体器件的示图，图1A是俯视图，图1B是沿线A-A截取的剖面图，图1C是仰视图以及图1D是沿线B-B截取的剖面图；
图2是本发明第一实施例的引线框架的主要部分的放大剖面图；
图3是本发明第一实施例的半导体器件的理论示意图；
图4A～4C是本发明第一实施例的制造引线框架的流程图；
图5A～5D是本发明第一实施例的制造引线框架的流程图；
图6A～6C是本发明第一实施例的制造半导体器件的流程图；
图7A～7C是本发明第一实施例的制造半导体器件的流程图；
图8A～8D是本发明第二实施例的制造引线框架的流程图；
图9A～9D是本发明第二实施例的制造引线框架的流程图；
图10是本发明第二实施例中形成的半导体器件的示图；
图11A～11C是常规半导体器件的示图。
具体实施方式
下面，将参考附图详细地说明本发明的实施例。
第一实施例
图1A-1C分别示出了本发明第一实施例的半导体器件的俯视图、沿线A-A截取的剖面图、仰视图和沿线B-B截取的剖面图。如图所示，下面所形成的这种半导体器件是面安装型(face assembly type)半导体器件。由双极型晶体管构成的半导体芯片11设置在冲模垫(die pad)10a上，并且连接到集电极的垫和连接到发射极的垫分别通过焊接线12电连接到引线端10b、10c上并且用树脂密封。从密封树脂的反向面看，构成基极端的冲模垫10a与构成发射极端和集电极端的引线端10b、10c一定程度地突出，以便能形成面安装型半导体器件。
冲模垫和引线端包括三层结构，其主要部分的放大视图如图2所示，冲模垫和引线端包括：包括镍层的阻挡层3a，其膜厚度是0.0005mm；形成在该阻挡层3a上的、包括金层的第一导体层3b，其膜厚度是0.0015mm；堆叠在第一导体层上的、包括镍层的第二导体层3c，其膜厚度是0.030mm；以及形成在第二导体层上的、包括金层的第三导体层3d，其膜厚度是0.0007mm。
其主要部分的放大视图如图3所示，下文说明这种层结构的特性。在铜板(其是引线框架的主基体1)的表面上形成的、厚度为0.008mm的凹槽部2中，顺次连续地堆叠阻挡层3a、第一导体层3b、第二导体层3c和第三导体层3d，形成第一导体层是使得它经由阻挡层3a覆盖凹槽部2的内壁。该视图示出了在除去抗蚀剂R以前的状态。
接着，下面将说明安装这种半导体器件的方法。
首先，说明制造这种引线框架的方法。
按照这种方法，用光刻技术在引线框架基体的表面上形成浅凹槽部2，引线框架基体包括由金属制成的平板型基体(铜板)。然后，通过电镀的方法在该凹槽部2中形成由四层结构的金属层构成的引线部，使得引线部能从凹槽伸到引线框架基体的表面上。
如图4A所示，制备由铜板构成的引线框架基体1。
如图4B所示，涂覆抗蚀剂R。
此后，如图4C所示，用光刻技术在抗蚀剂R上进行构图。当该抗蚀剂R用作掩模时，进行各向异性蚀刻以便形成0.5至2.5μm厚度的浅凹槽2，其横截面是矩形。
此后，如图5A所示，当实际上剩余抗蚀剂R时，把引线框架基体1浸入到镍磺酸盐的水溶液的电镀溶液中，并且用电镀法形成作为阻挡层的镍层3a。
然后，如图5B所示，用电镀法连续堆叠作为第一导体层3b的金层和作为第二导体层3c的镍层。这时，作为阻挡层3a的镍层和作为第一导体层3b的金层形成在凹槽部2的整个内壁上。
然后，形成作为第三导体层3d的金层。
最后，如图5D所示，除去抗蚀剂R，并且形成本发明第一实施例的引线框架。
接着，将说明制造使用该引线框架的双极型晶体管的方法。
首先，如图6A所示，把半导体芯片11的反向面安装并固定到图4A至5D所示的引线框架的冲模垫10a上。然后，用焊接线12将半导体芯片和引线端彼此电连接。
此后，如图6B所示，用环氧树脂进行树脂密封。这样，形成用密封树脂13固定的半导体器件。
最后，如图6C所示，用蚀刻的方法除去由铜板构成的引线框架基体1。这样，能获得其中阻挡层3a和第一导体层3b从密封树脂13中暴露出来的半导体器件。
然后，如图7A所示，把胶带14粘附到引线端3(3a、3b、3c)的露出侧面上。
此后，如图7B所示，用切割刀片16，从没有粘附胶带14的侧面朝粘附胶带14的另一侧面切割，从而形成切割槽15，以便可以分割半导体器件。
如图7C所示，当把半导体器件安装到印刷电路板上时，半导体器件从该胶带14上分离并被装配。
在这种连接中，在键合完成之后，在结束树脂密封后可以用蚀刻法将阻挡层和引线框架基体一起除去。
根据上述结构，由于引线部从密封树脂表面伸出，能稳定地执行装配，使得引线部能从密封树脂伸出。因此，在把半导体器件装配到印刷电路板上的情况下，能够提供一种不具有不良接触的半导体器件。如上面所描述地，根据本发明的实施例，在树脂密封完成后能够构成稳定的外部端子结构而不用进行电镀工艺。
把半导体芯片安装在引线部上，并且通过丝焊法(wire bonding)或直接键合法(direct bonding)进行电连接。然后，进行树脂密封，并通过蚀刻从反向面上除去引线框架基体。由于前面所述的理由，能提供一种薄型高可靠的半导体器件。因此，能将半导体器件的厚度降低到尽可能小的程度。就是说，半导体器件的厚度能降低到大约常规半导体器件的厚度的四分之三。
在安装半导体芯片的情况下，由于把引线部固定到引线框架基体上，所以不会引起位置移动并且能准确地进行高可靠性键合。在使用密封树脂法准确固定住半导体芯片之后，从反向面除去引线框架基体。因此，在半导体器件中不会引起变形。由于设置了阻挡层，在安装半导体元件或丝焊时，即使当连接部分被加热到高温，也能防止引线部性能恶化。实际上可以剩余该阻挡层。可选择地，最终可以通过蚀刻除去该阻挡层。在蚀刻的情况下，当在树脂密封完成后进行蚀刻时，由于其它部分被密封树脂覆盖，实际上它可以浸入到蚀刻溶液中。因此，工作特性是极好的。
在树脂密封完成后，把半导体器件切割成单个的半导体器件，使得半导体器件能被划分为单个部件。这时，由于没有引线部存在于切割区域中，因此在切割时不需要用刀片切割引线部。因此，很少引起刀片的磨损并能延长刀片的寿命。
由于仅从半导体器件的主平面导出引线部，所以空气不会从导出引线部处进入半导体器件中。因此，能够提供高可靠的半导体器件。
此外，根据凹槽部的横截面轮廓能灵活地设计引线部的横截面轮廓。因此，能够形成高精确和高密度的引线部图案。
由于从半导体器件的密封树脂中露出来的引线部包括金层，所以能形成稳定的外部端子结构而不需要在完成树脂密封后进行电镀工艺。
在这种连接中，可以用例如能够与焊料一起形成合金的金、锡和钯的金属形成第一导体层。
由于存在阻挡层，能防止第一导体层和引线框架基体由于在键合工艺中产生的热引起界面反应而造成性能的恶化.该阻挡层可以由镍、钛或钨制成.阻挡层可以形成得薄.可选择地，可最终通过蚀刻除去阻挡层.在金-硅的低共熔焊料的情况下，必须在大约400℃的高温下进行键合.另一方面，在例如金-锡或金-锗的低共熔焊料的情况下，在大约350℃的相对的低温下能键合，因此不需要设置阻挡层.
在本发明的引线框架中，当由例如能容易地与焊料形成合金的金的金属形成第一导体层时，在把半导体器件装配到印刷电路板上时，能极好地进行键合。
当第三导体层由金属形成时，其丝焊特性高，能容易地装配半导体芯片。
这种引线框架能应用于丝焊和直接键合。第三导体层可以由金属制成，其与半导体芯片的焊接垫的键合特性高。
设置第一和第三导体层用于提高键合特性和装配特性。因此，优选将第一和第三导体层形成得足够薄。
由于前面所述的理由，能充分地降低整体厚度并进一步能将第二导体层的膜厚度制作得足够厚。因此，能够构成具有低电阻值的外部端子的半导体器件，其整体厚度足够小。
在这种连接中，在上面描述的第一实施例中，设置了阻挡层。然而，能够采用没有设置阻挡层的结构和包括三层结构的引线部。
根据本实施例的制造引线框架的方法，能够通过光刻工艺形成高精确度和高可靠性的引线框架。
由于第一导体层经由阻挡层形成在引线框架基体的凹槽部的全部内壁上，所以在树脂密封完成后不会从密封树脂中露出第二导体层。如下文所描述的第二实施例中所示，优选第一和第二导体层的界面位于凹槽部的上表面的上方。换句话说，优选第一和第二导体层的界面位于引线框架基体的上表面的上方。然而，即使当第一和第二导体层的界面位于凹槽部的上表面的更低层上时，如果第二层由很难氧化的材料制成，也不会带来问题。
根据本发明制造引线框架的方法，在形成引线部的工艺中，当抗蚀剂图案用作掩模时，在凹槽部的内壁上形成金属膜。因此，在短时间内能容易地形成低电阻值的引线。
由于当用于形成凹槽部的抗蚀剂图案用作掩模时进行蚀刻，能够沿凹槽部的内壁形成导体膜，例如金属膜。因此，能容易地形成外部端子，其层结构以下列方式形成：整个器件被最外部的导体膜覆盖。
第二实施例
接着，下面将说明本发明的第二实施例。
在本实施例的半导体器件中，如下形成外部端子结构。如图10所示，在以下列方式形成第一导体层3b后，即第一导体层3b从凹槽部的内侧升高到平坦部分上后，第二和第三导体层顺序堆叠，使得能留出第一导体层3b的端部边缘部分，并且外部端子的全部表面构成被第一导体层覆盖的外部端子结构。
在这种情况下，在第一导体层3b的最外层上设置有用作阻挡层3a的镍层。
如上所述，导体层以如下方式形成：暴露出凹槽部的周围边缘并且使其从凹槽部的内壁升高到平坦部分上。因此，在这种结构中，用第一导体层覆盖引线端的全部表面，并且包括镍层的第二导体层3c嵌入在树脂中，使得第二导体层3c不会暴露到外部空气中。
在制造用于半导体器件的引线框架的方法中，当形成引线部时，使用了电镀工艺，其中当抗蚀剂图案用作掩模时在凹槽部的内壁上形成金属膜.
根据这种方法，当用于形成凹槽部的抗蚀剂图案用作掩模时，进行电镀。因此，能够在凹槽部的内壁上形成导电膜，例如金属膜，并且形成具有层结构的外部端子，其中整个器件被最外部的导电膜覆盖。
图8和图9是本发明第二实施例的引线框架的示图，以及图10是包括这种引线框架的半导体器件的示图。
该方法包括下列步骤：在将抗蚀剂图案用作掩模形成凹槽部后，使抗蚀剂图案收缩以便能稍微暴露出环绕凹槽部的引线框架基体的表面的步骤。
如图8A至8C所示，从开始到形成凹槽部2的制造工艺与在参考图4A至4C的第一实施例中说明的制造工艺相同。如图8D所示，在500℃下加热30分钟后，抗蚀剂图案R收缩以便形成抗蚀剂图案RS，并且暴露出凹槽部2的外围部分。
此后，如图9A所示，在实际上剩余抗蚀剂图案RS时，把器件浸入到含有镍磺酸盐水溶液的电镀溶液中，并且用电镀法形成作为阻挡层3a的镍层3a。这时，将阻挡层3a形成为使得它能沿凹槽部2的内壁到达凹槽部2的外围的平坦部。
接着，如图9B所示，连续形成作为第一导体层3b的金层，并且用各向异性蚀刻法除去在平坦部分的第一导体层。
而且，如图9C所示，使用电镀法在第一导体层3b上连续堆叠作为第二导体层3c的镍层。
此外，形成作为第三导体层3d的金层。
最后，如图9D所示，除去抗蚀剂图案RS。这样，形成本发明第二实施例的引线框架。
以与第一实施例的装配相同的方式进行第二实施例的半导体器件的引线框架的装配。
如图10所示，在这样形成的半导体器件中，整个表面被由金层构成的第一导体层覆盖。因此，由镍制成的第二导体层不会暴露到表面上。由此，能够形成表面不会氧化并且寿命延长的稳定半导体器件。
由于设置了阻挡层3a，所以即使当使用高温的焊料在第三导体层上进行丝焊时，也不可能使第一导体层与引线框架基体反应。
在上述实施例中，作出了关于双极型晶体管的装配的说明。然而，应该理解，本发明不限于上述分立元件。当然，本发明能应用于IC和LSI。
如上所说明地，根据本发明的引线框架，能够形成高精确的、可靠的、薄型半导体器件。
根据本发明制造引线框架的方法，由于选择性地、轻度蚀刻一部分金属衬底并且在该凹槽部中形成引线端，所以能非常容易地形成薄型半导体器件。
根据本发明，能够提供一种高可靠的薄型半导体器件。
根据本发明的制造半导体器件的方法，不会引起位置移动并且能以高产量装配出高可靠的薄型半导体器件。
本发明根本不限于其实施例和说明书。如果本领域的技术人员能灵活想象的各种改变不脱离权利要求的范围的描述，它们都可以涵盖在本发明内。

Claims (29)

1.一种引线框架，包括：
由金属制成的板状体构成的引线框架基体；
用于形成引线的凹槽部，其是以预定深度形成在所述引线框架基体的表面上的引线形成区域中的；以及
引线，其被形成为使得该引线能从所述凹槽部伸到所述引线框架基体的表面上，该引线由不同于该引线框架基体材料的材料形成且包括形成于所述凹槽部中的第一导体层，
其中所述引线包括用于抑制所述引线框架基体和所述第一导体层之间反应的阻挡层，该阻挡层设置在该第一导体层和所述凹槽部之间。
2.根据权利要求1的引线框架，所述引线还包括：形成在该第一导体层上的第二导体层；以及形成在该第二导体层上的第三导体层，其中
该第一导体层装配到装配组件上，并且
该第三导体层装配到半导体芯片的焊接垫上。
3.根据权利要求2的引线框架，其中所述第一导体层覆盖所述凹槽部的全部内壁。
4.根据权利要求2的引线框架，其中所述第一和第二导体层的界面位于所述引线框架基体的表面的上方。
5.根据权利要求2的引线框架，其中所述第一导体层由能够与焊料一起形成合金的金属制成。
6.根据权利要求2的引线框架，其中所述第一导体层的膜厚度和第三导体层的膜厚度都在0.5至2μm的范围内。
7.根据权利要求2的引线框架，其中所述第一导体层包括金层。
8.根据权利要求2的引线框架，其中所述第三导体层包括金层。
9.根据权利要求2的引线框架，其中所述第二导体层为镍层。
10.一种制造引线框架的方法，包括：
在由金属制成的板状体构成的引线框架基体的表面上形成抗蚀剂图案以便能开设引线形成区域的步骤；
当用所述抗蚀剂图案作为掩模进行蚀刻时在该引线形成区域中形成预定深度的、用于形成引线的凹槽部的步骤；以及
形成引线的步骤，该引线的材料不同于所述引线框架基体的材料，使得该引线能从所述凹槽部伸到该引线框架基体的表面上，在所述凹槽部中及其周边部中形成第一导体层，
其中形成引线的步骤包括在所述第一导体层和所述凹槽部之间形成用于抑制所述引线框架基体和该第一导体层反应的阻挡层。
11.根据权利要求10的制造引线框架的方法，其中形成引线的步骤包括在使用所述抗蚀剂图案作为掩模时在所述凹槽部的内壁上形成金属膜的电镀步骤。
12.根据权利要求10的制造引线框架的方法，还包括一收缩步骤，即，在将所述抗蚀剂图案用作掩模而形成所述凹槽部后使该抗蚀剂图案收缩以便能暴露出在该凹槽部周围的所述引线框架基体的表面的步骤。
13.根据权利要求12的制造引线框架的方法，其中所述第一导体层形成于从所述收缩步骤中收缩的所述抗蚀剂图案中暴露出的所述凹槽部中及其周边部中，形成引线的步骤还包括：
形成第二导体层的步骤，其堆叠在所述第一导体层上以便能留出该第一导体层的端部边缘；以及
在该第二导体层上形成第三导体层的步骤。
14.根据权利要求13的制造引线框架的方法，形成第二导体层的步骤包括：
在所述第一导体层上形成导电性薄膜的步骤；以及
用各向异性蚀刻法对该导电性薄膜进行回刻蚀以留出该第一导体层的端部边缘的步骤。
15.根据权利要求10的制造引线框架的方法，其中形成引线的步骤包括在所述凹槽部中顺次形成第一到第三导体层的步骤，并且所述第一和第二导体层的界面位于所述引线框架基体的表面的上方。
16.根据权利要求10的制造引线框架的方法，其中形成凹槽部的步骤包括用于形成一凹槽的各向异性蚀刻步骤，该凹槽的横截面为矩形且该凹槽的深度为0.5至2.5μm。
17.一种半导体器件，其中包括引线框架，该引线框架包括由金属制成的板状体构成的引线框架基体，并且还包括用于形成引线的凹槽部，该凹槽部以预定深度形成在该引线框架基体的表面上的引线形成区域中，以及还包括引线，其被形成为使得该引线能从该凹槽部伸到该引线框架基体的表面上，该引线由不同于该引线框架基体材料的材料制成且包括形成于所述凹槽部中的第一导体层，该半导体器件包括：
半导体芯片；以及
一块密封树脂，其中该引线的反向表面的一部分从该块密封树脂的主平面伸出，并且该引线是从外面侧朝内面侧形成的薄膜，
其中该引线连接到所述半导体芯片，
其中所述引线包括用于抑制所述引线框架基体和所述第一导体层之间反应的阻挡层，该阻挡层设置在该第一导体层和所述凹槽部之间。
18.根据权利要求17的半导体器件，所述引线还包括：堆叠在该第一导体层内侧的第二导体层；以及形成在该第二导体层内侧的第三导体层，其中从所述密封树脂中露出的该引线的全部表面被该第一导体层覆盖。
19.根据权利要求18的半导体器件，其中所述第一和第二导体层的界面位于所述密封树脂的表面内侧。
20.根据权利要求17的半导体器件，其中所述第一导体层由能够与焊料一起形成合金的金属制成。
21.根据权利要求17的半导体器件，其中所述第一导体层的膜厚度和第三导体层的膜厚度都在0.5至2μm的范围内。
22.根据权利要求18的半导体器件，其中所述第一导体层包括金层。
23.根据权利要求18的半导体器件，其中所述第三导体层包括金层。
24.根据权利要求18的半导体器件，其中所述第二导体层为镍层。
25.一种制造半导体器件的方法，其中制备了引线框架，该引线框架包括由金属制成的板状体构成的引线框架基体，并且还包括用于形成引线的凹槽部，该凹槽部以预定深度形成在该引线框架基体的表面上的引线形成区域中，以及还包括引线，其被形成为使得该引线能从该凹槽部伸到该引线框架基体的表面上，该引线由不同于该引线框架基体材料的材料制成且包括形成于所述凹槽部中的第一导体层，所述制造半导体器件的方法包括：
把半导体芯片安装在引线框架上并将该半导体芯片电连接到所述引线上的半导体芯片安装步骤；
用所述密封树脂覆盖该半导体芯片的树脂密封步骤；
用蚀刻法除去所述引线框架基体的步骤；以及
切割成单个的半导体器件的切割步骤，
其中形成引线的步骤包括在所述第一导体层和所述凹槽部之间形成用于抑制所述引线框架基体和该第一导体层反应的阻挡层。
26.根据权利要求25的制造半导体器件的方法，所述引线还包括：堆叠在该第一导体层上的第二导体层；以及形成在该第二导体层上的第三导体层，其中
该第一导体层被装配到装配组件上，并且
该第三导体层被装配到该半导体芯片的焊接垫上。
27.根据权利要求26的制造半导体器件的方法，其中所述第一导体层被形成为使其覆盖所述凹槽部的全部内壁。
28.根据权利要求26的制造半导体器件的方法，其中所述第一和第二导体层的界面位于所述引线框架基体的表面的上方。
29.根据权利要求26的制造半导体器件的方法，其中所述制造半导体器件的方法还包括在树脂密封完成后用蚀刻法除去该阻挡层的步骤。
CN2004100019485A 2003-01-16 2004-01-16 引线框架及其制造方法和使用引线框架的半导体器件 Expired - Fee Related CN1518099B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP008349/03 2003-01-16
JP008349/2003 2003-01-16
JP2003008349A JP3897704B2 (ja) 2003-01-16 2003-01-16 リードフレーム

Publications (2)

Publication Number Publication Date
CN1518099A CN1518099A (zh) 2004-08-04
CN1518099B true CN1518099B (zh) 2010-05-05

Family

ID=32588536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100019485A Expired - Fee Related CN1518099B (zh) 2003-01-16 2004-01-16 引线框架及其制造方法和使用引线框架的半导体器件

Country Status (6)

Country Link
US (2) US7659634B2 (zh)
EP (1) EP1439575A3 (zh)
JP (1) JP3897704B2 (zh)
KR (1) KR101007595B1 (zh)
CN (1) CN1518099B (zh)
TW (1) TWI339429B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101091896B1 (ko) * 2004-09-04 2011-12-08 삼성테크윈 주식회사 플립칩 반도체 패키지 및 그 제조방법
TWI253161B (en) * 2004-09-10 2006-04-11 Via Tech Inc Chip carrier and chip package structure thereof
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
US7863102B2 (en) * 2008-02-22 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with external interconnects within a die platform
KR100983341B1 (ko) 2008-08-05 2010-09-20 (주)하드램 디지털 마이크로미러 디바이스를 이용한 마킹 장치 및 방법
KR101001876B1 (ko) * 2008-09-19 2010-12-21 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101029028B1 (ko) * 2008-09-19 2011-04-19 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
KR101040136B1 (ko) * 2008-09-23 2011-06-09 엘지이노텍 주식회사 반도체 패키지용 다열 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
KR101047603B1 (ko) * 2009-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
JP5271949B2 (ja) * 2009-09-29 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2012028694A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置
CN102569099B (zh) * 2010-12-28 2014-12-10 万国半导体(开曼)股份有限公司 一种倒装芯片的封装方法
US8877555B2 (en) * 2012-11-16 2014-11-04 Alpha & Omega Semiconductor, Inc. Flip-chip semiconductor chip packing method
US20140261661A1 (en) * 2013-03-13 2014-09-18 Gtat Corporation Free-standing metallic article with overplating
JP2015090350A (ja) * 2013-11-07 2015-05-11 旭化成エレクトロニクス株式会社 磁気センサ及び磁気センサ装置、磁気センサの製造方法
JP6681165B2 (ja) * 2014-12-27 2020-04-15 マクセルホールディングス株式会社 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置
US10665766B2 (en) * 2016-03-15 2020-05-26 Signify Holding B.V. Elongated lead frame and a method of manufacturing an elongated lead frame
CN110970329B (zh) * 2019-11-27 2024-03-29 丽智电子（南通）有限公司 一种基于可溶解的保护膜制备晶体二极管的方法
CN111554653A (zh) * 2020-04-13 2020-08-18 东莞链芯半导体科技有限公司 引线框架制作方法及引线框架
CN113241338B (zh) * 2021-07-09 2021-10-19 东莞市春瑞电子科技有限公司 一种无引线预塑封半导体封装支架制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1015585B (zh) * 1988-09-09 1992-02-19 莫托罗拉公司 半导体器件的自对准电极
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148846A (en) * 1980-04-22 1981-11-18 Nec Corp Manufacture of circuit pattern
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
JPH06148661A (ja) * 1992-11-12 1994-05-27 Matsushita Electric Ind Co Ltd 表示装置用基板の製法
WO1995026047A1 (en) 1994-03-18 1995-09-28 Hitachi Chemical Company, Ltd. Semiconductor package manufacturing method and semiconductor package
US6376921B1 (en) * 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
KR0185512B1 (ko) * 1996-08-19 1999-03-20 김광호 칼럼리드구조를갖는패키지및그의제조방법
JP3877401B2 (ja) 1997-03-10 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JPH1167838A (ja) * 1997-08-22 1999-03-09 Matsushita Electric Ind Co Ltd バンプ付電子部品の製造方法
US6759597B1 (en) * 1998-02-02 2004-07-06 International Business Machines Corporation Wire bonding to dual metal covered pad surfaces
JPH11238840A (ja) 1998-02-19 1999-08-31 Oki Electric Ind Co Ltd リードフレーム
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法
JP4362163B2 (ja) 1999-04-06 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
JP2001230345A (ja) 2000-02-17 2001-08-24 Sumitomo Metal Mining Co Ltd 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
JP3621869B2 (ja) 2000-06-15 2005-02-16 新光電気工業株式会社 半導体装置及びその製造方法
JP2003078094A (ja) * 2001-08-31 2003-03-14 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP2007051336A (ja) * 2005-08-18 2007-03-01 Shinko Electric Ind Co Ltd 金属板パターン及び回路基板の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1015585B (zh) * 1988-09-09 1992-02-19 莫托罗拉公司 半导体器件的自对准电极
US6329711B1 (en) * 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure

Also Published As

Publication number Publication date
JP3897704B2 (ja) 2007-03-28
EP1439575A3 (en) 2006-10-04
TW200425445A (en) 2004-11-16
US7723161B2 (en) 2010-05-25
US7659634B2 (en) 2010-02-09
US20040147063A1 (en) 2004-07-29
US20050224918A1 (en) 2005-10-13
EP1439575A2 (en) 2004-07-21
CN1518099A (zh) 2004-08-04
TWI339429B (en) 2011-03-21
KR101007595B1 (ko) 2011-01-12
KR20040066032A (ko) 2004-07-23
JP2004221399A (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
CN1518099B (zh) 引线框架及其制造方法和使用引线框架的半导体器件
JP3526788B2 (ja) 半導体装置の製造方法
JP3007023B2 (ja) 半導体集積回路およびその製造方法
US20010005055A1 (en) Semiconductor device and manufacturing method thereof
JP2953899B2 (ja) 半導体装置
JP2000243887A (ja) 半導体装置とその製造方法
JP4283240B2 (ja) 半導体装置の製造方法
JP2000243880A (ja) 半導体装置とその製造方法
KR0163863B1 (ko) 멀티칩 실장을 위한 반도체 패키지
US6909179B2 (en) Lead frame and semiconductor device using the lead frame and method of manufacturing the same
JP4123131B2 (ja) 半導体装置
CN111863716B (zh) 一种芯片互连方法
JPH04162682A (ja) 複合ダイオード
JP4881369B2 (ja) 半導体装置の製造方法
JP4454422B2 (ja) リードフレーム
JP2006013555A (ja) 半導体装置
JP4488819B2 (ja) リードフレーム
JP3745106B2 (ja) 半導体装置およびその製造方法
JP2000021920A (ja) 半導体装置
JPH08250545A (ja) 半導体装置およびその製造方法
JP5352639B2 (ja) 半導体装置の製造方法
JP2001196400A (ja) 半導体装置の製造方法
JPH04322435A (ja) 半導体装置およびその製造方法
JP2007305872A (ja) 半導体装置及びその製造方法
JP2006032474A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: KELAIBO INNOVATION CO., LTD.

Free format text: FORMER OWNER: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD.

Effective date: 20141210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: Osaka

Patentee after: Matsushita Electric Industrial Co.,Ltd.

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20141210

Address after: California, USA

Patentee after: Craib Innovations Ltd.

Address before: Osaka

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100505

Termination date: 20170116

CF01 Termination of patent right due to non-payment of annual fee