CN113241338B - 一种无引线预塑封半导体封装支架制备方法 - Google Patents
一种无引线预塑封半导体封装支架制备方法 Download PDFInfo
- Publication number
- CN113241338B CN113241338B CN202110774723.7A CN202110774723A CN113241338B CN 113241338 B CN113241338 B CN 113241338B CN 202110774723 A CN202110774723 A CN 202110774723A CN 113241338 B CN113241338 B CN 113241338B
- Authority
- CN
- China
- Prior art keywords
- etching
- metal
- packaging
- leadless
- metal substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
Abstract
本发明公开了一种无引线预塑封半导体封装支架制备方法,本发明的无引线预塑封半导体封装支架,包括若干个独立的封装支架单元和非功能区预塑封体,所述封装支架单元的上下表面形成有可邦定焊接的金属镀层,所述非功能区预塑封体为环氧树脂,所述封装支架单元依此通过贴膜,曝光显影,电镀,退膜蚀刻制得;所述非功能区预塑封体通过真空填塞,烘烤,研磨制成,本发明采取蚀刻过程中用粘贴承载板的方式做承载支撑,非功能区预塑封完成后去掉承载板,本发明的封装支架通过预塑封的方式,使蚀刻后每一个独立的支架单元重新形成一个整体,无需引线连接支撑,不但提高了材料的利用率,更解决了封装支架的气密性问题,提升了封装器件的可靠性。
Description
技术领域
本发明属于半导体封装技术领域,具体是一种无引线预塑封半导体封装支架制备方法。
背景技术
封装支架是制造集成电路半导体元件的基础部件,为集成电路的芯片提供载体,借助于键合材料实现芯片与外部电路板电信号的连接,同时为芯片提供热量传导通道释放热量。传统的封装支架通常使用:有引线框架式、钢片支撑剥离式、PCB板式。
目前常规PCB板式的封装支架型材,因其制作工艺繁琐,金属基板材料进口依赖性大,成本难以下降,且散热性和可靠性不足;而钢片支撑剥离式的封装支架型材,基本靠国外进口,成本高昂,订货期长;对于有引线框架结构的封装支架型材最为常用,但是支架型材内的每一个独立的封装支架单元都需要有连接引线和框架支撑,原材料的利用率低,且此种工艺无法生产结构复杂的、高精密度、极小间距高集成的封装支架单元,半导体封装切割后,连接引线位全部有引线金属头外露,大大降低了半导体封装器件的气密性和可靠性。
发明内容
本发明的目的在于提供一种无引线预塑封半导体封装支架制备方法,以解决上述背景技术中提出的问题。
为实现上述目的,本发明提供如下技术方案:
一种无引线预塑封半导体封装支架,包括金属基板,所述金属基板上设有蚀刻层一,所述金属基板另一面设有蚀刻层二,所述蚀刻层一与蚀刻层二连通将金属基板穿透形成若干封装支架单元,在所述蚀刻层一与蚀刻层二内填入树脂,使若干封装支架单元形成整体。
本发明的另一技术方案:一种无引线预塑封半导体封装支架制备方法,首先选取金属基板,然后在金属基板上进行曝光显影处理,形成金属线路,之后在金属线路上电镀抗蚀刻金属镀层,完成上述工作后,再进行下面制作封装支架形成的步骤:
第一步,在金属基板的表面一上进行抗蚀刻处理,并贴上承载板;
第二步,在金属基板的表面二上进行蚀刻处理,并将金属基板蚀穿形成若干个独立的支架单元;
第三步,在支架单元之间的间隙塞入树脂,使原本独立的支架单元重新连接起来形成整体,组成封装支架型材,最后将承载板及抗蚀刻层去掉,根据实际情况将封装支架型材切割成需要的大小,便于后续生产加工。
进一步的技术方案,第一步中进行抗蚀刻处理之前,先用退膜液退掉表面一上的干膜,露出未电镀的区域,再使用蚀刻溶液蚀刻表面一没有电镀的区域,在金属基板上形成具有多个凹槽一的蚀刻层一。
进一步的技术方案,第一步中的抗蚀刻处理是在表面一上覆盖干膜或油墨
进一步的技术方案,在第一步之前,只在表面一上的金属线路电镀抗蚀刻可邦定金属镀层一,在表面一上贴上承载板后,再对表面二上的金属线路电镀抗蚀刻金属镀层二。
进一步的技术方案第二步中,用退膜液退掉表面二上的干膜,露出未电镀的区域,使用蚀刻溶液蚀刻表面二没有电镀的区域,在金属基板上形成具有多个凹槽二的蚀刻层二,此时凹槽二与凹槽一连通将金属基板穿透,形成封装支架单元。
进一步的技术方案,第三步中,从表面二上填塞树脂,使树脂塞满凹槽一和凹槽二,然后对树脂进行固化研磨处理,通过树脂连接使多个封装支架单元重新形成一个整体,组成封装支架型材。
进一步的技术方案,金属镀层一为镍银金,金属镀层二为镀锡抗蚀刻金属层。
进一步的技术方案,第二步中,在表面二蚀刻完成后,使用化学溶液将金属镀层二退去,将表面二的金属线路显露出来,然后对表面二进行粗化处理。
进一步的技术方案,第三步中,树脂固化后,通过研磨机将位于表面二上的树脂研磨去掉,使表面二上的金属线路显露出来,然后在表面二上进行可焊性处理。
本发明的有益效果:
本发明提供一种无引线预塑封半导体封装支架制备方法,在制备方法中创造性地通过树脂预塑封的方式,将蚀刻后分散独立的封装支架单元塑封成一个整体的封装支架型材,使每一个支架单元都无需连接引线作为支撑,半导体封装切割后,每一个封装支架都被封装树脂全包裹,极大的提高了半导体封装器件的气密性和可靠性,本制备方法工艺简单,操作方便,所有生产设备和材料均为国产化,提升了生产效率,降低了生产成本。
附图说明
图1:本封装支架制备方法的实施例一步骤示意图一。
图2:本封装支架制备方法的实施例一步骤示意图二。
图3:本封装支架制备方法的实施例二第一步结构示意图。
图4:本封装支架制备方法的实施例二第二步结构示意图。
图5:本封装支架制备方法的实施例二第四步结构示意图。
图6:本封装支架制备方法的实施例二第五步结构示意图。
图7:本封装支架制备方法的实施例二第七步结构示意图。
图8:本封装支架制备方法的实施例二成型结构示意图。
图9:本发明的封装支架平面示意图
图10:本发明中半导体封装支架应用在LED显示屏领域示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,
请参照图1-10,
一种无引线预塑封半导体封装支架,其特征在于:包括金属基板1,所述金属基板1上设有蚀刻层一3,所述金属基板1另一面设有蚀刻层二5,所述蚀刻层一3与蚀刻层二5连通将金属基板1穿透形成若干封装支架单元6,在所述蚀刻层一3与蚀刻层二5内填入树脂7,使若干封装支架单元6形成整体,通过树脂7将原本分散若干封装支架单元6重新形成整体,无需连接引线作为支撑,节省成本,提高了封装器件品质,方便后续加工。
本发明中的制备方法实施例一:
一种无引线预塑封半导体封装支架制备方法,首先选取金属基板1,然后通过现有技术在金属基板1上进行曝光显影处理,形成金属线路,其中对金属基板1的两面同时进行曝光处理,减少两面线路图形的层间差,但可分别单独进行显影处理,也可以同时对两面进行显影处理,之后在裸露出的金属线路上电镀抗蚀刻金属镀层,同理在两面的金属线路上可以同时或单独进行电镀处理,如图1和图2所示,完成上述工作后,再进行下面制作封装支架形成的步骤:
第一步,在金属基板1的表面一11上覆盖干膜2 或油墨进行抗蚀刻处理,形成抗蚀刻层B,并在抗蚀刻层B贴上承载板4,承载板4的作用是承载支撑金属基板1,防止蚀刻完成后形成的支架单元6脱落或移位,也可以根据工艺要求,先将干膜2或油墨覆盖在承载板4,再将干膜2或油墨与承载板4一起覆盖在表面一11上,总之,干膜2或油墨位于表面一11与承载板4之间。
第二步,由于表面一11已进行抗蚀刻处理,在表面二12进行蚀刻处理时不会影响到表面一11,在表面二12上进行蚀刻处理,形成蚀刻层M,并将金属基板1蚀穿形成若干个独立的支架单元6;
第三步,在支架单元6之间的间隙塞入树脂7,其中树脂7可以是阻光环氧树脂7,然后对树脂7进行固化处理,使原本独立的支架单元6重新连接起来形成整体,组成封装支架型材,最后将承载板及抗蚀刻层去掉,根据实际情况将封装支架型材切割成需要的大小,便于后续生产加工。
本发明制备方法中创造性地通过树脂7预塑封的方式,将蚀刻后分散独立的封装支架单元6塑封成一个整体的封装支架型材,使每一个支架单元6都无需连接引线作为支撑,以及无需额外增加承载板等作为补强支撑,本制备方法工艺简单,操作方便,降低了生产成本,大大提升了半导体封装器件的气密性和可靠性,另外在进行后续封装加工时,由于本发明封装支架已经是一个整体,因此后序封装压注加工无需使用承载板4作为辅助即可进行加工,提升了封装支架使用的便捷性。
本发明的制备方法实施例二:
一种无引线预塑封半导体封装支架制备方法,首先选取金属基板1,金属基板1的材料可以是铜、铝或铁等金属材质制成,优选使用铜,便于半导体导通和散热,并且相对于传统PCB板更易于加工,金属基板1的厚度可以是0.1mm-0.25mm;
如图3所示,在表面一11和表面二12上贴上干膜2,进行曝光显影处理,形成金属线路,其中对表面一11和表面二12同时进行曝光处理,减少两面线路图形的层间差,但可分别对表面一11和表面二12单独进行显影处理,也可以同时进行显影处理,最终形成图4所示的状态,其中干膜2为感光干膜,通过曝光和显影方式将线路印设表面一11和表面二12上,曝光能量为30-50mj/cm²,曝光尺为7-8 last step ,显影液(Na2Co3/H2O)浓度为0.8-1.2wt%,温度为28-34度,压力为1.5-2.0kg/cm²,显影时间为40-48秒,可根据线路精密度需求适当调整曝光和显影的参数,使其处于最佳的曝光和显影环境中;
之后只在表面一11上的金属线路电镀抗蚀刻可邦定金属镀层一,对表面一11在进行电镀之前可以先用PE茶色保护膜覆盖住表面二12,其中金属镀层一可以为镍银金或镍银,镍厚为2μm,银厚1μm,金厚为0.025μm,镍缸镀液的pH值为3 .8~4 .5,Ni浓度为65-85g/L,NiCl2浓度为15-25g/L,H3Bo3浓度为30~45g/ L,温度为45-55度,银镀液为氰化银钾低氰弱碱溶液,其中Ag浓度为30~50g/L,游离KCN浓度为1~2g/L,pH值为9~11,设定电流密度为5~8ASD,金缸含量为0.3-0.6 g/L,比重为12-16Be,pH值为3.7-4.2;
注:(邦定一词来源于bonding,意译为“芯片打线”或者“邦定”)
完成上述工作后,再进行下面制作封装支架型材的步骤:
第一步,图5所示,表面一11电镀完成之后,将表面一11上的干膜2用碱性退膜液洗除掉,其中碱性退膜液为弱碱性,然后使用碱性蚀刻溶液蚀刻表面一11没有电镀的区域,在金属基板1上形成具有多个凹槽一31的蚀刻层一3,其中凹槽一31的深度为金属基板1厚度的30%-40%之间,退膜液(NaOH)浓度为2-4wt%,pH值为10-13,时间为40-70秒,温度为40-60度,压力为1.5-3.0kg/cm²;蚀刻液比重为22-25Be,喷压为2-2.5kg/cm²,温度为45-55度;电镀区域单边侧蚀量控制在5μm内,上述参数可根据实际需要做调整;
图6所示,在金属基板1的表面一11上覆盖干膜2或油墨进行抗蚀刻形成抗蚀刻层B,并在抗蚀刻层B贴上承载板4,承载板4的作用是承载支撑金属基板1,防止蚀刻完成后形成的支架单元6脱落或移位,也可以根据工艺要求,先将干膜2或油墨覆盖在承载板4,再将干膜2或油墨与承载板4一起覆盖在表面一11上,总之,干膜2或油墨位于表面一11与承载板4之间。4,在表面一11上贴上承载板4后,去掉表面二12上覆盖的保护膜,再对表面二12上的金属线路电镀抗蚀刻金属镀层二,金属镀层二可以是镀锡抗蚀刻金属层;
第二步,用退膜液退掉表面二12上的干膜2,露出未电镀的区域,,用蚀刻溶液蚀刻表面二12没有电镀的区域,在金属基板1上形成具有多个凹槽二51的蚀刻层二5,此时凹槽二51与凹槽一31连通,将金属基板1蚀穿形成若干个独立的支架单元6,形成图7中所示的形态,在表面二12蚀刻完成后,使用化学溶液将金属镀层二退去,防止金属镀层二使用的较软的金属,例如金属锡,在研磨时会出现拉丝现象,使封装支架单元6之间连通而造成短路,当金属镀层二为镀锡层,则化学溶液可为退锡液,退锡液属单液型,无过氧化物,无氟级不含络合剂的高效退锡、退铅液,适用于锡镀层、锡铅合金镀层以及锡焊接点的退除,对铜、银、金等材质无任何损伤;
退去金属镀层二后,将表面二12的金属线路显露出来,然后对表面二12进行棕化或黑化处理,增大结合面积和表面的结合力;
第三步,图8所示在真空状态下在表面二12上添加树脂7,使支架单元6之间的凹槽一31和凹槽二51塞入树脂7,然后对树脂7进行固化处理,通过树脂7连接使原本独立的支架单元6重新连接起来形成整体,组成封装支架型材,树脂7固化后,通过陶瓷研磨机将位于表面二12上的树脂7研磨去掉,使表面二12上的金属线路显露出来,然后在表面二12上进行化镍金或化银可焊性处理,另外树脂7可以是阻光环氧树脂7,其中陶瓷研磨机使用:320#,400#,800#陶瓷刷各一组,1000#不织布刷两组;
本实施例中通过两次蚀刻将金属基板1蚀刻穿,形成独立的封装支架单元6,将金属基板1蚀刻穿之前在表面一11上再次贴上干膜2,并且在干膜2上贴有承载板4,避免将金属基板1蚀刻穿后形成的封装支架单元6散落,形成独立的支架单元6之后,进行灌胶处理,进行固化后,使多个原本独立的封装支架单元6重新形成一个整体,组成封装支架,无需连接引线作为支撑,由于连接引线复杂,耗时,本发明无需连接引线作为支撑,而是采用全新的灌胶处理方式,将封装支架单元6预塑封成一个整体,此工艺简单,操作方便,降低了生产成本,大大提升了半导体封装器件的气密性和可靠性。
最后,通过退膜液将承载板4剥离,并将表面一11的干膜2洗除掉,此时由于有树脂7作为支撑,支架单元6不会散落,然后用2%浓度的柠檬酸和纯净水清洁干净表面,烘干后在表面一11和表面二12上贴上保护膜,将封装支架型材切割成需要的大小,即面积相对较小的支架型材,便于后续生产加工,本发明中多个封装支架单元6由于经过预塑封处理,在与承载板4剥离后依然是一个整体,无需再添加补强板作为支撑辅助,方便后期加工。
本发明提供一个支架型材使用实施例,
图9所示为半导体封装支架的俯视图,即为IC方形扁平无引脚封装(QFN)支架的俯视图,亦是IC封装支架进行封装加工前的结构,图8所示,封装前,先在每个封装支架单元6的表面一11焊接(邦定)IC晶片,然后使用树脂7进行一体压注塑封,使预塑封树脂7和压注树脂7形成一个整体,完全包裹住IC晶片和封装支架单元6,再按照单颗尺寸进行切割,切割后每个封装支架单元6都封装有IC晶片形成一个完整的IC器件,所以在进行封装前,为方便邦定晶片,及封装完成后方便切割,每个封装支架单元6都是规则的矩阵式整齐排列,且支架单元6之间的距离都是规则的,每一条横竖切割道两端都设置有切割识别线。
本发明所设计的半导体封装支架,可用于LED显示屏领域,通过上述制备方法制作的LED封装支架单元6如图10所示,其中图10正面(表面一11)为LED封装支架单元6的邦定面,图10中C为公共端,LED三色RGB灯共有3个灯珠,分别是灯珠x、灯珠y与灯珠z,其中灯珠x、灯珠y安装在B的上部,灯珠z(红光)安装在C上,图10中A、B、D为控制端,灯珠x、灯珠y与灯珠z的一端与C连通,灯珠x的另一端与A连通,灯珠y的另一端与D连通,灯珠z的另一端与B连通;
图10中LED封装支架单元6的反面(表面二12),在LED三色RGB灯的引线焊接后,其相应端与反面的A、B、C、D连通,用于后续加工。
对于本领域技术人员而言,显然本发明不限于上述示范性实施例的细节,而且在不背离本发明的精神或基本特征的情况下,能够以其他的具体形式实现本发明。因此,无论从哪一点来看,均应将实施例看作是示范性的,而且是非限制性的,本发明的范围由所附权利要求而不是上述说明限定,因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外,应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施。
Claims (9)
1.一种无引线预塑封半导体封装支架制备方法,其特征在于:首先选取金属基板(1),然后在金属基板(1)上进行曝光显影处理,形成金属线路,之后在金属线路上电镀抗蚀刻金属镀层,完成上述工作后,再进行下面制作封装支架型材的步骤:
第一步,在金属基板(1)的表面一(11)上进行抗蚀刻处理,并贴上承载板(4);
第二步,在金属基板(1)的表面二(12)上进行蚀刻处理,并将金属基板(1)蚀穿形成若干个独立的支架单元(6);
第三步,在支架单元(6)之间的间隙塞入树脂(7),使原本独立的支架单元(6)重新连接起来形成整体,组成封装支架型材。
2.根据权利要求1所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:第一步中进行抗蚀刻处理之前,先用退膜液退掉表面一(11)上的干膜(2),露出未电镀的区域,再使用蚀刻溶液蚀刻表面一(11)没有电镀的区域,在金属基板(1)上形成具有多个凹槽一(31)的蚀刻层一(3)。
3.根据权利要求2所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:第一步中的抗蚀刻处理是在表面一(11)上覆盖干膜(2)或油墨。
4.根据权利要求3所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:在第一步之前,只在表面一(11)上的金属线路电镀抗蚀刻可邦定金属镀层一,在表面一(11)上贴上承载板(4)后,再对表面二(12)上的金属线路电镀抗蚀刻金属镀层二。
5.根据权利要求4所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:第二步中,用退膜液退掉表面二(12)上的干膜(2),露出未电镀的区域,使用蚀刻溶液蚀刻表面二(12)没有电镀的区域,在金属基板(1)上形成具有多个凹槽二(51)的蚀刻层二(5),此时凹槽二(51)与凹槽一(31)连通将金属基板(1)穿透,形成封装支架单元(6)。
6.根据权利要求5所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:第三步中,从表面二(12)上填塞树脂(7),使树脂(7)塞满凹槽一(31)和凹槽二(51),然后对树脂(7)进行固化研磨处理,通过树脂(7)连接使多个封装支架单元(6)重新形成一个整体,组成封装支架型材。
7.根据权利要求4所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:金属镀层一为镍银金,金属镀层二为镀锡抗蚀刻金属层。
8.根据权利要求6所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:第二步中,在表面二(12)蚀刻完成后,使用化学溶液将金属镀层二退去,将表面二(12)的金属线路显露出来,然后对表面二(12)进行粗化处理。
9.根据权利要求6所述的一种无引线预塑封半导体封装支架制备方法,其特征在于:第三步中,树脂(7)固化后,通过研磨机将位于表面二(12)上的树脂(7)研磨去掉,使表面二(12)上的金属线路显露出来,然后在表面二(12)上进行可焊性处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110774723.7A CN113241338B (zh) | 2021-07-09 | 2021-07-09 | 一种无引线预塑封半导体封装支架制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110774723.7A CN113241338B (zh) | 2021-07-09 | 2021-07-09 | 一种无引线预塑封半导体封装支架制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113241338A CN113241338A (zh) | 2021-08-10 |
CN113241338B true CN113241338B (zh) | 2021-10-19 |
Family
ID=77141307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110774723.7A Active CN113241338B (zh) | 2021-07-09 | 2021-07-09 | 一种无引线预塑封半导体封装支架制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113241338B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113903671A (zh) * | 2021-10-11 | 2022-01-07 | 东莞市春瑞电子科技有限公司 | 一种预塑封半导体封装支架制备方法 |
CN116489893A (zh) * | 2023-04-23 | 2023-07-25 | 南通威斯派尔半导体技术有限公司 | 一种沟槽侧壁无银的覆铜陶瓷线路板及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1439575A2 (en) * | 2003-01-16 | 2004-07-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a lead frame and method of manufacturing the same |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5211493B2 (ja) * | 2007-01-30 | 2013-06-12 | 富士通セミコンダクター株式会社 | 配線基板及び半導体装置 |
CN102324413B (zh) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | 有基岛预填塑封料先刻后镀引线框结构及其生产方法 |
CN102324412B (zh) * | 2011-09-13 | 2013-03-06 | 江苏长电科技股份有限公司 | 无基岛预填塑封料先镀后刻引线框结构及其生产方法 |
JP2013069741A (ja) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 |
US9578744B2 (en) * | 2014-12-22 | 2017-02-21 | Stmicroelectronics, Inc. | Leadframe package with pre-applied filler material |
CN109509734A (zh) * | 2018-12-21 | 2019-03-22 | 江阴芯智联电子科技有限公司 | 减成法预包封引线框架结构及其制造方法 |
-
2021
- 2021-07-09 CN CN202110774723.7A patent/CN113241338B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1439575A2 (en) * | 2003-01-16 | 2004-07-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device with a lead frame and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
CN113241338A (zh) | 2021-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113241338B (zh) | 一种无引线预塑封半导体封装支架制备方法 | |
CN108109972B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
CN102165582B (zh) | 引线框基板及其制造方法以及半导体装置 | |
CN102386106A (zh) | 部分图案化的引线框以及在半导体封装中制造和使用其的方法 | |
CN112133640B (zh) | 一种具有粗糙侧壁的引线框架的制备方法 | |
CN102165586A (zh) | 引线框基板以及该引线框基板的制造方法 | |
CN102165581B (zh) | 引线框基板的制造方法 | |
CN102263078A (zh) | 一种wlcsp封装件 | |
CN106783790A (zh) | 一种具有低电阻损耗三维封装结构及其工艺方法 | |
CN108198761B (zh) | 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺 | |
CN115148695A (zh) | 一种预包封基板及其制作方法 | |
CN103050452B (zh) | 一种再布线高密度aaqfn封装器件及其制造方法 | |
CN201838581U (zh) | 四面无引脚封装结构 | |
CN113471155A (zh) | 一种背面预蚀的封装结构的封装工艺 | |
CN217768297U (zh) | 一种预包封基板 | |
CN108493118B (zh) | 一种具有侧面爬锡引脚的引线框工艺方法 | |
CN105489506B (zh) | 高焊线质量的芯片框架及其制造方法 | |
CN105206594A (zh) | 单面蚀刻水滴凸点式封装结构及其工艺方法 | |
CN212257384U (zh) | 一种引线框架及fc-qfn封装体 | |
CN112992839B (zh) | 一种用于芯片封装的引线框架及制备方法 | |
CN213401180U (zh) | 一种基板结构 | |
CN104167400A (zh) | 一种四边无引脚封装件及其封装工艺、制作工艺 | |
CN204375727U (zh) | 一种高散热芯片嵌入式重布线封装结构 | |
CN113192898A (zh) | 一种背面预蚀凸点式封装结构的封装工艺 | |
CN217641294U (zh) | 嵌入式封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |