CN113192898A - 一种背面预蚀凸点式封装结构的封装工艺 - Google Patents

一种背面预蚀凸点式封装结构的封装工艺 Download PDF

Info

Publication number
CN113192898A
CN113192898A CN202110359126.8A CN202110359126A CN113192898A CN 113192898 A CN113192898 A CN 113192898A CN 202110359126 A CN202110359126 A CN 202110359126A CN 113192898 A CN113192898 A CN 113192898A
Authority
CN
China
Prior art keywords
etching
metal
metal substrate
back surface
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110359126.8A
Other languages
English (en)
Inventor
吴奇斌
吴莹莹
李华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Sunny Orient Technology Co ltd
Original Assignee
Jiangyin Sunny Orient Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Sunny Orient Technology Co ltd filed Critical Jiangyin Sunny Orient Technology Co ltd
Priority to CN202110359126.8A priority Critical patent/CN113192898A/zh
Publication of CN113192898A publication Critical patent/CN113192898A/zh
Priority to CN202110888974.8A priority patent/CN113471154A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种背面预蚀凸点式封装结构的封装工艺,本发明在金属基板的正面和背面同时进行化学蚀刻,背面位置可与正面蚀刻位置错开,背面蚀刻形状与尺寸不受限制,因此可以根据产品需要在背面蚀刻出固定的形状和深度,可根据需求定制,解决了目前芯片尺寸受限的难题,正面可贴装较大尺寸芯片;本发明的背面预蚀提高了蚀刻精度,减少后续的蚀刻时间及难度,提高了封装效率,同时减少废铜的排放,保护环境的同时节省能源。

Description

一种背面预蚀凸点式封装结构的封装工艺
技术领域
本发明涉及一种背面预蚀凸点式封装结构的封装工艺,属于半导体封装技术领域。
背景技术
平面凸点式封装FBP(Flat Bump Package)是一种新型的封装形式,它是针对四面扁平无引脚封装QFN(Quad Flat No-lead Package)在封装工艺中一些无法根本解决的问题而重新选择的设计方案。目前FBP封装工艺为:在金属基板的正面蚀刻后再进行背面蚀刻,背面蚀刻的形状受正面形状的限制,后续在管脚镀锡时,由于锡具有聚力,可能导致整个产品偏离,因此外管脚一般需要设置成统一尺寸,才可使产品保持平衡,因此现有的引线框无法装尺寸较大的芯片,导致现有的引线框的芯片尺寸受到限制。
二次蚀刻背部区域后,需要电镀锡,安装尺寸较大的芯片散热焊盘的尺寸相对较大,需要的锡膏和助焊剂的量也大,器件的散热焊盘和 PCB 的散热焊盘间由于产生气体而形成气泡,阻碍焊接过程,导致接触不良。
现有的工艺还存在以下问题:多次化学蚀刻带来环境污染问题,封装效率低,均需要新的封装工艺解决以上问题。
发明内容
本发明所要解决的技术问题是针对上述现有技术提供一种背面预蚀凸点式封装结构的封装工艺,背面蚀刻固定的形状和深度,减少后续蚀刻时间,减少废铜排放。
本发明解决上述问题所采用的技术方案为:一种背面预蚀凸点式封装结构的封装工艺,包括如下步骤:
步骤一、取金属基板;
步骤二、金属基板表面预镀铜层;
步骤三、光刻作业
在步骤二的金属基板正面及背面贴覆或印刷可进行曝光显影的光阻材料,并利用曝光显影设备对金属基板表面的光阻材料进行曝光、显影与去除部分光阻材料;
步骤四、化学蚀刻
对步骤三中金属基板的正面和背面完成曝光显影的区域进行化学蚀刻,正面和背面同时进行蚀刻,背面按照产品需求蚀刻出固定的形状和深度;
步骤五、电镀金属线路层
在步骤四中化学蚀刻后的金属基板的正面与管脚相对应的位置电镀一层金属线路层,形成相应的基岛和引脚;
步骤六、装片
在步骤五形成的基岛正面植入芯片,在基岛正面涂覆导电或是不导电的粘结物质后将芯片与基岛接合,在芯片正面与引脚正面之间进行键合金属线作业;
步骤七、塑封
在步骤六中的装有芯片的金属基板的一面采用塑封料进行塑封;
步骤八、背面蚀刻
在步骤七中塑封后的金属基板的背面进行全面蚀刻,将金属基板蚀刻掉 80%~95%形成凸点式外管脚;
步骤九、电镀金属层
在经过步骤八的背面蚀刻后的含有外管脚的金属基板的背面电镀金属层;
步骤十、切割成品。
一种背面预蚀凸点式封装结构的封装工艺,在步骤八和步骤九之间增加一个步骤:在经过步骤八背面蚀刻的金属基板的背面涂覆一层绝缘层。
一种背面预蚀凸点式封装结构的封装工艺,步骤二中的铜层厚度在2~10微米。
一种背面预蚀凸点式封装结构的封装工艺,步骤五中的金属线路层材料可以是铜、铝、镍、银、金、铜银、镍金、镍钯金,可以导电的金属物质都可以使用,并不局限铜、铝、镍、银、金、铜银、镍金、镍钯金等金属材料,电镀方式可以是化学沉积或是电解电镀方式。
一种背面预蚀凸点式封装结构的封装工艺,步骤七中采用的塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式或是用贴膜方式;所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
一种背面预蚀凸点式封装结构的封装工艺,步骤九中的金属线路层材料可以是锡。
与现有技术相比,本发明的优点在于:
(1)本发明在金属基板的正面和背面同时进行化学蚀刻,背面位置可与正面蚀刻位置错开,背面蚀刻形状与尺寸不受限制,因此可以根据产品需要在背面蚀刻出固定的形状和深度,可根据需求定制,解决了目前芯片尺寸受限的难题,正面可贴装较大尺寸芯片。
(2)本发明的背面预蚀提高了蚀刻精度,减少后续的蚀刻时间及难度,提高了封装效率,同时减少废铜的排放,保护环境的同时节省能源。
(3)本发明在二次蚀刻背面时,按照需要的外形尺寸直接全面蚀刻,控制蚀刻时间,薄的部位先蚀刻,厚的部位后蚀刻,即得到需要的背面形状,节省了贴膜曝光的步骤,缩短了生产流程,提高了生产效率,同时使产品更加轻薄。
(4)本发明在二次蚀刻背面时直接全面蚀刻,使外管脚呈凸点式,缩小了焊盘面积,且有利于锡膏爬到引脚侧面,焊接的时候锡膏可以通过抓住引脚两侧面和底面加强与PCB 的结合,保证与PCB 板焊接的牢固性和可靠度。
附图说明
图1~图10为本发明实施例1的各工序流程图示意图。
图11为本发明实施例1的封装结构的结构示意图。
图12~22为本发明实施例2的各工序流程图示意图。
图23为本发明实施例2的封装结构的结构示意图。
其中:
基岛1
引脚2
芯片3
金属线4
塑封料5
外管脚6。
具体实施方式
为更好地理解本发明的技术方案,以下将结合相关图示作详细说明。应理解,以下具体实施例并非用以限制本发明的技术方案的具体实施态样,其仅为本发明技术方案可采用的实施态样。需先说明,本文关于各组件位置关系的表述,如A部件位于B部件上方,其系基于图示中各组件相对位置的表述,并非用以限制各组件的实际位置关系。以下结合附图实施例对本发明作进一步详细描述。
实施例1:
参见图1~图10,本实施例中的一种背面预蚀凸点式封装结构的封装工艺,其封装工艺方法包括如下步骤:
步骤一、取金属基板
参见图1,取一片厚度合适的金属基板,此板材使用的目的是为线路制作及线路层结构提供支撑,此板材的材质主要以金属材料为主,而金属材料的材质可以是铜材、铁材、不锈钢材或其它可导电功能的金属物质;
步骤二、金属基板表面预镀铜层
参见图2,在金属基板表面预镀铜层,铜层厚度在2~10微米,制备方式可以是化学沉积、电沉积或者气相沉积,为了之后电镀工序的导电性;
步骤三、光刻作业
参见图3,在预镀铜层的金属基板正面及背面贴覆或印刷可进行曝光显影的光阻材料,以保护后续电镀金属层工艺作业,并利用曝光显影设备对金属基板表面的光阻材料进行曝光、显影与去除部分光阻材料,以露出金属基板表面需要进行金属外引脚电镀的图形区域,光阻材料可以是光阻膜,也可以是光刻胶;
步骤四、化学蚀刻
参见图4,对步骤三中金属基板的正面和背面完成曝光显影的区域进行化学蚀刻,正面和背面同时进行蚀刻,背面按照产品需求蚀刻出固定的形状和深度;
步骤五、电镀金属线路层
参见图5,在步骤四中化学蚀刻后的金属基板的正面与管脚相对应的位置电镀一层金属线路层,形成相应的基岛1和引脚2,金属线路层材料可以是铜、铝、镍、银、金、铜银、镍金、镍钯金(通常5~20微米,可以根据不同特性变换电镀的厚度)等材料,当然其它可以导电的金属物质都可以使用,并不局限铜、铝、镍、银、金、铜银、镍金、镍钯金等金属材料,电镀方式可以是化学沉积或是电解电镀方式;
步骤六、装片
参见图6,在步骤五形成的基岛1正面植入芯片3,在基岛1正面涂覆导电或是不导电的粘结物质后将芯片3与基岛1接合,在芯片3正面与引脚2正面之间进行键合金属线4作业,所述金属线4的材料采用金、银、铜、铝或是合金的材料,金属线4的形状可以是丝状也可以是带状;
步骤七、塑封
参见图7,在步骤六中的装有芯片3的金属基板的一面采用塑封料进行塑封,塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式或是用贴膜方式;所述塑封料可以采用有填料物质或是无填料物质的环氧树脂;
步骤八、背面蚀刻
参见图8,在步骤七中塑封后的金属基板的背面进行全面蚀刻,将金属基板蚀刻掉80%~95%形成凸点式外管脚6;
步骤九、电镀金属层
参见图9,在经过步骤八的背面蚀刻后的含有外管脚的金属基板的背面电镀金属层,金属线路层材料可以是锡;
步骤十、切割成品
参见图10,将步骤九完成电镀金属层的半成品进行切割作业,使原本以阵列式集合体方式集成在一起的塑封体模块一颗颗切割独立开来,制得背面预蚀的封装结构成品,参见图11。
实施例2:
参见图12~22,本实施例中的一种背面预蚀凸点式封装结构的封装工艺,本实施例与实施例1的区别在于:
在步骤八和步骤九之间增加一个步骤:在经过步骤八背面蚀刻的金属基板的背面涂覆一层绝缘层,如绿漆。参见图11。
除上述实施例外,本发明还包括有其他实施方式,凡采用等同变换或者等效替换方式形成的技术方案,均应落入本发明权利要求的保护范围之内。

Claims (6)

1.一种背面预蚀凸点式封装结构的封装工艺,其特征在于,其封装工艺方法包括如下步骤:
步骤一、取金属基板;
步骤二、金属基板表面预镀铜层;
步骤三、光刻作业
在步骤二的金属基板正面及背面贴覆或印刷可进行曝光显影的光阻材料,并利用曝光显影设备对金属基板表面的光阻材料进行曝光、显影与去除部分光阻材料;
步骤四、化学蚀刻
对步骤三中金属基板的正面和背面完成曝光显影的区域进行化学蚀刻,正面和背面同时进行蚀刻,背面按照产品需求蚀刻出固定的形状和深度;
步骤五、电镀金属线路层
在步骤四中化学蚀刻后的金属基板的正面与管脚相对应的位置电镀一层金属线路层,形成相应的基岛和引脚;
步骤六、装片
在步骤五形成的基岛正面植入芯片,在基岛正面涂覆导电或是不导电的粘结物质后将芯片与基岛接合,在芯片正面与引脚正面之间进行键合金属线作业;
步骤七、塑封
在步骤六中的装有芯片的金属基板的一面采用塑封料进行塑封;
步骤八、背面蚀刻
在步骤七中塑封后的金属基板的背面进行全面蚀刻,将金属基板蚀刻掉 80%~95%形成凸点式外管脚;
步骤九、电镀金属层
在经过步骤八的背面蚀刻后的含有外管脚的金属基板的背面电镀金属层;
步骤十、切割成品。
2.根据权利要求1所述的一种背面预蚀凸点式封装结构的封装工艺,其特征在于:在步骤八和步骤九之间增加一个步骤:在经过步骤八背面蚀刻的金属基板的背面涂覆一层绝缘层。
3.根据权利要求1所述的一种背面预蚀凸点式封装结构的封装工艺,其特征在于:步骤二中的铜层厚度在2~10微米。
4.根据权利要求1所述的一种背面预蚀凸点式封装结构的封装工艺,其特征在于:步骤五中的金属线路层材料可以是铜、铝、镍、银、金、铜银、镍金、镍钯金,可以导电的金属物质都可以使用,并不局限铜、铝、镍、银、金、铜银、镍金、镍钯金等金属材料,电镀方式可以是化学沉积或是电解电镀方式。
5.根据权利要求1所述的一种背面预蚀凸点式封装结构的封装工艺,其特征在于:步骤七中采用的塑封方式可以采用模具灌胶方式、喷涂设备喷涂方式或是用贴膜方式;所述塑封料可以采用有填料物质或是无填料物质的环氧树脂。
6.根据权利要求1所述的一种背面预蚀凸点式封装结构的封装工艺,其特征在于:步骤九中的金属线路层材料可以是锡。
CN202110359126.8A 2021-04-02 2021-04-02 一种背面预蚀凸点式封装结构的封装工艺 Pending CN113192898A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110359126.8A CN113192898A (zh) 2021-04-02 2021-04-02 一种背面预蚀凸点式封装结构的封装工艺
CN202110888974.8A CN113471154A (zh) 2021-04-02 2021-08-04 一种背面预蚀凸点式封装结构的封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110359126.8A CN113192898A (zh) 2021-04-02 2021-04-02 一种背面预蚀凸点式封装结构的封装工艺

Publications (1)

Publication Number Publication Date
CN113192898A true CN113192898A (zh) 2021-07-30

Family

ID=76974529

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110359126.8A Pending CN113192898A (zh) 2021-04-02 2021-04-02 一种背面预蚀凸点式封装结构的封装工艺
CN202110888974.8A Pending CN113471154A (zh) 2021-04-02 2021-08-04 一种背面预蚀凸点式封装结构的封装工艺

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202110888974.8A Pending CN113471154A (zh) 2021-04-02 2021-08-04 一种背面预蚀凸点式封装结构的封装工艺

Country Status (1)

Country Link
CN (2) CN113192898A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723280B (zh) * 2012-06-09 2014-07-09 江苏长电科技股份有限公司 单面三维线路芯片倒装先蚀后封制造方法
CN104505375A (zh) * 2014-11-03 2015-04-08 南通富士通微电子股份有限公司 半导体封装结构
CN105355567B (zh) * 2015-10-22 2018-01-09 长电科技(滁州)有限公司 双面蚀刻水滴凸点式封装结构及其工艺方法

Also Published As

Publication number Publication date
CN113471154A (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
US6909178B2 (en) Semiconductor device and method of manufacturing the same
US8236612B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
TW200834859A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6660626B1 (en) Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
CN102789994A (zh) 侧面可浸润半导体器件
TW201232673A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US9966326B2 (en) Lead frames with wettable flanks
TW201145411A (en) Semiconductor package without carrier and method of fabricating the same
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
CN115547852B (zh) 一种高功率芯片的半成品结构、器件及其封装工艺
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
CN113241338B (zh) 一种无引线预塑封半导体封装支架制备方法
CN106783790A (zh) 一种具有低电阻损耗三维封装结构及其工艺方法
CN113471155A (zh) 一种背面预蚀的封装结构的封装工艺
JP2023164634A (ja) 半導体装置用基板とその製造方法、および半導体装置
CN111199924B (zh) 半导体封装结构及其制作方法
US20230143539A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device
CN113192898A (zh) 一种背面预蚀凸点式封装结构的封装工艺
CN115148695A (zh) 一种预包封基板及其制作方法
US7705438B2 (en) Electronic component and leadframe for producing the component
CN105206594A (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
KR101674536B1 (ko) 리드프레임을 이용한 회로 기판의 제조 방법
CN113192900A (zh) 一种背面先蚀的封装结构的封装工艺
CN217768297U (zh) 一种预包封基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210730

WD01 Invention patent application deemed withdrawn after publication