JP2013069741A - リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 - Google Patents

リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2013069741A
JP2013069741A JP2011205521A JP2011205521A JP2013069741A JP 2013069741 A JP2013069741 A JP 2013069741A JP 2011205521 A JP2011205521 A JP 2011205521A JP 2011205521 A JP2011205521 A JP 2011205521A JP 2013069741 A JP2013069741 A JP 2013069741A
Authority
JP
Japan
Prior art keywords
lead frame
unit
unit lead
identification mark
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011205521A
Other languages
English (en)
Inventor
Munetomo Morioka
宗知 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011205521A priority Critical patent/JP2013069741A/ja
Priority to US13/586,301 priority patent/US8552542B2/en
Priority to CN2012103556833A priority patent/CN103021993A/zh
Publication of JP2013069741A publication Critical patent/JP2013069741A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】新たな製造工程を追加することなく、個片化後の各半導体装置が有する単位リードフレームが、リードフレーム内のどの位置にあったものかを認識できるようにする。
【解決手段】ダイパッド１１、ダイパッド１１に繋がった吊りリード１２、および、ダイパッド１１の周辺に形成されたリードを有する単位リードフレーム１０が複数形成されたリードフレーム１であって、ダイパッド１１、吊りリード１２、および、リードの中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、第１の単位リードフレーム１０Ａが有する識別マークと、第２の単位リードフレーム１０Ｂが有する識別マークとは、単位リードフレーム１０内の位置および外観形状の少なくとも一方が異なるリードフレーム。
【選択図】図１

Description

本発明は、リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法に関する。
ＱＦＮ（Quad Flat Non-leaded）パッケージ、ＳＯＮ（Small Outline Non-leaded）パッケージ用のリードフレームであって、１つのダイパッドを有する単位リードフレームが複数形成されたリードフレームがある。このようなリードフレームを用いたパッケージ工程においては、複数の単位リードフレーム各々に半導体素子を載置後、樹脂封止し、次いで、単位リードフレームごとに個片化する。
ところで、このようなリードフレームを用いた技術の場合、個片化後の各半導体装置が有する単位リードフレームが、リードフレーム内のどの位置にあったものかを認識できる手段を確保することが望まれる。
特許文献１には、複数の単位リードフレームを有するリードフレームに配置された半導体チップごとに、当該半導体チップの識別コードと、当該半導体チップが配置されたリードフレームの識別情報と、当該半導体チップが配置されたリードフレーム上の位置を示す情報とを対応付けて管理しておき、半導体チップがパッケージングされたパッケージの裏面に、当該半導体チップに対応付けて管理されていたリードフレームの識別情報と、リードフレーム上の位置を示す情報とを印字する技術が記載されている。
特許文献２には、半導体ウエハに形成された複数の半導体集積回路チップごとに、半導体集積回路チップの製造過程に関する管理情報（チップの生産された日時、ロット番号、ウエハ番号、各チップのウエハ内における位置情報など）を記録しておく工程と、半導体集積回路チップが半導体ウエハから切り離されてリードフレームに装着されるとき、リードフレームの半導体修正回路チップが装着された近傍の位置に管理情報を印字する工程とからなる半導体集積回路チップ管理情報付与方法が記載されている。
特許文献３には、タブと、インナーリードと、該タブ上に載置されたＩＣチップとを透明樹脂により封止してなるＩＣパッケージにおいて、上記インナーリードは捺印領域を有し、当該捺印領域に、製造者を示すマーク、製品の型番を示すマーク、及び／又は、製造ロット番号を示すマークが捺印されているＩＣパッケージが記載されている。
特許文献４には、リードフレームへ半導体ペレットを接着する半導体装置の製造装置において、ダイボンディング後リードフレームのアイランド部裏面に、ボンディングされたペレットの履歴を捺印する捺印部を有する半導体装置の製造装置が記載されている。
特開２００４−１９３１８９号公報 特開２００３−１２４３６５号公報 特開２００１−１２７２３６号公報 特開平５−３６７３９号公報
しかしながら、特許文献１乃至４に記載の技術のように、パッケージの裏面やリードフレームの所定位置などに所定の情報を印字する技術の場合、所定の情報を印字する工程を新たに設ける必要がある。
本発明によれば、ダイパッド、前記ダイパッドに繋がった吊りリード、前記吊りリードに繋がったリードフレーム枠、および、前記リードフレーム枠に一端が繋がったリード、を有する単位リードフレームが複数形成されたリードフレームであって、前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、第１の前記単位リードフレームが有する前記識別マークと、第２の前記単位リードフレームが有する前記識別マークとは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が異なるリードフレームが提供される。
また、本発明によれば、金属板を準備する金属板準備工程と、前記金属板の表面に所定のパターンを有するマスクを位置させた後、エッチングにより、前記金属板の一部を除去するエッチング工程と、を有し、前記マスクが有する前記所定のパターンは、ダイパッド、前記ダイパッドに繋がった吊りリード、および、前記ダイパッドの周辺に形成されたリードを有する単位リードフレームが複数形成されたリードフレームであって、前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、第１の前記単位リードフレームが有する前記識別マークと、第２の前記単位リードフレームが有する前記識別マークとは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が異なるリードフレームを形成するためのパターンであるリードフレームの製造方法が提供される。
また、本発明によれば、前記リードフレームが有する前記単位リードフレームに半導体素子を搭載した半導体装置が提供される。
また、本発明によれば、ダイパッドと、前記ダイパッドに繋がった吊りリードと、前記ダイパッドの周辺に形成されたリードと、を有する単位リードフレームと、前記単位リードフレームに搭載された半導体素子と、前記単位リードフレーム、および、前記半導体素子を封止する封止樹脂と、を有し、前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されている半導体装置であって、複数の前記半導体装置の中の少なくとも２つの前記半導体装置の前記識別マークは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が互いに異なる半導体装置が提供される。
また、本発明によれば、ダイパッド、前記ダイパッドに繋がった吊りリード、前記ダイパッドの周辺に形成されたリード、を有する単位リードフレームが複数形成されたリードフレームを準備するリードフレーム準備工程と、複数の前記ダイパッド各々に半導体素子を載置する半導体素子載置工程と、前記半導体素子載置工程の後、前記単位リードフレームおよび前記半導体素子と封止樹脂で封止する封止工程と、前記半導体素子載置工程の後、前記単位リードフレーム単位で個片化する個片化工程と、を有し、前記リードフレームは、前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つに、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、第１の前記単位リードフレームが有する前記識別マークと、第２の前記単位リードフレームが有する前記識別マークとは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が異なる半導体装置の製造方法が提供される。
本発明では、金属板をエッチングして、ダイパッド、当該ダイパッドに繋がった吊りリード、および、前記ダイパッドの周囲に形成されたリード、を有する単位リードフレームが複数形成されたリードフレームを形成する。そして、本発明では、これらを形成するエッチング処理と同一のエッチング処理により、ダイパッド、吊りリード、および、リードフレーム枠の中の少なくとも一つに、識別マークとなる貫通溝、凹部および凸部の中の少なくとも一つを形成する。
このような本発明によれば、新たな製造工程を追加することなく、単位リードフレームに識別マークを付与することができる。結果、個片化後の各半導体装置が有する単位リードフレームが、リードフレーム内のどの位置にあったものかを認識することが可能となる。
本発明によれば、新たな製造工程を追加することなく、個片化後の各半導体装置が有する単位リードフレームが、リードフレーム内のどの位置にあったものかを認識することが可能となる。
本実施形態のリードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームを模式的に示した平面図及び断面図の一例である。 本実施形態のリードフレームの製造方法の処理の流れの一例を示すフローチャートである。 本実施形態の半導体装置を模式的に示した断面図の一例である。 本実施形態の半導体装置の製造方法の処理の流れの一例を示すフローチャートである。 本実施形態の半導体装置の製造方法の処理の流れの一例を示す工程図である。 本実施形態のリードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームを模式的に示した平面図及び断面図の一例である。 本実施形態の半導体装置を模式的に示した断面図の一例である。 本実施形態の単位リードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームの要部を模式的に示した平面図の一例である。 本実施形態の単位リードフレームを模式的に示した平面図及び断面図の一例である。 本実施形態の半導体装置を模式的に示した断面図の一例である。
本発明の実施の形態について、図面を参照して詳細に説明する。以下の構造図は全て本発明の実施の形態を模式的に示すものであり、特にことわりがない限り、構成要素の図面上の比率により、本発明による構造の寸法を規定するものではない。また、同様の構成要素には同様の符号を付し、適宜説明を省略する。
＜リードフレームの構成＞
まず、本実施形態のリードフレームの構成について説明する。
図１に、本実施形態のリードフレーム１の要部を模式的に示した平面図の一例を示す。リードフレーム１には、ダイパッド１１、吊りリード１２、リードフレーム枠１９を有する単位リードフレーム１０が複数形成されている。リードフレーム枠１９は開口を有し、当該開口内にダイパッド１１、リード（不図示）および４個の吊りリード１２が位置する。４つの吊りリード１２は、一端を介してダイパッド１１と繋がり、他端を介してリードフレーム枠１９と繋がることで、ダイパッド１１及びリードフレーム枠１９を接続している。なお、吊りリード１２の数は４個の他、従来技術に準じて２個とすることもできる。リードはダイパッドの周辺に形成され、一端がリードフレーム枠に接続され、他端がダイパッドに向かう方に延伸するように形成されている。
リードフレーム１は、単位リードフレーム１０を複数有するブロック２０を３個有し、各ブロック２０は、２５個の単位リードフレーム１０を有している。複数の単位リードフレーム１０は、ブロック２０内において、例えば図１に示すように格子状に配列されてもよい。なお、ブロック２０の数、及び、各ブロック２０が有する単位リードフレーム１０の数は設計的事項である。
次に、図２（Ａ）乃至（Ｄ）各々に、図１に示すリードフレーム１の単位リードフレーム１０Ａ乃至１０Ｄの要部を抽出した拡大模式図を示す。図２（Ａ）乃至（Ｄ）に示すように、各ダイパッド１１には、２つの貫通溝２３からなる識別マークが形成されている。なお、貫通溝２３は、リードフレーム１の表面から裏面まで貫通する溝である。貫通溝２３の形状及び大きさは図示したものに限定されず、その他の変形例とすることができる。
本実施形態では、この２つの貫通溝２３からなる識別マークにより、ブロック２０内における各単位リードフレーム１０の位置を識別できるようになっている。
具体的には、図２（Ａ）乃至（Ｄ）に示すダイパッド１１の図中上側の辺に形成された識別マーク１３Ａ乃至１３Ｄは、ブロック２０内において各単位リードフレーム１０が位置する列を示している。
詳細には、ダイパッド１１の図中上側の辺の長さをＭとした場合、ブロック２０内において左から１列目に位置する単位リードフレーム１０Ａが有する識別マーク１３Ａは、ダイパッド１１の図中上側の辺の左端から約Ｍ／５離れた場所に位置する。そして、ブロック２０内において左から２列目に位置する単位リードフレーム１０Ｂが有する識別マーク１３Ｂは、ダイパッド１１の図中上側の辺の左端から約２Ｍ／５離れた場所に位置する。そして、ブロック２０内において左から３列目に位置する単位リードフレーム１０Ｃが有する識別マーク１３Ｃは、ダイパッド１１の図中上側の辺の左端から約３Ｍ／５離れた場所に位置する。そして、図１に示すように、ブロック２０内において左から４列目及び５列目に位置する単位リードフレーム１０各々が有する識別マークも、同様のルールに従った箇所に位置にする。
なお、ブロック２０内において左から１列目に位置する単位リードフレーム１０Ｄが有する識別マーク１３Ｄは、単位リードフレーム１０Ａが有する識別マーク１３Ａと同様、ダイパッド１１の図中上側の辺の左端から約Ｍ／５離れた場所に位置する。
本実施形態によれば、単位リードフレーム１０がリードフレーム１から個別に切り離された後であっても、上述のようなルールに従いダイパッド１１の図中上側の辺に形成された識別マークの位置を確認することで、ブロック２０内において各単位リードフレーム１０が位置していた列を識別することができる。
次に、図２（Ａ）乃至（Ｄ）に示すダイパッド１１の図中下側の辺に形成された識別マーク１４Ａ乃至１４Ｄは、ブロック２０内において単位リードフレーム１０が位置する行を示している。
詳細には、ダイパッド１１の図中下側の辺の長さをＭとした場合、ブロック２０内において上から１行目に位置する単位リードフレーム１０Ａが有する識別マーク１４Ａは、ダイパッド１１の図中下側の辺の右端から約Ｍ／５離れた場所に位置する。そして、ブロック２０内において上から２行目に位置する単位リードフレーム１０Ｄが有する識別マーク１４Ｄは、ダイパッド１１の図中下側の辺の右端から約２Ｍ／５離れた場所に位置する。そして、図１に示すように、ブロック２０内において上から３行目、４行目及び５行目に位置する単位リードフレーム１０各々が有する識別マークも、同様のルールに従った箇所に位置にする。
なお、ブロック２０内において上から１行目に位置する単位リードフレーム１０Ｂ及び１０Ｃが有する識別マーク１４Ｂ及び１４Ｃは、単位リードフレーム１０Ａが有する識別マーク１４Ａと同様、ダイパッド１１の図中下側の辺の右端から約Ｍ／５離れた場所に位置する。
本実施形態によれば、単位リードフレーム１０がリードフレーム１から個別に切り離された後であっても、上述のようなルールに従いダイパッド１１の図中下側の辺に形成された識別マークの位置を確認することで、ブロック２０内において各単位リードフレーム１０が位置していた行を識別することができる。
なお、上述した、単位リードフレーム１０内の識別マークの位置と、ブロック２０内の単位リードフレーム１０の位置との対応関係はあくまで一例であり、その他の対応関係とすることもできる。
ここで、図１に示すように、本実施形態では、異なるブロック２０内に位置する単位リードフレーム１０が、互いに同じ識別マークを有する場合がある。例えば、図１中左端のブロック２０内の１行目１列目に位置する単位リードフレーム１０と、図１中真ん中および右端のブロック２０内各々の１行目１列目に位置する単位リードフレーム１０とは、同一の識別マークを有する。このように構成しても、本実施形態では、個片化後の各半導体装置が有する単位リードフレーム１０が、リードフレーム１の各ブロック２０内のどの位置にあったものか認識できる。ブロック２０内の位置が分かることで、例えば後述する半導体装置の製造方法における樹脂封止工程において、キャビティ内のどの位置の単位リードフレーム１０であったかを個片化後であっても認識することが出来るようになるため、樹脂封止時にゲート側の辺に位置していたのかなどを知ることができる。
さらに、異なるブロック２０内に位置し、ブロック内位置が同じ単位リードフレーム１０が、互いに同じ識別マークを有するため、後述するリードフレームの製造工程にてブロック間で同一のエッチング用のパターンやマスク、また同一のエッチング条件で識別マークの形成を可能とするともに、リールtoリールのようにリードフレームの製造単位がリードフレームより大きな場合であっても、任意の位置から切り出しても同じリードフレームを得ることも可能となる。
次に、図３（Ａ）に、図１に示す単位リードフレーム１０Ａをより詳細に示した平面模式図を示す。図３（Ａ）に示すように、ダイパッド１１の周辺には複数のリード１５が位置する。
次に、図３（Ｂ）に、図３（Ａ）のａ−ａ断面模式図を示す。図３（Ｂ）には、搭載予定の半導体素子１７、接着剤１８、及び、半導体素子１７とリード１５を繋ぐワイヤ１６を点線で示している。
図３（Ｂ）に示すように、ダイパッド１１は、単位リードフレーム１０に半導体素子１７を搭載した状態で半導体素子１７が位置しない側の面の一部が凹部となった薄肉部３０を有する。この薄肉部３０は、同様の構成で、すべてのダイパッド１１に対して共通に形成される。そして、識別マークは、薄肉部３０の一部を除去して形成された貫通溝２３からなる。
＜リードフレームの製造方法＞
次に、本実施形態のリードフレーム１の製造方法について、図４のフローチャートを用いて説明する。
図４のフローチャートに示すように、本実施形態のリードフレーム１の製造方法は、金属板準備工程Ｓ１０と、エッチング工程Ｓ２０とを有する。
金属板準備工程Ｓ１０では、金属板を準備する。金属板としては、銅板、銅合金板など、従来技術に準じたあらゆるものを使用することができる。金属板の厚さ及び大きさは設計的事項である。
エッチング工程Ｓ２０は、金属板準備工程Ｓ１０で準備した金属板が有する面に所定のパターンを有するマスクを位置させた後、エッチングにより、金属板の一部を除去する。
本実施形態では、当該エッチングにより、金属板にダイパッド１１、吊りリード１２、リード１５及びリードフレーム枠１９などを形成するのみならず、同一のエッチング処理により上記識別マークをも形成する。
すなわち、上記マスクが有する所定のパターンは、ダイパッド１１、ダイパッド１１に繋がった吊りリード１２、吊りリード１２に繋がったリードフレーム枠１９、及び、一端がリードフレーム枠に接続されダイパッドの周辺に形成されたリード１５を有する単位リードフレーム１０が複数形成されたリードフレーム１を形成するためのパターンである。また、上記マスクが有する所定のパターンは、さらに、図２に示すような、ダイパッド１１に貫通溝２３からなる識別マークを形成するためのパターンである。
エッチング工程Ｓ２０におけるエッチング処理では、金属板に、金属板を貫通する溝、及び、貫通しない凹部を形成し、所定のパターンを形成するが、このようなエッチング処理は、従来技術に準じて実現することができる。なお、金属板を貫通する溝、及び、貫通しない凹部は１回のエッチング処理で形成されてもよいし、２回以上のエッチング処理で形成されてもよいが、識別マークを形成するためのエッチング処理は、ダイパッド１１、吊りリード１２、リード１５及びリードフレーム枠１９などを形成するためのエッチング処理と同一処理で実現される。このようにすることで、新たな工程を追加することなく、識別マークを形成することができる。なお、上記エッチング処理は、例えば、金属板の表面および裏面に所定のパターンを有するマスクを位置させた後、金属板の厚さの半分程度をエッチングする条件のウェットエッチングにより、金属板を貫通する溝、及び、貫通しない凹部を形成する処理であってもよい。かかる場合、表面に位置するマスク及び裏面に位置するマスクともに開口が形成された箇所には、金属板を貫通する溝が形成され、表面に位置するマスク及び裏面に位置するマスクのいずれか一方のみに開口を形成された箇所には、金属板を貫通しない凹部が形成される。
エッチング工程Ｓ２０の後、従来技術に準じて、リードフレーム１に、例えばＮｉ／Ｐｄ／Ａｕの３層で構成されたメッキを施してもよい。
＜半導体装置の構成＞
次に、本実施形態の半導体装置の構成について説明する。
図５に本実施形態の半導体装置の断面模式図の一例を示す。本実施形態の半導体装置は、上述した本実施形態の単位リードフレーム１０に半導体素子１７を搭載したものである。
すなわち、本実施形態の半導体装置は、ダイパッド１１と、吊りリード１２（図５中、図示せず）と、ダイパッド１１の周辺に形成されたリード１５と、ダイパッド１１上に載置された半導体素子１７と、半導体素子１７及びリード１５を接続するワイヤ１６と、これらを封止する封止樹脂２５とを有する。
ダイパッド１１の下面（半導体素子１７が形成される面と逆側の面）の一部と、リード１５の下面は封止樹脂２５から露出している。封止樹脂２５の側面はダイパッド１１を含む面と垂直な面に含まれている。リード１５の側面は封止樹脂２５の側面を含む面に含まれ、リードフレームを構成する金属板の素材が露出している。
そして、ダイパッド１１には、貫通溝２３を含む識別マークが形成されている。なお、複数の半導体装置の中の少なくとも２つの半導体装置の識別マークは、単位リードフレーム１０内の位置が互いに異なる。
半導体素子１７、ワイヤ１６及び封止樹脂２５の構成は特段制限されず、従来技術に準じたあらゆる構成とすることができる。
＜半導体装置の製造方法＞
次に、本実施形態の半導体装置の製造方法について、図６のフローチャート及び図７の工程図を用いて説明する。
図６のフローチャートに示すように、本実施形態の半導体装置の製造方法は、リードフレーム準備工程Ｓ１１と、半導体素子載置工程Ｓ１２と、封止工程Ｓ１３と、個片化工程Ｓ１４とを有する。
リードフレーム準備工程Ｓ１１では、図７（Ａ）に示すように、上述した本実施形態のリードフレーム１を準備する。すなわち、図１に示すように、ダイパッド１１、ダイパッド１１に繋がった吊りリード１２、吊りリード１２と繋がったリードフレーム枠１９、および、前記リードフレーム枠１９に一端が繋がったリード１５、を有する単位リードフレーム１０が複数形成されたリードフレーム１であって、ダイパッド１１に貫通溝２３を含む識別マークが形成されており、第１の単位リードフレーム１０が有する識別マークと、第２の単位リードフレーム１０が有する識別マークとは、単位リードフレーム１０内の位置が異なるリードフレームを準備する。第１の単位リードフレーム１０と第２の単位リードフレーム１０は、同一のブロック２０内に位置する。
半導体素子載置工程Ｓ１２では、図７（Ｂ）に示すように、複数のダイパッド１１各々に、接着剤１８を介して、半導体素子１７を載置する。その後、図７（Ｃ）に示すように、半導体素子１７と、リード１５とを接続するワイヤ１６を形成する。なお、接着剤１８の構成は特段制限されず、従来技術に準じたあらゆる構成とすることができる。
封止工程Ｓ１３では、図７（Ｄ）に示すように、ダイパッド１１と、吊りリード１２（図７中、図示せず）と、リード１５と、リードフレーム枠１９と、半導体素子１７と、リード１５と、ワイヤ１６とを封止樹脂２５で封止する。
封止工程Ｓ１３ではリードフレーム１の各ブロックに対応する凹部（キャビティ）を備えた金型でリードフレーム１の上面を覆い、キャビティの側面に形成された樹脂流入孔（ゲート）から未硬化の樹脂を流し込み、その後硬化させることで、複数の単位リードフレーム１０が１つの樹脂ブロック内に収まるように封止して良い。
リードフレーム１にあらかじめＮｉ／Ｐｄ／Ａｕなどからなるメッキを行っていない場合は、封止工程後にＳｎを含むメッキ層をダイパッド１１とリードの下面に形成しても良い。
個片化工程Ｓ１４では、図７（Ｅ）に示すように、ダイシング装置２を用い、単位リードフレーム単位に半導体装置を個片化する。この時複数のリード１５同士を接続していたリードフレーム枠１９をダイシング装置２で除去することによりリード１５同士を電気的に独立したものとして良い。
＜作用効果＞
本実施形態のリードフレームを用いて形成された本実施形態の半導体装置によれば、個片化後であっても、例えばＸ線装置を用いて各半導体装置が有する識別マークを観察することで、各半導体装置が有する単位リードフレーム１０が、リードフレーム１内のどこに位置したものかを認識することができる。
本実施形態によれば、新たな製造工程を追加することなく、各単位リードフレームに、識別マークを形成することができる。すなわち、製造効率の悪化、及び、製造コストの増加などの不都合が生じることなく、各単位リードフレームに、識別マークを形成することができる。
また、本実施形態のリードフレームは、図３（Ｂ）に示すように、複数のダイパッド１１が共通に有する薄肉部３０の一部を除去して、識別マークとなる貫通溝２３を形成することができる。このため、図５に示すように、封止樹脂２５による封止後、識別マークは封止樹脂２５により覆われ、外部環境から保護される。結果、識別マークが壊れるなどの不都合を効果的に回避することができる。また、異なる識別マークが付与された半導体装置であっても、外見上は同一性が保たれるという優れた効果も実現される。
また、ダイパッド１１及びリード１５の封止樹脂２５から露出する面を外部端子とすることで、異なる識別マークが付与された半導体装置であっても、外部端子の平面形状を同一とすることができ、優れた基板実装性と接続信頼性を得ることができる。
＜本実施形態の変形例＞
本実施形態のリードフレーム１は、上述したリードフレームの製造方法に準じて製造可能な他の変形例を含む。以下で説明する変形例はいずれも、特別な言及がない限り、上記本実施形態の作用効果と同様の作用効果を実現することができる。
例えば、上記例では、各単位リードフレーム１０に形成された貫通溝２３の各単位リードフレーム１０内の位置により、ブロック２０内における各単位リードフレーム１０の位置を識別するよう構成したが、その他、複数の単位リードフレーム１０各々に形成される貫通溝２３の外観形状を互いに異なったものとし、貫通溝２３の外観形状により、ブロック２０内における単位リードフレーム１０の位置を識別してもよい。
また、上記例では、各単位リードフレーム１０に形成された２つの貫通溝２３の外観形状は互いに同じであったが、これらを互いに異なる形状とすることもできる。このようにすれば、ブロック２０内における単位リードフレーム１０の列を示す貫通溝２３、及び、ブロック２０内における単位リードフレーム１０の行を示す貫通溝２３を容易に識別することが可能となる。
また、上記例では、ダイパッド１１の図２中上側と下側の辺に識別マークとなる貫通溝２３を形成したが、ダイパッド１１の図２中右側と左側の辺に識別マークとなる貫通溝２３を形成することもできる。
また、吊りリード１２及び／又はリードフレーム枠１９に、識別マークとなる貫通溝２３を形成することもできる。
また、ダイパッド１１、吊りリード１２及びリードフレーム枠１９の中の少なくとも１つに、識別マークとなる凹部及び／又は凸部を形成することもできる。
また、上記例では、各単位リードフレーム１０に形成された２つの識別マーク各々により、ブロック２０内における単位リードフレーム１０の行及び列各々を識別するよう構成したが、１つの識別マークにより行及び列を識別するよう構成することもできる。すなわち、１つの識別マークにより、同一のブロック２０内に位置する複数の単位リードフレーム１０各々を識別できるように構成してもよい。
また、ブロック２０内における単位リードフレーム１０の位置を識別する情報に加えて、各単位リードフレーム１０がいずれのブロック２０に位置するかを示す情報（以下、「ブロック情報」という）を各単位リードフレームに形成することもできる。ブロック情報は、上記識別マークと同様に、ダイパッド１１、吊りリード１２及びダイパッド１１の周辺に形成されたリード１５の中の少なくとも１つに形成された貫通溝、凹部及び凸部の中の少なくとも１つを含んで構成されてもよい。例えば、ダイパッド１１に形成した貫通溝により、ブロック２０内における単位リードフレーム１０の位置を識別し、吊りリード１２に形成した貫通溝により、各単位リードフレーム１０がいずれのブロック２０に位置するかを識別するよう構成してもよい。
また、上記例では、一括封止方式で利用されるリードフレーム１を前提に説明したが、その他、個別封止方式で利用されるリードフレーム１とすることもできる。かかる場合、識別マークにより、リードフレーム１の中のブロック２０内における単位リードフレーム１０の位置を識別するのでなく、リードフレーム１全体内における位置を識別することとなる。なお、単位リードフレーム１０が、リードフレーム１内において格子状に配列されている場合には、上述したブロック２０内における単位リードフレーム１０の位置を識別する手段と同様にして、リードフレーム１全体内における単位リードフレーム１０の位置を識別することができる。
以上、本実施形態のリードフレーム１の変形例の一例を説明したが、すなわち、本実施形態のリードフレーム１は、リードフレーム１内における各単位リードフレーム１０の位置を識別するための情報として、本実施形態のリードフレームの製造方法が有するエッチング工程Ｓ２０において形成された識別マークを有するあらゆるリードフレーム１を含む。なお、エッチング工程Ｓ２０において形成される識別マークは、ダイパッド１１、吊りリード１２及びダイパッド１１の周辺に形成されたリード１５の中の少なくとも１つに形成される貫通溝、凹部及び凸部の中の少なくとも１つを含んで構成され、第１の単位リードフレーム１０が有する識別マークと、第２の単位リードフレーム１０が有する識別マークとは、単位リードフレーム１０内の位置及び外観形状の少なくとも一方が異なる識別マークである。
以下、図面を用いて、より詳細に、本実施形態のリードフレーム１の変形例の一例を説明する。
＜変形例１＞
まず、図８及び９に変形例１を示す。図８は、本変形例のリードフレーム１の要部を模式的に示した平面図の一例を示す。図９（Ａ）乃至（Ｄ）各々は、図８に示すリードフレーム１の単位リードフレーム１０Ａ乃至１０Ｄの要部を抽出した拡大模式図を示す。
図８及び９に示すリードフレーム１と、図１及び２に示すリードフレーム１とは、ブロック２０内における単位リードフレーム１０の行を識別するための識別マーク１４Ａ乃至１４Ｄの位置が異なる以外は、同じ構成である。具体的には、図９（Ａ）乃至（Ｄ）に示す例では、識別マーク１４Ａ乃至１４Ｄは、ダイパッド１１の図中左側の辺に形成されている。
本変形例の場合、ダイパッド１１の図中左側の辺の長さをＬとした場合、ブロック２０内において上から１行目に位置する単位リードフレーム１０Ａが有する識別マーク１４Ａは、ダイパッド１１の図中左側の辺の上端から約Ｌ／５離れた場所に位置する。そして、ブロック２０内において上から２行目に位置する単位リードフレーム１０Ｄが有する識別マーク１４Ｄは、ダイパッド１１の図中左側の辺の上端から約２Ｌ／５離れた場所に位置する。そして、図８に示すように、ブロック２０内において上から３行目、４行目及び５行目に位置する単位リードフレーム１０各々が有する識別マークも、同様のルールに従った箇所に位置にする。
なお、ブロック２０内において上から１行目に位置する単位リードフレーム１０Ｂ及び１０Ｃが有する識別マーク１４Ｂ及び１４Ｃは、単位リードフレーム１０Ａが有する識別マーク１４Ａと同様、ダイパッド１１の図中左側の辺の上端から約Ｌ／５離れた場所に位置する。
本変形例によれば、単位リードフレーム１０がリードフレーム１から個別に切り離された後であっても、上述のようなルールに従いダイパッド１１の図中左側の辺に形成された識別マークの位置を確認することで、ブロック２０内において各単位リードフレーム１０が位置していた行を識別することができる。
また、本変形例によれば、ユーザは、２つの貫通溝２３の位置関係により、２つの貫通溝２３のいずれが、ブロック２０内における単位リードフレーム１０の行及び列のいずれを示すものか容易に特定することができる。そして、貫通溝２３を観察する際、２つの貫通溝２３が形成されたダイパッドの２つの辺が左側と上側になるようにセットして観察することで、ユーザは、直感的に、２つの貫通溝２３の単位リードフレーム１０内の位置から、ブロック２０内において単位リードフレーム１０が位置していた列及び行を認識することができる。
本変形例のリードフレーム１は、上述した本実施形態のリードフレームの製造方法に準じて製造することができる。
本変形例の半導体装置は、上述した本変形例の単位リードフレーム１０に半導体素子１７を搭載したものである。本変形例の半導体装置は、上述した本実施形態の半導体装置の製造方法に準じて製造することができる。
＜変形例２＞
次に、図１０に変形例２を示す。図１０（Ａ）乃至（Ｃ）各々は、リードフレーム１が有する複数の単位リードフレーム１０の中の一部の単位リードフレーム１０の要部を抽出した拡大模式図を示す。
本変形例では、ダイパッド１１の外周沿いに複数の貫通溝２３を一定の間隔で形成し、当該間隔が崩れた位置（一定の間隔で規則正しく貫通溝２３を形成した場合、本来貫通溝２３が存在するはずであるが、実際には存在しない位置）により、リードフレーム１内における単位リードフレーム１０の位置を識別するよう構成されている。
本変形例のリードフレーム１は、上述した本実施形態のリードフレームの製造方法に準じて製造することができる。
本変形例の半導体装置は、上述した本変形例の単位リードフレーム１０に半導体素子１７を搭載したものである。本変形例の半導体装置は、上述した本実施形態の半導体装置の製造方法に準じて製造することができる。
＜変形例３＞
次に、図１１及び１２に変形例３を示す。図１１（Ａ）乃至（Ｃ）各々は、リードフレーム１が有する複数の単位リードフレーム１０の中の一部の単位リードフレーム１０の要部を抽出した拡大模式図を示す。図１２（Ａ）は、図１１（Ａ）に示す単位リードフレーム１０をより詳細に示した平面模式図を示す。図１２（Ｂ）は、図１２（Ａ）のｂ−ｂ断面模式図を示す。図１２（Ｂ）には、搭載予定の半導体素子１７、接着剤１８、及び、半導体素子１７とリード１５を繋ぐワイヤ１６を点線で示している。
本変形例では、識別マークは、ダイパッド１１の半導体素子１７が載置される面に形成された凹部２１を含んで構成される。この凹部２１の少なくとも一部は、単位リードフレーム１０に半導体素子１７を搭載した状態における平面視で、半導体素子１７と重ならないように構成される。
本変形例では、ダイパッド１１に、複数の凹部２１を２重にドーナッツ状に一定間隔で形成し、外側に形成された凹部２１の当該間隔が崩れた位置（一定の間隔で規則正しく凹部２１を形成した場合、本来凹部２１が存在するはずであるが、実際には存在しない位置）により、リードフレーム１内における単位リードフレーム１０の位置を識別するよう構成されている。
本変形例のリードフレーム１は、上述した本実施形態のリードフレームの製造方法に準じて製造することができる。
次に、図１３に本変形例の半導体装置の断面模式図の一例を示す。本変形例の半導体装置は、上述した本変形例の単位リードフレーム１０に半導体素子１７を搭載したものである。
本変形例では、識別マークは、ダイパッド１１の半導体素子１７が載置される面に形成された凹部２１を含んで構成されているので、図１３に示すように、このような識別マークは、封止樹脂２５による封止後、封止樹脂２５により覆われ、外部環境から保護される。結果、識別マークが壊れるなどの不都合を効果的に回避することができる。また、異なる識別マークが付与された半導体装置であっても、外見上は同一性が保たれるという優れた効果も実現される。
また、本変形例では、識別マークは、ダイパッド１１の半導体素子１７が載置される面に形成された凹部２１を含んで構成され、凹部２１の少なくとも一部は、単位リードフレーム１０に半導体素子１７を搭載した状態における平面視で、半導体素子１７と重ならないように構成される。このような凹部２１の存在により、封止樹脂２５とダイパッド１１との接触面積が大きくなり、結果、封止樹脂２５の密着性が向上する。
本変形例の半導体装置は、上述した本実施形態の半導体装置の製造方法に準じて製造することができる。
なお、凹部２１に代えて凸部とする変形例にすることもでき、かかる場合も同様の作用効果を実現できる。また、単位リードフレーム１０に半導体素子１７を搭載した状態で半導体素子１７が位置する側の面であって、吊りリード１２及び／又はリード１５が有する面に、凹部２１及び／又は凸部を形成した変形例にすることもでき、かかる場合も同様の作用効果を実現できる。
＜変形例４＞
次に、図１４及び１５に変形例４を示す。図１４（Ａ）乃至（Ｃ）、図１５（Ａ）乃至（Ｃ）各々は、リードフレーム１が有する複数の単位リードフレーム１０の中の一部の単位リードフレーム１０の要部を抽出した拡大模式図を示す。
図１４（Ａ）乃至（Ｃ）に示す変形例では、吊りリード１２に形成された貫通溝２２の位置（ダイパッド１１からの距離）により、リードフレーム１内における単位リードフレーム１０の位置を識別するよう構成されている。
図１５（Ａ）乃至（Ｃ）に示す変形例では、吊りリード１２に一定の間隔で複数の貫通溝２２を形成し、当該間隔が崩れた位置（ダイパッド１１からの距離）により、リードフレーム１内における単位リードフレーム１０の位置を識別するよう構成されている。
ここで、図１６（Ａ）に、吊りリード１２に識別マークとして貫通溝２２を形成する変形例の単位リードフレーム１０をより詳細に示した平面模式図を示す。図１６（Ｂ）は、図１６（Ａ）のｃ−ｃ断面模式図を示す。図１６（Ｂ）には、搭載予定の半導体素子１７、接着剤１８、及び、半導体素子１７とリード１５を繋ぐワイヤ１６を点線で示している。
図１６（Ｂ）に示す例では、吊りリード１２は、単位リードフレーム１０に半導体素子１７を搭載した状態で半導体素子１７が位置しない側の面が凹部となった薄肉部３０を有する。この薄肉部３０は、同様の構成で、すべての吊りリード１２に対して共通に形成される。そして、識別マークは、薄肉部３０の一部を除去して形成された貫通溝２２からなる。
本変形例のリードフレーム１は、上述した本実施形態のリードフレームの製造方法に準じて製造することができる。
本変形例の半導体装置は、上述した本変形例の単位リードフレーム１０に半導体素子１７を搭載したものである。本変形例の半導体装置は、上述した本実施形態の半導体装置の製造方法に準じて製造することができる。
＜変形例５＞
次に、図１７に変形例５を示す。図１７は本変形例の半導体装置の断面模式図の一例を示す。
本変形例のリードフレーム１は、識別マークとして、単位リードフレーム１０に半導体素子１７を搭載した状態で半導体素子１７が位置する側の面と反対側の面であって、ダイパッド１１、吊りリード１２及びリード１５の中の少なくとも１つに形成された凹部２４を含む。
このような変形例の単位リードフレーム１０に半導体素子１７を搭載した場合、封止樹脂２５による封止後、識別マークが外部環境にさらされてしまう。結果、識別マークが外部環境から影響を受けやすくなるほか、複数の半導体装置の外観が異なったものになってしまうなどの不都合が生じ得る。
しかし、本変形例においても、単位リードフレーム１０がリードフレーム１から個別に切り離された後であっても、識別マークを確認することで、リードフレーム１内において各単位リードフレーム１０が存在した位置を識別することができる。また、本変形例では、識別マークは半導体装置の外観に現れているので、Ｘ線装置を用いずに、識別マークを観察することが可能となる。
本変形例は、凹部２４に代えて、封止後に外部環境にさらされる事となる貫通溝を、ダイパッド１１、吊りリード１２及びリード１５の中の少なくとも１つに形成したものとすることもでき、上記と同様の作用効果を実現することができる。
１ リードフレーム
２ ダイシング装置
１０ 単位リードフレーム
１０Ａ 単位リードフレーム
１０Ｂ 単位リードフレーム
１０Ｃ 単位リードフレーム
１０Ｄ 単位リードフレーム
１１ ダイパッド
１２ 吊りリード
１３Ａ 識別マーク
１３Ｂ 識別マーク
１３Ｃ 識別マーク
１３Ｄ 識別マーク
１４Ａ 識別マーク
１４Ｂ 識別マーク
１４Ｃ 識別マーク
１４Ｄ 識別マーク
１５ リード
１６ ワイヤ
１７ 半導体素子
１８ 接着剤
１９ リードフレーム枠
２０ ブロック
２１ 凹部
２２ 貫通溝
２３ 貫通溝
２４ 凹部
２５ 封止樹脂
３０ 薄肉部

Claims (23)

  1. ダイパッド、前記ダイパッドに繋がった吊りリード、および、前記ダイパッドの周辺に形成されたリードを有する単位リードフレームが複数形成されたリードフレームであって、
    前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、
    第１の前記単位リードフレームが有する前記識別マークと、第２の前記単位リードフレームが有する前記識別マークとは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が異なるリードフレーム。
  2. 請求項１に記載のリードフレームにおいて、
    前記識別マークは、前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つの表面に形成された凹部および凸部の少なくとも一方を含み、
    前記表面は、前記単位リードフレームに半導体素子を搭載した状態で前記半導体素子が位置する側の面であるリードフレーム。
  3. 請求項２に記載のリードフレームにおいて、
    前記単位リードフレームに半導体素子を搭載した状態における平面視で、前記凹部または前記凸部の少なくとも一部は、前記半導体素子と重ならない位置に形成されているリードフレーム。
  4. 請求項１から３のいずれか１項に記載のリードフレームにおいて、
    前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つは、前記単位リードフレームに半導体素子を搭載した状態で前記半導体素子が位置しない側の面の一部が凹部となった薄肉部を有し、
    前記識別マークは、前記薄肉部の一部を除去して形成された貫通溝を含むリードフレーム。
  5. 請求項１から４のいずれか１項に記載のリードフレームにおいて、
    前記リードフレームは、前記単位リードフレームを複数有するブロックを複数有し、前記第１の単位リードフレームおよび前記第２の単位リードフレームは、同一のブロック内に位置するリードフレーム。
  6. 請求項５に記載のリードフレームにおいて、
    複数の前記単位リードフレームは、前記ブロック内において格子状に配列されており、
    ブロック内における位置が同一である複数の前記単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置および外観形状は互いに一致するリードフレーム。
  7. 請求項６に記載のリードフレームにおいて、
    前記ブロック内において前記第１の単位リードフレームよりも右側に位置する前記単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置は、前記第１の単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置よりも右側に位置するリードフレーム。
  8. 請求項６または７に記載のリードフレームにおいて、
    前記ブロック内において前記第１の単位リードフレームよりも下側に位置する前記単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置は、前記第１の単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置よりも下側に位置するリードフレーム。
  9. 金属板を準備する金属板準備工程と、
    前記金属板の表面に所定のパターンを有するマスクを位置させた後、エッチングにより、前記金属板の一部を除去するエッチング工程と、
    を有し、
    前記マスクが有する前記所定のパターンは、ダイパッド、前記ダイパッドに繋がった吊りリード、および、前記吊りリードに繋がったリードフレーム枠を有する単位リードフレームが複数形成されたリードフレームであって、前記ダイパッド、前記吊りリード、および、前記リードフレーム枠の中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、第１の前記単位リードフレームが有する前記識別マークと、第２の前記単位リードフレームが有する前記識別マークとは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が異なるリードフレームを形成するためのパターンであるリードフレームの製造方法。
  10. 請求項１から８のいずれか１項に記載のリードフレームが有する前記単位リードフレームに半導体素子を搭載した半導体装置。
  11. ダイパッドと、前記ダイパッドに繋がった吊りリードと、前記ダイパッドの周辺に形成されたリードと、を有する単位リードフレームと、
    前記単位リードフレームのダイパッド上に搭載された半導体素子と、
    前記単位リードフレーム、および、前記半導体素子を封止する封止樹脂と、を有し、
    前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つには、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されている半導体装置であって、
    複数の前記半導体装置の中の少なくとも２つの前記半導体装置の前記識別マークは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が互いに異なる半導体装置。
  12. 請求項１１に記載の半導体装置において、
    複数の前記半導体装置の中の少なくとも２つの前記半導体装置の前記識別マークは、前記単位リードフレーム内の位置および外観形状が互いに一致する半導体装置。
  13. 請求項１１または１２に記載の半導体装置において、
    前記識別マークは、前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つの表面に形成された凹部および凸部の少なくとも一方を含み、
    前記表面は、前記単位リードフレームに半導体素子を搭載した状態で前記半導体素子が位置する側の面である半導体装置。
  14. 請求項１３に記載の半導体装置において、
    前記単位リードフレームに半導体素子を搭載した状態における平面視で、前記凹部または前記凸部の少なくとも一部は、前記半導体素子と重ならない位置に形成されている半導体装置。
  15. 請求項１１から１４のいずれか１項に記載の半導体装置において、
    前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つは、前記単位リードフレームに半導体素子を搭載した状態で前記半導体素子が位置しない側の面の一部が凹部となった薄肉部を有し、
    前記識別マークは、前記薄肉部の一部を除去して形成された貫通溝を含む半導体装置。
  16. ダイパッド、前記ダイパッドに繋がった吊りリード、および、前記ダイパッドの周辺に形成されたリードを有する単位リードフレームが複数形成されたリードフレームを準備するリードフレーム準備工程と、
    複数の前記ダイパッド各々に半導体素子を載置する半導体素子載置工程と、
    前記半導体素子載置工程の後、前記単位リードフレームおよび前記半導体素子を封止樹脂で封止する封止工程と、
    前記半導体素子載置工程の後、前記単位リードフレーム単位で個片化する個片化工程と、
    を有し、
    前記リードフレームは、
    前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つに、貫通溝、凹部および凸部の中の少なくとも一つを含む識別マークが形成されており、
    第１の前記単位リードフレームが有する前記識別マークと、第２の前記単位リードフレームが有する前記識別マークとは、前記単位リードフレーム内の位置および外観形状の少なくとも一方が異なる半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法において、
    前記識別マークは、前記ダイパッド、前記吊りリード、および、前記リード中の少なくとも一つの表面に形成された凹部および凸部の少なくとも一方を含み、
    前記表面は、前記単位リードフレームに半導体素子を搭載した状態で前記半導体素子が位置する側の面である半導体装置の製造方法。
  18. 請求項１７に記載の半導体装置の製造方法において、
    前記単位リードフレームに半導体素子を搭載した状態における平面視で、前記凹部または前記凸部の少なくとも一部は、前記半導体素子と重ならない位置に形成されている半導体装置の製造方法。
  19. 請求項１６から１８のいずれか１項に記載の半導体装置の製造方法において、
    前記ダイパッド、前記吊りリード、および、前記リードの中の少なくとも一つは、前記単位リードフレームに半導体素子を搭載した状態で前記半導体素子が位置しない側の面の一部が凹部となった薄肉部を有し、
    前記識別マークは、前記薄肉部の一部を除去して形成された貫通溝を含む半導体装置の製造方法。
  20. 請求項１６から１９のいずれか１項に記載の半導体装置の製造方法において、
    前記リードフレームは、前記単位リードフレームを複数有するブロックを複数有し、前記第１の単位リードフレームおよび前記第２の単位リードフレームは、同一のブロック内に位置する半導体装置の製造方法。
  21. 請求項２０に記載の半導体装置の製造方法において、
    複数の前記単位リードフレームは、前記ブロック内において格子状に配列されており、
    ブロック内における位置が同一である複数の前記単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置および外観形状は互いに一致する半導体装置の製造方法。
  22. 請求項２１に記載の半導体装置の製造方法において、
    前記ブロック内において前記第１の単位リードフレームよりも右側に位置する前記単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置は、前記第１の単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置よりも右側に位置する半導体装置の製造方法。
  23. 請求項２１または２２に記載の半導体装置の製造方法において、
    前記ブロック内において前記第１の単位リードフレームよりも下側に位置する前記単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置は、前記第１の単位リードフレームが有する前記識別マークの前記単位リードフレーム内の位置よりも下側に位置する半導体装置の製造方法。
JP2011205521A 2011-09-21 2011-09-21 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法 Pending JP2013069741A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011205521A JP2013069741A (ja) 2011-09-21 2011-09-21 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
US13/586,301 US8552542B2 (en) 2011-09-21 2012-08-15 Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device
CN2012103556833A CN103021993A (zh) 2011-09-21 2012-09-21 引线框架及其制造方法、半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011205521A JP2013069741A (ja) 2011-09-21 2011-09-21 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013069741A true JP2013069741A (ja) 2013-04-18

Family

ID=47879891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011205521A Pending JP2013069741A (ja) 2011-09-21 2011-09-21 リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US8552542B2 (ja)
JP (1) JP2013069741A (ja)
CN (1) CN103021993A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048784A (ja) * 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017199823A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014115159A1 (de) 2014-10-17 2016-04-21 Robert Bosch Automotive Steering Gmbh Rotationspumpe und damit ausgestattetes hilfskraftlenksystem sowie getriebe
CN105990271B (zh) * 2015-02-26 2020-06-05 恩智浦美国有限公司 具有非水平管芯垫及相应引线框的ic封装
US9548255B1 (en) 2015-08-17 2017-01-17 Freescale Semiconductor, Inc. IC package having non-horizontal die pad and flexible substrate therefor
US9899332B2 (en) * 2016-02-18 2018-02-20 Texas Instruments Incorporated Visual identification of semiconductor dies
CN106783678A (zh) * 2016-12-08 2017-05-31 日月光封装测试(上海)有限公司 导线框架单元的识别方法、导线框架条及封装体
US11244881B2 (en) * 2019-09-30 2022-02-08 Texas Instruments Incorporated Package terminal cavities
CN113241338B (zh) * 2021-07-09 2021-10-19 东莞市春瑞电子科技有限公司 一种无引线预塑封半导体封装支架制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
JP2003179193A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702321B2 (ja) 1991-08-02 1998-01-21 九州日本電気株式会社 半導体装置の製造装置
JP2001127236A (ja) 1999-10-28 2001-05-11 Mitsumi Electric Co Ltd Ｉｃパッケージ
JP2001358276A (ja) * 2000-06-12 2001-12-26 Mitsui High Tec Inc 半導体装置およびリードフレーム
JP2003124365A (ja) 2001-10-18 2003-04-25 Oki Electric Ind Co Ltd 半導体集積回路チップ管理情報付与方法、半導体集積回路チップ管理情報管理方法、半導体集積回路チップ管理情報付与装置および管理情報を有する半導体集積回路チップ
JP2004193189A (ja) 2002-12-09 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の生産管理システム
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
US7291900B2 (en) * 2005-08-25 2007-11-06 Micron Technology, Inc. Lead frame-based semiconductor device packages incorporating at least one land grid array package
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
KR20090098066A (ko) * 2008-03-13 2009-09-17 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077278A (ja) * 1999-10-15 2001-03-23 Amkor Technology Korea Inc 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
JP2003179193A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016048784A (ja) * 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2017199823A (ja) * 2016-04-28 2017-11-02 株式会社ジェイデバイス 半導体パッケージ及び半導体パッケージの製造方法
CN107424980A (zh) * 2016-04-28 2017-12-01 株式会社吉帝伟士 半导体封装件及半导体封装件的制造方法
US10553456B2 (en) 2016-04-28 2020-02-04 J-Devices Corporation Semiconductor package and manufacturing method of semiconductor package
TWI784738B (zh) * 2016-04-28 2022-11-21 日商安靠科技日本公司 半導體封裝件及半導體封裝件之製造方法

Also Published As

Publication number Publication date
CN103021993A (zh) 2013-04-03
US8552542B2 (en) 2013-10-08
US20130069214A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
JP2013069741A (ja) リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
US10201917B2 (en) Lead frame
JP2003332513A (ja) 半導体装置およびその製造方法
US9620388B2 (en) Integrated circuit package fabrication with die attach paddle having middle channels
JP6576796B2 (ja) リードフレーム及びその製造方法、半導体装置
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US10276478B2 (en) Lead frame
US7208817B2 (en) Semiconductor device
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
JP4614818B2 (ja) 半導体装置およびその製造方法
JP2011142337A (ja) 半導体装置の製造方法
US9209115B2 (en) Quad flat no-lead (QFN) packaging structure and method for manufacturing the same
US9202778B2 (en) Integrated circuit package with die attach paddle having at least one recessed portion
JP2008113021A (ja) 半導体装置の製造方法
US9379087B2 (en) Method of making a QFN package
JP5701579B2 (ja) 半導体装置の製造方法
JP4467903B2 (ja) 樹脂封止型半導体装置
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP7068640B2 (ja) リードフレームおよび半導体装置の製造方法
JP2013069720A (ja) 半導体装置及びその製造方法
JP5626402B2 (ja) 半導体装置、半導体装置の製造方法、およびシールド板
JP2006269719A (ja) 電子装置
JP6924411B2 (ja) リードフレームおよび半導体装置の製造方法
JP2023092969A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2022093654A (ja) リードフレームおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150414