JP5626402B2 - 半導体装置、半導体装置の製造方法、およびシールド板 - Google Patents
半導体装置、半導体装置の製造方法、およびシールド板 Download PDFInfo
- Publication number
- JP5626402B2 JP5626402B2 JP2013091768A JP2013091768A JP5626402B2 JP 5626402 B2 JP5626402 B2 JP 5626402B2 JP 2013091768 A JP2013091768 A JP 2013091768A JP 2013091768 A JP2013091768 A JP 2013091768A JP 5626402 B2 JP5626402 B2 JP 5626402B2
- Authority
- JP
- Japan
- Prior art keywords
- shield plate
- semiconductor chip
- semiconductor
- magnetic shield
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
以下、図面を参照して本発明の第1の実施の形態について説明する。図1乃至図9は、本発明の第1の実施の形態を示す図である。
まず図1および図2により、本発明の第1の実施の形態による半導体装置の概略について説明する。図1は、QFP(Quad Flat Package)からなる本実施の形態による半導体装置を示す断面図(図2のI−I線断面図)であり、図2は、QFPからなる本実施の形態による半導体装置を示す平面図である。なお図2において、便宜上、第2のシールド板および封止樹脂部の表示を省略している。
次に図3乃至図6により、上述したシールド板(第1のシールド板、第2のシールド板)の概略について説明する。図3は、第1のシールド板を示す平面図であり、図4は、第1のシールド板を示す断面図(図3のIV−IV線断面図)である。図5は、第2のシールド板を示す平面図であり、図6は、第2のシールド板を示す断面図(図5のVI−VI線断面図)である。
次に図7により、このようなシールド板(第1のシールド板10、第2のシールド板20)を作製する際に用いられるシールド板用シートの概略について説明する。
次に、図8(a)−(f)を用いてシールド板用シートおよびシールド板を製造する方法について説明する。なお図8(a)−(f)において、シールド板として、第2のシールド板20を例にとって説明する。
次に、図9(a)−(g)を用いて半導体装置の製造方法について説明する。
次に、本発明の第2の実施の形態について図10を参照して説明する。図10は、本発明の第2の実施の形態を示す図である。図10に示す第2の実施の形態は、半導体装置がQFNタイプのものである点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図10において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
次に、本発明の第3の実施の形態について図11を参照して説明する。図11は、本発明の第3の実施の形態を示す図である。図11に示す第3の実施の形態は、半導体装置がBGAタイプのものである点が異なるものであり、他の構成は上述した第1の実施の形態と略同一である。図11において、図1乃至図9に示す第1の実施の形態と同一部分には同一の符号を付して詳細な説明は省略する。
11 シールド板本体
12 土手部
14 ガス抜き孔
20 第2のシールド板
21 水平板
22 突出部
30、70、80 半導体装置
31、81 半導体載置部(ダイパッド)
32、82 リード部
33 半導体チップ
35 第1接着層
37 ボンディングワイヤ
38 封止樹脂部
39 第2接着層
40 第3接着層
Claims (3)
- 第1の磁気シールド板と第2の磁気シールド板とからなる半導体装置用の一組の磁気シールド板であって、
前記第1の磁気シールド板は、半導体載置部側を向く一方の面と半導体チップ側を向く他方の面とを有するシールド板本体と、前記シールド板本体の前記半導体チップ側を向く他方の面に形成され、前記半導体チップの側方空間を覆う土手部を有し、
前記第1の磁気シールド板の前記シールド板本体のうち前記土手部内側に、前記シールド板本体の厚み方向に貫通するガス抜き孔を形成し、前記ガス抜き孔は、前記シールド板本体のうち前記半導体チップを載置する部分には設けられておらず、前記半導体チップを載置する部分の外側に設けられ、
前記第2の磁気シールド板は、水平板と、前記水平板の中央から前記半導体チップ側へ突出する突出部とを有する断面凸形状をもち、
前記第2の磁気シールド板の前記水平板は、前記水平板の平面内のすべての方向において前記突出部に対して延出していることを特徴とする一組の磁気シールド板。 - 半導体装置用の磁気シールド板において、
半導体載置部側を向く一方の面と半導体チップ側を向く他方の面とを有するシールド板本体と、
前記シールド板本体の前記他方の面に形成され、前記半導体チップの側方空間を覆う土手部とを備え、
前記シールド板本体のうち前記土手部内側に、前記シールド板本体の厚み方向に貫通するガス抜き孔を形成し、
前記ガス抜き孔は、前記シールド板本体のうち前記半導体チップを載置する部分には設けられておらず、前記半導体チップを載置する部分の外側に設けられていることを特徴とする磁気シールド板。 - 磁気シールド板用シートにおいて、
複数の開口を有する枠体と、
前記枠体の前記開口内に配置され、前記枠体に連結部を介して連結された複数の磁気シールド板とを備え、
各磁気シールド板は、請求項2記載の磁気シールド板からなることを特徴とする磁気シールド板用シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013091768A JP5626402B2 (ja) | 2013-04-24 | 2013-04-24 | 半導体装置、半導体装置の製造方法、およびシールド板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013091768A JP5626402B2 (ja) | 2013-04-24 | 2013-04-24 | 半導体装置、半導体装置の製造方法、およびシールド板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009270320A Division JP5354376B2 (ja) | 2009-11-27 | 2009-11-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013141047A JP2013141047A (ja) | 2013-07-18 |
JP5626402B2 true JP5626402B2 (ja) | 2014-11-19 |
Family
ID=49038149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013091768A Active JP5626402B2 (ja) | 2013-04-24 | 2013-04-24 | 半導体装置、半導体装置の製造方法、およびシールド板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5626402B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6852011B2 (ja) | 2018-03-21 | 2021-03-31 | 株式会社東芝 | 半導体装置 |
US10818609B2 (en) * | 2018-07-13 | 2020-10-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Package structure and method for fabricating the same |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2895504B2 (ja) * | 1989-04-19 | 1999-05-24 | 三菱電機株式会社 | 半導体装置 |
JP3061954B2 (ja) * | 1991-08-20 | 2000-07-10 | 株式会社東芝 | 半導体装置 |
JP3904934B2 (ja) * | 2002-01-29 | 2007-04-11 | 京セラ株式会社 | 半導体装置 |
JP2004047656A (ja) * | 2002-07-11 | 2004-02-12 | Sony Corp | 磁気不揮発性メモリ素子およびその製造方法 |
JP4147466B2 (ja) * | 2002-12-10 | 2008-09-10 | ソニー株式会社 | 磁気メモリ装置 |
US6967390B2 (en) * | 2003-02-13 | 2005-11-22 | Freescale Semiconductor, Inc. | Electronic component and method of manufacturing same |
JP2006319014A (ja) * | 2005-05-11 | 2006-11-24 | Sharp Corp | 高周波信号受信用電子部品 |
US7582951B2 (en) * | 2005-10-20 | 2009-09-01 | Broadcom Corporation | Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages |
JP4941264B2 (ja) * | 2007-12-07 | 2012-05-30 | 大日本印刷株式会社 | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 |
JP5425461B2 (ja) * | 2008-12-26 | 2014-02-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2013
- 2013-04-24 JP JP2013091768A patent/JP5626402B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013141047A (ja) | 2013-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354376B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4941264B2 (ja) | 半導体装置用のメタルシールド板、メタルシールド用シート、半導体装置、メタルシールド用シートの製造方法、およびメタルシールド板の製造方法 | |
US8247888B2 (en) | Semiconductor device and method for manufacturing metallic shielding plate | |
JP6314070B2 (ja) | 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置 | |
JP2009026805A (ja) | 半導体装置及びその製造方法 | |
CN107278325A (zh) | 集成电路封装 | |
US20140206146A1 (en) | Fabrication method of semiconductor package having electrical connecting structures | |
US20140239475A1 (en) | Packaging substrate, semiconductor package and fabrication methods thereof | |
JP2008218469A (ja) | 半導体装置の製造方法 | |
TW201626527A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
US9331041B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2014039067A (ja) | 半導体装置 | |
JP5626402B2 (ja) | 半導体装置、半導体装置の製造方法、およびシールド板 | |
US11004776B2 (en) | Semiconductor device with frame having arms and related methods | |
JP2007287762A (ja) | 半導体集積回路素子とその製造方法および半導体装置 | |
KR101197189B1 (ko) | 반도체 패키지 및 그 제조방법 | |
JP2007036013A (ja) | 回路装置およびその製造方法 | |
JP2015026719A (ja) | 半導体装置の製造方法 | |
JP2008227410A (ja) | 半導体装置およびその製造方法 | |
JP2004343122A (ja) | 金属チップスケール半導体パッケージ及びその製造方法(Metalchipscalesemiconductorpackageandmanufacturingmethodthereof) | |
US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2011044601A (ja) | リードフレーム、パッケージ型電子部品及び電子機器 | |
TWI680547B (zh) | 半導體封裝結構及其製作方法 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130510 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140805 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140812 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140902 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140915 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5626402 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |