JP2011044601A - リードフレーム、パッケージ型電子部品及び電子機器 - Google Patents
リードフレーム、パッケージ型電子部品及び電子機器 Download PDFInfo
- Publication number
- JP2011044601A JP2011044601A JP2009192230A JP2009192230A JP2011044601A JP 2011044601 A JP2011044601 A JP 2011044601A JP 2009192230 A JP2009192230 A JP 2009192230A JP 2009192230 A JP2009192230 A JP 2009192230A JP 2011044601 A JP2011044601 A JP 2011044601A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- chip element
- package
- recognition
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】リードフレーム4は、チップ素子30を搭載するダイパッド4c、及びチップ素子30の電極30aにボンディングワイヤ5を介して接続するリード4を有し、前記リード4dの内側リード40d及びダイパッド4cがチップ素子30と共にパッケージ31によって封止されるリードフレーム4であって、パッケージ31外に露出し、かつダイパッド4cにチップ素子30を位置決めするための認識基準となる第1認識基準部40e,40e及び第2認識基準部40f,40fを含む。
【選択図】図3
Description
(電子機器の全体構成)
図1は電子機器の全体を示す。図1に示すように、電子機器1は、回路基板としてのプリント配線板2と、パッケージ型電子部品としての磁気センサ3とを備えている。
プリント配線板2は、位置決め用孔2a,2aを有し、例えば銅箔など導電体の回路配線(図示せず)を有する基部材からなり、部品ハンドラー(図示せず)及び認識用カメラ(図6に示す)の下方に配置され、全体が平面略矩形状のリジット回路基板によって形成されている。プリント配線板2の基部材としては、セラミックやエポキシ樹脂等の絶縁性部材が用いられる。
図2は磁気センサを示す。図3はパッケージによる封止前のリードフレームを示す。図4はリードフレームの要部を示す。図2に示すように、磁気センサ3は、半導体素子としてのチップ素子30及びチップ封止用のパッケージ31を有し、プリント配線板2(図1に示す)の部品実装面上に実装されている。磁気センサ3は、図3に示すようなリードフレーム4を用いて構成される。
図3に示すように、リードフレーム4は、長尺の枠部4aと、枠部4aの内側空間をユニット領域毎に仕切る仕切部4b,4b,…と、例えばAgペースト等の導電性ペーストを用いてチップ素子30を搭載する平面略矩形状のダイパッド4cと、チップ素子30の電極30a,30a,…に金(Au)線からなるボンディングワイヤ5,5,…を介して接続するリード4d,4d,…とを有し、内側リード40d,40d,…及びダイパッド4aがチップ素子30と共にパッケージ31によって封止され、全体が例えばCu合金からなる導電性材料によって形成されている。
次に、本実施の形態に示す磁気センサの製造方法につき、図3及び図5を参照して説明する。図5はダイボンド工程における画像データの取り込み例を示す。
先ず、リードフレーム4をフレーム搬送装置(図示せず)によって1ピッチ搬送する。この場合、リードフレーム4が1ピッチ搬送されると、リードフレーム4におけるダイボンディング対象のユニット領域がダイボンディング領域に対応して配置される。
先ず、リードフレーム4をフレーム搬送装置によってダイボンディング領域から1ピッチ搬送する。この場合、リードフレーム4が1ピッチ搬送されると、リードフレーム4におけるワイヤボンディング対象のユニット領域がワイヤボンディング領域に対応して配置される。
先ず、上下の金型(図示せず)を用い、上下の両金型を型開きしてキャビティ(図示せず)内にモールド対象のユニット領域を対応させリードフレーム4を配置する。
カッター(図示せず)によってリード4d,4d,…と両仕切部4b,4bとの間を切断するとともに、第1保持片4e,4eと仕切部4b,4bとの間及び第2保持片4f,4fと枠部4aとの間を切断した後、リード成形機(図示せず)によってリード4d,4dを折り曲げ成形する。
このようにして、パッケージ型電子部品としての磁気センサ3を製造することができる。
次に、本実施の形態に示す磁気センサの実装方法につき、図2及び図6を参照して説明する。図6は部品実装時における画像データの取り込み例を示す。
このようにして、磁気センサ3をプリント配線板2の部品実装面上に実装することができる。
以上説明した実施の形態によれば、次に示す効果が得られる。
Claims (4)
- チップ素子を搭載するダイパッド、及び前記チップ素子の電極にボンディングワイヤを介して接続するリードを有し、前記リードの内側リード及び前記ダイパッドが前記チップ素子と共にパッケージによって封止されるリードフレームであって、
前記パッケージ外に露出し、かつ前記ダイパッドに前記チップ素子を位置決めするための認識基準となる認識基準部を含む
リードフレーム。 - 前記認識基準部は、直交する2直線のうち一方の直線上に互いに並列する1対の第1認識基準部、及び前記2直線のうち他方の直線上に互いに並列する1対の第2認識基準部からなる請求項1に記載のリードフレーム。
- 回路基板に実装される電子部品であって、
請求項1又は2に記載のリードフレームを用いて構成されるパッケージ型電子部品。 - 回路基板と、
前記回路基板に実装される電子部品とを備えた電子機器であって、
前記電子部品は、請求項1又は2に記載のリードフレームを用いて構成される
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009192230A JP5468333B2 (ja) | 2009-08-21 | 2009-08-21 | リードフレーム、パッケージ型磁気センサ及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009192230A JP5468333B2 (ja) | 2009-08-21 | 2009-08-21 | リードフレーム、パッケージ型磁気センサ及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011044601A true JP2011044601A (ja) | 2011-03-03 |
JP5468333B2 JP5468333B2 (ja) | 2014-04-09 |
Family
ID=43831796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009192230A Expired - Fee Related JP5468333B2 (ja) | 2009-08-21 | 2009-08-21 | リードフレーム、パッケージ型磁気センサ及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5468333B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013011512A (ja) * | 2011-06-29 | 2013-01-17 | Tokai Rika Co Ltd | センサ装置及びセンサ装置の製造方法 |
WO2014203554A1 (ja) * | 2013-06-20 | 2014-12-24 | 日立オートモティブシステムズ株式会社 | 樹脂封止型センサ装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148869A (ja) * | 1984-12-22 | 1986-07-07 | Toshiba Corp | 半導体撮像装置 |
JPH02112280A (ja) * | 1988-10-21 | 1990-04-24 | Toshiba Corp | 固体撮像素子用パッケージ |
JPH02246256A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体素子パッケージ |
JPH04370970A (ja) * | 1991-06-19 | 1992-12-24 | Sony Corp | 半導体装置 |
JPH08264571A (ja) * | 1996-03-22 | 1996-10-11 | Sanyo Electric Co Ltd | 固体撮像素子の製造方法 |
JPH08274205A (ja) | 1995-03-31 | 1996-10-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2003086779A (ja) * | 2001-09-11 | 2003-03-20 | Sharp Corp | 固体撮像装置およびその製造方法、固体撮像ユニットおよびその製造方法、撮像機器 |
JP2007147649A (ja) | 2002-07-29 | 2007-06-14 | Yamaha Corp | 磁気センサおよび磁気センサユニット |
JP2008134083A (ja) | 2006-11-27 | 2008-06-12 | Tokai Rika Co Ltd | 磁気センサ、及び磁気センサの製造方法 |
-
2009
- 2009-08-21 JP JP2009192230A patent/JP5468333B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61148869A (ja) * | 1984-12-22 | 1986-07-07 | Toshiba Corp | 半導体撮像装置 |
JPH02112280A (ja) * | 1988-10-21 | 1990-04-24 | Toshiba Corp | 固体撮像素子用パッケージ |
JPH02246256A (ja) * | 1989-03-20 | 1990-10-02 | Hitachi Ltd | 半導体素子パッケージ |
JPH04370970A (ja) * | 1991-06-19 | 1992-12-24 | Sony Corp | 半導体装置 |
JPH08274205A (ja) | 1995-03-31 | 1996-10-18 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH08264571A (ja) * | 1996-03-22 | 1996-10-11 | Sanyo Electric Co Ltd | 固体撮像素子の製造方法 |
JP2003086779A (ja) * | 2001-09-11 | 2003-03-20 | Sharp Corp | 固体撮像装置およびその製造方法、固体撮像ユニットおよびその製造方法、撮像機器 |
JP2007147649A (ja) | 2002-07-29 | 2007-06-14 | Yamaha Corp | 磁気センサおよび磁気センサユニット |
JP2008134083A (ja) | 2006-11-27 | 2008-06-12 | Tokai Rika Co Ltd | 磁気センサ、及び磁気センサの製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013011512A (ja) * | 2011-06-29 | 2013-01-17 | Tokai Rika Co Ltd | センサ装置及びセンサ装置の製造方法 |
WO2014203554A1 (ja) * | 2013-06-20 | 2014-12-24 | 日立オートモティブシステムズ株式会社 | 樹脂封止型センサ装置 |
JP2015005597A (ja) * | 2013-06-20 | 2015-01-08 | 日立オートモティブシステムズ株式会社 | 樹脂封止型センサ装置 |
US20160146849A1 (en) * | 2013-06-20 | 2016-05-26 | Hitachi Automotive Systems ,Ltd. | Resin-Sealed Sensor Device |
Also Published As
Publication number | Publication date |
---|---|
JP5468333B2 (ja) | 2014-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4969113B2 (ja) | 回路装置の製造方法 | |
US10930581B2 (en) | Semiconductor package with wettable flank | |
JP4796271B2 (ja) | 半導体装置の製造方法 | |
JP4872683B2 (ja) | モールドパッケージの製造方法 | |
JP6244147B2 (ja) | 半導体装置の製造方法 | |
JP2011040602A (ja) | 電子装置およびその製造方法 | |
US20140151865A1 (en) | Semiconductor device packages providing enhanced exposed toe fillets | |
JP2003204015A (ja) | 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法 | |
JP2011155203A (ja) | 半導体装置 | |
JP2004071898A (ja) | 回路装置およびその製造方法 | |
US8592962B2 (en) | Semiconductor device packages with protective layer and related methods | |
US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
JP3664045B2 (ja) | 半導体装置の製造方法 | |
JP2007207802A (ja) | 電子回路モジュールとその製造方法 | |
JP6193665B2 (ja) | 半導体装置の製造方法 | |
JP5501562B2 (ja) | 半導体装置 | |
JP2002026044A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP5468333B2 (ja) | リードフレーム、パッケージ型磁気センサ及び電子機器 | |
JP2004207276A (ja) | 回路装置およびその製造方法 | |
JP2008270301A (ja) | 半導体装置 | |
JP2003197663A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2005079365A (ja) | 基板フレーム及びこれを用いた半導体装置の製造方法 | |
KR20170124769A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
JP2005005363A (ja) | 半導体装置及びその製造方法 | |
JP2010238994A (ja) | 半導体モジュールおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130322 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130329 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20130502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |