JPH04370970A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04370970A
JPH04370970A JP3174622A JP17462291A JPH04370970A JP H04370970 A JPH04370970 A JP H04370970A JP 3174622 A JP3174622 A JP 3174622A JP 17462291 A JP17462291 A JP 17462291A JP H04370970 A JPH04370970 A JP H04370970A
Authority
JP
Japan
Prior art keywords
solid
state image
die attach
image sensing
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3174622A
Other languages
English (en)
Other versions
JP3070145B2 (ja
Inventor
Koji Tsuchiya
光司 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3174622A priority Critical patent/JP3070145B2/ja
Publication of JPH04370970A publication Critical patent/JPH04370970A/ja
Application granted granted Critical
Publication of JP3070145B2 publication Critical patent/JP3070145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、固体撮像素子を気密封
止して成るサーディップ構造の固体撮像装置に関するも
のである。
【0002】
【従来の技術】最近、OA機器等の画像読み取り装置と
して、固体撮像装置が多く使用されている。この固体撮
像装置は、被写体の情報を正確に取り込むため、その外
形を基準にしてOA機器に取り付けられている。したが
って、固体撮像装置に搭載される固体撮像素子も、固体
撮像装置の外形を基準にして正確に搭載する必要がある
。このことより、積層セラミック構造では、予め、導体
層の形成と共に位置決め用パターンを形成しておく。 そして、このパターンを基準にして、固体撮像素子を正
確な位置に搭載することができる。また、位置決め用パ
ターンを形成できないサーディップ構造では、固体撮像
装置の基板を成すダイアタッチにリードフレームを搭載
し、このリードフレームを基準に位置決めすることで固
体撮像素子を搭載している。
【0003】
【発明が解決しようとする課題】しかし、上記サーディ
ップ構造の固体撮像装置では、以下のような問題点があ
る。すなわち、ダイアタッチにリードフレームを搭載す
る場合の位置決め精度は、±0.3mm 程度とリード
フレームのダイアタッチに対する位置決め精度としては
実用上影響はないが、このリードフレームを基準にして
固体撮像素子を搭載した場合、ダイアタッチに対する固
体撮像素子の誤差は±0.3mm 程度となり、位置精
度に大きな影響を及ぼすことになる。また、リードフレ
ームを基準とした位置決めは、固体撮像素子との合わせ
位置が判断しにくいので、固体撮像素子の搭載作業が難
しい。よって本発明は、サーディップ構造において、ダ
イアタッチに対する固体撮像素子の位置決めを高精度に
、且つ、容易に行うことを可能とする固体撮像装置を提
供することを目的とする。
【0004】
【課題を解決するための手段】本発明は、これらの課題
を解決するために成された固体撮像装置である。すなわ
ち、固体撮像素子をダイアタッチ上に搭載し、これらを
気密封止して成るサーディップ構造の固体撮像装置にお
いて、所定箇所にターゲットを設けた前記ダイアタッチ
と、前記ダイアタッチと位置合わせするマークを設けた
前記固体撮像素子とから成るものである。
【0005】
【作用】ダイアタッチの所定箇所にターゲットが設けら
れるとともに、固体撮像素子の所定箇所にマークが設け
られることにより、上記固体撮像素子を搭載するときに
、上記マークを上記ターゲットに合わせながら正確に位
置決めすることができる。
【0006】
【実施例】以下、図面に基づき本発明について説明する
。図1は本発明を示す一部破断平面図、図2は図1のA
−A線矢視断面の拡大図、図3は本発明のターゲット部
分の拡大図である。図1、図2に示す固体撮像装置1は
、サーディップ構造のものである。この構造は、セラミ
ックで成形したダイアタッチ3にリードフレーム6及び
ウインドフレーム9を低融点ガラス7にて固着したパッ
ケージを用い、このダイアタッチ3上に固体撮像素子2
を搭載する。この時、固体撮像素子2に設けたマーク5
をダイアタッチ3に設けたターゲット4に位置合わせを
しながら、ダイアタッチ3上に搭載する。この固体撮像
素子2をボンディングワイヤー8によりリードフレーム
6と配線し、ウインドフレーム9の上部を透明ガラス1
0で封止することで形成されている。
【0007】次に、ターゲット4部分の拡大図を図3に
ついて説明する。固体撮像素子2を搭載する周辺のダイ
アタッチ3上では、所定箇所、すなわち面上の上下にタ
ーゲット4aと4bが、また、同左右にターゲット4c
と4dが設けられる。このターゲット4(4a、4b、
4c、4d)は、例えばダイアタッチ3の成形と同時に
設けられた溝、若しくは突起等から成るものである。こ
の内4aと4bは、これらを結ぶ対向線4yが、ダイア
タッチ3の短辺3aと略平行となるように形成され、ま
た、4cと4dは、これらを結ぶ対向線4xが、ダイア
タッチ3の長辺3bと略平行となるように形成されてい
る。
【0008】一方、固体撮像素子2の所定箇所、すなわ
ち面上の上下端には、ターゲット4a、4bと対応する
位置にマーク5a、5bが、また、同左右端には、ター
ゲット4c、4dと対応する位置にマーク5c、5dが
設けられている。このマーク5aと5bを結ぶ対向線5
yは、固体撮像素子2の座標軸yと略平行に、また、5
cと5dを結ぶ対向線5xは、固体撮像素子2の座標軸
xと略平行となるように配置されている。
【0009】次に、固体撮像素子2の搭載位置合わせに
ついて説明する。固体撮像素子2をダイアタッチ3上に
搭載するには、このダイアタッチ3の短辺3a、長辺3
bと、上記y、x座標軸とを一致させる必要がある。す
なわち、対向線4yに対向線5yを一致させるように固
体撮像素子2を配置すれば、ダイアタッチ3の短辺3a
と固体撮像素子2の座標軸yとが一致する。その後、対
向線4xに対向線5xが一致するまで固体撮像素子2を
y軸方向に平行移動すれば、ダイアタッチ3の長辺3b
と固体撮像素子2の座標軸xとが一致する。
【0010】以上の位置合わせにより、固体撮像素子2
をダイアタッチ3の短辺3a、長辺3bを基準とした正
確な搭載位置に決定できる。また、画像処理にて上記位
置合わせを行う場合、ターゲット4のうちの必要数4a
、4b…と、マーク5のうちの必要数5a、5b…を一
箇所に寄せて配置すれば位置合わせが行いやすい。また
、ターゲット4及びマーク5は図3のような位置に限定
されず、ダイアタッチ3の外形、すなわち3a、3bと
固体撮像素子2の座標軸が一致し、且つその搭載位置を
決定することができるものであればよい。
【0011】
【発明の効果】以上説明したように本発明によれば、ダ
イアタッチ上に設けたターゲットに、固体撮像素子に設
けたマークを合わせることで、固体撮像素子の搭載位置
合わせをすることが可能となる。したがって、サーディ
ップ構造の固体撮像装置でも、固体撮像素子を正確な位
置に、しかも容易に搭載することが可能となる。また、
この位置合わせを画像処理にて行えば、固体撮像素子の
搭載時間が短縮でき、生産性が向上する。
【図面の簡単な説明】
【図1】本発明の固体撮像装置を示す一部破断平面図で
ある。
【図2】本発明のA−A線矢視断面の拡大図である。
【図3】本発明のターゲット部分の拡大図である。
【符号の説明】
1  固体撮像装置 2  固体撮像素子 3  ダイアタッチ 4  ターゲット 5  マーク 6  リードフレーム 7  低融点ガラス 8  ボンディングワイヤー 9  ウインドフレーム 10  透明ガラス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  固体撮像素子をダイアタッチ上に搭載
    し、これらを気密封止して成るサーディップ構造の固体
    撮像装置において、所定箇所にターゲットを設けた前記
    ダイアタッチと、前記ダイアタッチと位置合わせするマ
    ークを設けた前記固体撮像素子とから成ることを特徴と
    する固体撮像装置。
JP3174622A 1991-06-19 1991-06-19 半導体装置 Expired - Fee Related JP3070145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3174622A JP3070145B2 (ja) 1991-06-19 1991-06-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3174622A JP3070145B2 (ja) 1991-06-19 1991-06-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH04370970A true JPH04370970A (ja) 1992-12-24
JP3070145B2 JP3070145B2 (ja) 2000-07-24

Family

ID=15981815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3174622A Expired - Fee Related JP3070145B2 (ja) 1991-06-19 1991-06-19 半導体装置

Country Status (1)

Country Link
JP (1) JP3070145B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031783A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd サーディップ型固体撮像素子、サーディップ型固体撮像素子の側面構造及びサーディップ型固体撮像素子の把持方法
US20090218676A1 (en) * 2008-02-29 2009-09-03 Renesas Technology Corp. Semiconductor device
JP2011044601A (ja) * 2009-08-21 2011-03-03 Tokai Rika Co Ltd リードフレーム、パッケージ型電子部品及び電子機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031783A (ja) * 2001-07-13 2003-01-31 Ricoh Co Ltd サーディップ型固体撮像素子、サーディップ型固体撮像素子の側面構造及びサーディップ型固体撮像素子の把持方法
JP4571762B2 (ja) * 2001-07-13 2010-10-27 株式会社リコー サーディップ型固体撮像素子
US20090218676A1 (en) * 2008-02-29 2009-09-03 Renesas Technology Corp. Semiconductor device
JP2011044601A (ja) * 2009-08-21 2011-03-03 Tokai Rika Co Ltd リードフレーム、パッケージ型電子部品及び電子機器

Also Published As

Publication number Publication date
JP3070145B2 (ja) 2000-07-24

Similar Documents

Publication Publication Date Title
KR101183101B1 (ko) 플립칩용 다이 본딩 방법
JPH04370970A (ja) 半導体装置
US5346748A (en) Fluorescent display panel containing chip of integrated circuit with discrepancy markers to aid in lead bonding
US5324977A (en) Hybrid ferromagnetic integrated circuit device
JPS59226568A (ja) 固体撮像装置
JP5896752B2 (ja) 半導体パッケージ及びその製造方法
JPH0233979A (ja) 光半導体装置
US5087963A (en) Glass-sealed semiconductor device
JP3013968B2 (ja) 磁気検出装置
JP2982794B1 (ja) 半導体装置
JPS5887838A (ja) 位置認識方法
JP2575804B2 (ja) 半導体素子実装装置の位置合せ精度測定具
JP2539593Y2 (ja) 厚膜印刷回路
JPS6255300B2 (ja)
JPH07107922B2 (ja) サ−デイプ型半導体装置
JPS6327856B2 (ja)
JPS6148781B2 (ja)
JPH065729A (ja) プリント配線板および半導体素子の位置合わせ方法
JP3560866B2 (ja) エンコーダ用パッケージの製造方法
JPS60250667A (ja) 固体撮像装置
JP2002314059A (ja) 受光素子用パッケージと受光装置の製造方法
JPS60194552A (ja) 混成集積回路装置
JPH0922925A (ja) 半導体装置の製造方法
JPH04276670A (ja) 磁気センサー
JPH0226081A (ja) 光半導体集積回路素子の封止構造

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees