KR20090098066A - 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법 - Google Patents

반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법 Download PDF

Info

Publication number
KR20090098066A
KR20090098066A KR1020080023242A KR20080023242A KR20090098066A KR 20090098066 A KR20090098066 A KR 20090098066A KR 1020080023242 A KR1020080023242 A KR 1020080023242A KR 20080023242 A KR20080023242 A KR 20080023242A KR 20090098066 A KR20090098066 A KR 20090098066A
Authority
KR
South Korea
Prior art keywords
substrate
chip
semiconductor
semiconductor chip
semiconductor package
Prior art date
Application number
KR1020080023242A
Other languages
English (en)
Inventor
정종서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080023242A priority Critical patent/KR20090098066A/ko
Publication of KR20090098066A publication Critical patent/KR20090098066A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조 방법이 개시되어 있다. 반도체 패키지용 기판은 반도체 칩이 실장 되는 실장 영역 및 상기 실장 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체 및 상기 주변 영역에 형성되며 상기 반도체 칩의 종류를 표시하는 적어도 하나의 칩 식별부를 포함한다. 리드 프레임과 같은 기판상에 실장 되는 반도체 칩의 종류와 대응하는 칩 식별부를 형성하여 기판에 실장 된 반도체 칩을 덮는 몰딩부를 형성한 후, 칩 식별부에 의하여 기판에 실장 된 반도체 칩을 정확히 식별할 수 있도록 하여 밀딩 공정 후 수행되는 마킹 공정과 같은 후속 공정에서 불량이 발생 되는 것을 방지하는 효과를 갖는다.

Description

반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조 방법{SUBSTRATE FOR SEMICONDUCTOR PACAKGE AND METHOD OF MANUFACTURING SEMICONDUCTOR PACKAGE USING THE SAME}
본 발명은 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 데이터를 보다 빠른 시간 내에 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 갖는 반도체 패키지가 개발되고 있다.
반도체 패키지를 제조하기 위해서는 리드 프레임과 같은 기판상에 반도체 칩을 배치하는 공정, 반도체 칩 및 리드 프레임을 도전성 와이어 등을 통해 전기적으로 연결하는 공정, 몰딩 수지를 이용하여 반도체 칩을 덮는 몰딩 부재를 형성하는 공정 및 몰딩 부재에 마크를 형성하는 공정 등을 필요로 한다.
그러나, 리드 프레임과 같은 기판을 이용하여 반도체 패키지를 제조할 때, 몰딩 수지에 의하여 반도체 칩을 몰딩 한 후 마크를 형성할 때 반도체 칩의 종류를 확인하기 어려워 종종 마크 형성 불량이 발생 된다. 즉, 리드 프레임에는, 예를 들어, A 종류의 반도체 칩이 부착되어 있지만, 마크는 반도체 칩이 B 종류인 것으로 마킹 될 수 있다.
본 발명의 하나의 목적은 반도체 칩이 실장 된 기판이 몰딩 된 후에도 반도체 칩의 종류를 인식할 수 있는 반도체 패키지용 기판을 제공한다.
본 발명의 다른 목적은 상기 반도체 패키지용 기판을 이용한 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 반도체 패키지용 기판은 반도체 칩이 실장 되는 실장 영역 및 상기 실장 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체 및 상기 주변 영역에 형성되며 상기 반도체 칩의 종류를 표시하는 적어도 하나의 칩 식별부를 포함한다.
반도체 패키지용 기판의 상기 기판 몸체는 리드 프레임을 포함한다.
반도체 패키지용 기판의 상기 칩 식별부는 상기 기판 몸체를 관통하는 관통홀이다.
반도체 패키지용 기판의 상기 칩 식별부는 상기 주변 영역에 매트릭스 형태로 배치된다.
본 발명에 따른 반도체 패키지의 제조 방법은 반도체 칩이 실장 되는 실장 영역 및 상기 실장 영역의 주변에 배치되며 상기 반도체 칩의 종류를 표시하는 적어도 하나의 칩 식별부가 형성된 주변 영역을 갖는 기판을 준비하는 단계, 상기 실장 영역에 상기 반도체 칩을 실장 하는 단계, 상기 기판 및 상기 반도체 칩을 전기 적으로 연결하는 단계, 상기 실장 영역을 몰딩 부재로 몰딩하여 몰딩부를 형성하는 단계, 상기 칩 식별부를 이용하여 상기 반도체 칩의 종류를 인식하는 단계 및 상기 몰딩부 상에 상기 반도체 칩의 종류에 대응하는 마크를 형성하는 단계를 포함한다.
상기 기판을 준비하는 단계에서, 상기 기판은 리드 프레임이다.
상기 기판을 준비하는 단계는 상기 칩 식별부를 형성하기 위해 상기 기판을 관통하는 관통공을 형성하는 단계를 더 포함한다.
본 발명에 따르면, 리드 프레임과 같은 기판상에 실장 되는 반도체 칩의 종류와 대응하는 칩 식별부를 형성하여 기판에 실장 된 반도체 칩을 덮는 몰딩부를 형성한 후, 칩 식별부에 의하여 기판에 실장 된 반도체 칩을 정확히 식별할 수 있도록 하여 밀딩 공정 후 수행되는 마킹 공정과 같은 후속 공정에서 불량이 발생 되는 것을 방지하는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지용 기판을 도시한 평면도이다. 도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 1을 참조하면, 반도체 패키지용 기판(100)은 기판 몸체(110) 및 칩 식별부(120)를 포함한다. 본 실시예에서, 반도체 패키지용 기판(100)은, 예를 들어, 복수개의 반도체 칩들이 실장 되는 리드 프레임일 수 있다. 이와 다르게, 본 실시예에서, 반도체 패키지용 기판(100)은 복수개의 칩들이 실장 되는 인쇄회로기판일 수 있다.
기판 몸체(110)는 실장 영역(MR) 및 주변 영역(PR)을 갖는다. 실장 영역(MR)은 기판 몸체(110)의 내측에 배치되고, 주변 영역(PR)은 실장 영역(MR)의 주변에 배치된다. 실장 영역(MR)에는 복수개의 반도체 칩들이 실장 된다. 실장 영역(MR)에 배치된 복수개의 반도체 칩들은 몰딩 수지 등에 의하여 몰딩 된다.
주변 영역(PR)에는 칩 식별부(120)가 형성된다. 본 실시예에서, 칩 식별부(120)는, 예를 들어, 주변 영역(PR)을 관통하는 적어도 하나의 관통홀일 수 있다.
주변 영역(PR)에 형성된 칩 식별부(120)는 실장 영역(MR)에 배치된 반도체 칩과 대응한다. 예를 들어, 칩 식별부(120)는 실장 영역(MR)에 배치된 반도체 칩의 종류에 따라서 다양한 개수로 형성될 수 있다. 이와 다르게, 칩 식별부(120)는 실장 영역(MR)에 배치된 반도체 칩의 종류에 따라서 다양한 형상으로 형성될 수 있다. 이와 다르게, 칩 식별부(120)는 실장 영역(MR)에 배치된 반도체 칩의 종류에 따라서 다양한 형상으로 형성될 수 있다. 본 실시예에서, 칩 식별부(120)는 주변 영역(PR)에 매트릭스 형태로 배치될 수 있고, 칩 식별부(120)는 주변 영역(PR)에 적어도 하나가 배치될 수 있다.
구체적으로, 실장 영역(MR)에 실장 되는 반도체 칩이 1 기가바이트의 용량을 갖는 메모리 반도체 칩일 경우, 주변 영역(PR)에는, 예를 들어, 4 개의 칩 식별부(120)가 형성된다. 반면, 실장 영역(MR)에 실장 되는 반도체 칩이 2 기가바이트의 용량을 갖는 메모리 반도체 칩일 경우, 주변 영역(PR)에는, 예를 들어, 8 개의 칩 식별부(120)가 형성될 수 있다.
본 실시예에서는 실장 영역(MR)에 실장 되는 반도체 칩의 종류에 따라서 주변 영역(PR)에 서로 다른 칩 식별부(120)를 형성함으로써 몰딩 부재에 의하여 반도체 칩이 몰딩 되더라도 칩 식별부(120)를 통해 몰딩 된 반도체 칩의 종류를 정확히 식별하여 몰딩 공정 후 후속 공정에서 공정 불량이 발생 되는 것을 방지할 수 있다.
도 3은 도 1에 도시된 반도체 패키지용 기판을 이용하여 반도체 패키지를 제조하는 공정을 도시한 순서도이다.
도 3을 참조하면, 반도체 패키지를 제조하기 위하여, 칩 식별부를 갖는 기판이 준비된다.(단계 S100)
본 실시예에서, 기판은 리드 프레임 또는 인쇄회로기판일 수 있다. 기판은 적어도 하나의 반도체 칩이 실장 되는 실장 영역 및 실장 영역의 주변에 배치되며 상기 반도체 칩의 종류에 따라서 다양한 개수, 형상 및 배치를 갖는 칩 식별부가 형성된 주변 영역을 갖는다.
칩 식별부를 갖는 기판이 준비된 후, 기판의 실장 영역에는 상기 반도체 칩이 실장 된다.(단계 S200) 본 실시예에서, 실장 영역에 실장 되는 반도체 칩은 칩 식별부와 대응한다.
반도체 칩이 실장 영역에 실장 된 후, 기판 및 반도체 칩의 본딩 패드는 전기적으로 연결된다.(단계 S300) 본 실시예에서, 기판 및 반도체 칩의 본딩 패드는, 예를 들어, 도전성 와이어를 통해 전기적으로 연결될 수 있다.
기판 및 반도체 칩이 전기적으로 연결된 후, 기판의 실장 영역은 몰딩 수지에 의하여 몰딩 되어 기판의 실장 영역에는 반도체 칩을 덮어 몰딩하는 몰딩부가 형성된다.(단계 S400)
기판의 실장 영역에 몰딩부가 형성된 후, 기판은 몰딩부 상에 마크를 인쇄하기 위해 마킹 설비로 이송되고, 마킹 설비의 CCD 카메라는 기판의 칩 식별부를 촬영하고, 촬영된 칩 식별부에 의하여 마킹 설비는 기판에 실장 된 반도체 칩의 종류를 인식한다.(단계 S500)
이어서, 마킹 설비는 기판의 칩 식별부와 대응하는 데이터에 의하여 기판의 몰딩부에 레이저 빔을 이용하여 마크를 인쇄한다.(단계 S600)
이상에서 상세하게 설명한 바에 의하면, 리드 프레임과 같은 기판상에 실장되는 반도체 칩의 종류와 대응하는 칩 식별부를 형성하여 기판에 실장 된 반도체 칩을 덮는 몰딩부를 형성한 후, 칩 식별부에 의하여 기판에 실장 된 반도체 칩을 정확히 식별할 수 있도록 하여 밀딩 공정 후 수행되는 마킹 공정과 같은 후속 공정에서 불량이 발생 되는 것을 방지하는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식 을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 의한 반도체 패키지용 기판을 도시한 평면도이다.
도 2는 도 1의 I-I' 선을 따라 절단한 단면도이다.
도 3은 도 1에 도시된 반도체 패키지용 기판을 이용하여 반도체 패키지를 제조하는 공정을 도시한 순서도이다.

Claims (7)

  1. 반도체 칩이 실장 되는 실장 영역 및 상기 실장 영역의 주변에 배치된 주변 영역을 갖는 기판 몸체; 및
    상기 주변 영역에 형성되며 상기 반도체 칩의 종류를 표시하는 적어도 하나의 칩 식별부를 포함하는 반도체 패키지용 기판.
  2. 제1항에 있어서,
    상기 기판 몸체는 리드 프레임을 포함하는 것을 특징으로 하는 반도체 패키지용 기판.
  3. 제1항에 있어서,
    상기 칩 식별부는 상기 기판 몸체를 관통하는 관통홀인 것을 특징으로 하는 반도체 패키지용 기판.
  4. 제1항에 있어서,
    상기 칩 식별부는 상기 주변 영역에 매트릭스 형태로 배치된 것을 특징으로 하는 반도체 패키지용 기판.
  5. 반도체 칩이 실장 되는 실장 영역 및 상기 실장 영역의 주변에 배치되며 상 기 반도체 칩의 종류를 표시하는 적어도 하나의 칩 식별부가 형성된 주변 영역을 갖는 기판을 준비하는 단계;
    상기 실장 영역에 상기 반도체 칩을 실장 하는 단계;
    상기 기판 및 상기 반도체 칩을 전기적으로 연결하는 단계;
    상기 실장 영역을 몰딩 부재로 몰딩하여 몰딩부를 형성하는 단계;
    상기 칩 식별부를 이용하여 상기 반도체 칩의 종류를 인식하는 단계; 및
    상기 몰딩부 상에 상기 반도체 칩의 종류에 대응하는 마크를 형성하는 단계를 포함하는 반도체 패키지의 제조 방법.
  6. 제5항에 있어서,
    상기 기판을 준비하는 단계에서, 상기 기판은 리드 프레임인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 제5항에 있어서,
    상기 기판을 준비하는 단계에서, 상기 칩 식별부를 형성하기 위해 상기 기판을 관통하는 관통공을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020080023242A 2008-03-13 2008-03-13 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법 KR20090098066A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080023242A KR20090098066A (ko) 2008-03-13 2008-03-13 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080023242A KR20090098066A (ko) 2008-03-13 2008-03-13 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법

Publications (1)

Publication Number Publication Date
KR20090098066A true KR20090098066A (ko) 2009-09-17

Family

ID=41357199

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080023242A KR20090098066A (ko) 2008-03-13 2008-03-13 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법

Country Status (1)

Country Link
KR (1) KR20090098066A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021993A (zh) * 2011-09-21 2013-04-03 瑞萨电子株式会社 引线框架及其制造方法、半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021993A (zh) * 2011-09-21 2013-04-03 瑞萨电子株式会社 引线框架及其制造方法、半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
KR100721356B1 (ko) 반도체 장치의 생산 관리 방법
JP3827497B2 (ja) 半導体装置の製造方法
US8649896B2 (en) Manufacturing method of semiconductor device
CN106326807B (zh) 指纹感测器
US9665122B2 (en) Semiconductor device having markings and package on package including the same
KR20100019578A (ko) Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
US11239176B2 (en) Package comprising identifier on and/or in carrier
KR102000678B1 (ko) 반도체 장치 및 이를 제조하는 방법
US10109590B2 (en) Indexing of electronic devices distributed on different chips
US7482700B2 (en) Semiconductor device having projection on surface thereof, and method of identifying semiconductor package
KR20090098066A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
JP2013157626A (ja) 半導体装置の製造方法
JP4937581B2 (ja) 電子装置
JP6415411B2 (ja) 半導体装置の製造方法
JP2006502557A (ja) ボール状のグリッドアレイｘ線方位マーク
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
JP2015114814A (ja) 半導体装置の製品履歴管理方法
JP2008053443A (ja) 半導体装置の製造方法
CN105580122B (zh) 用于定位具有电子元器件的承载件的方法和以此类方法生产的电子元器件
US20230154860A1 (en) Semiconductor chip including align mark protection pattern and semiconductor package including semiconductor chip including the align mark protection pattern
JP5257238B2 (ja) プリント配線基板の製造情報管理方法、プリント配線基板の製造情報管理システム
JP4674813B2 (ja) 半導体デバイスの製造方法
JP5108594B2 (ja) テープキャリア、半導体装置及び位置ずれ判定方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination