JP2006502557A - ボール状のグリッドアレイｘ線方位マーク - Google Patents

ボール状のグリッドアレイｘ線方位マーク Download PDF

Info

Publication number
JP2006502557A
JP2006502557A JP2003541052A JP2003541052A JP2006502557A JP 2006502557 A JP2006502557 A JP 2006502557A JP 2003541052 A JP2003541052 A JP 2003541052A JP 2003541052 A JP2003541052 A JP 2003541052A JP 2006502557 A JP2006502557 A JP 2006502557A
Authority
JP
Japan
Prior art keywords
electronic component
ray
integration
manufacturing process
orientation indicator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003541052A
Other languages
English (en)
Other versions
JP2006502557A5 (ja
Inventor
プリムローズ、ポール・ダブリュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2006502557A publication Critical patent/JP2006502557A/ja
Publication of JP2006502557A5 publication Critical patent/JP2006502557A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/168—Wrong mounting prevention
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【解決手段】接続の完全性のｘ線検証とともに電子部品方位を検査するための装置および方法が提供される。例示方法は、表面実装集積のために電子部品１００を供給し、電子部品の表面実装集積を実行した後で、ｘ線検査により電子部品１００の正しい方位が検証可能なように電子部品１００のためのｘ線可視方位インジケータ３００、４０２、５００、６００を供給することから構成される。ｘ線検査はまた検証可能な電子部品１００の接続の完全性も作る。

Description

【０００１】
【発明の属する技術分野】
［０００１］本発明は、集積電子部品を検査するためのシステムと方法に関し、特にボール状のグリッドアレイ（ＢＧＡ）が接続された部品を検査するためのシステムと方法に関する。
【０００２】
【関連出願の記載】
［０００２］電子回路パッケージング技術は回路設計の重要な一面を呈示する。パッケージングの改良された方法は、回路性能ならびにコストおよび時間の節約に改良を与える。電子部品がプリント回路基板の表面上の金属パッドに直接ハンダ付けされる１９６０年代表面実装技術における開発以来、代表的な「スルーホール」パッケージング方法に取って代わった。そのような技術はより良い回路性能とより高い接続密度を提供する。現在利用可能な表面実装技術のいくつかは、プラスティック有鉛のチップキャリア、スモールアウトライン(small-outline)集積回路、チップキャパシタ、チップ抵抗、ボール状グリッドアレイ、およびチップスケールパッケージ(chip scale package)である。
【０００３】
［０００３］パッケージング技術と同様に、部品接続品質の検査と検証のための効率的な方法とシステムは表面実装技術を実現するために重要である。Ｘ線検査は部品接続を検証するためにときどき使用され、特に、通常の目視検査に対して接続のいくつかが見えなくする場合に使用される。
【０００４】
［０００４］ボール状のグリッドアレイ技術は一般に、（特定用途向け集積回路（ＡＳＩＣ）およびプリント回路基板（ＰＣＢ））の電子部品の電気的接続を容易にするために分離したはんだ屑の密度の高いグリッドを採用する。正確な位置合わせと加熱により、溶融されたはんだ屑を介して部品上のはんだパッドのアレイと印刷回路上のハンダパッドの他の対応するアレイとの間で接続が成される。ＢＧＡパッケージングの利点は部品サイズの低減、コストの低減、重量の低減、所定の回路基板のためのより高いＩ／Ｏカウント(count)、改良された電気的性能およびマルチチップモジュールへの拡張が容易な点を含む。グリッドは見えなくする接続を呈示するので、ＢＧＡ接続の完全性を検証するためにＸ線検査が一般に使用される。
【０００５】
［０００５］さらに、表面実装技術を採用する多くの部品設計および特にＢＧＡ技術は、はんだパッドアレイの対称的な接続パターンを有する。対称的な接続パターンは好ましい（事実上、標準）。何故なら、対称的な接続パターンは接続の密度の濃い配列と便利な処理を提供するからである。密度の濃い接続は、ＢＧＡ技術を含む、表面実装技術のための原則的な動機である。対象接続パターンを有した部品の正しい位置確認は、部品がプリント回路基板を用いて集積されるとき、視覚インジケータにより因襲的に判断される。しかしながら、部品の正しくない位置確認が依然として生じている。
【０００６】
［０００６］視覚位置確認インジケータは、ｘ線に対して見えない部品の外部に典型的にスクリーン印刷される。一部の例では、電子部品の収納部材に組み込まれた物理的特長も、電子部品の正しい方位を示すためにマーカーとして使用される。しかしながら、収納部材は、ｘ線に対していつも見えない；ｘ線に対して見える収納部材は電子部品集積のｘ線検査を妨げるであろう。従って、接続完全性検査および方位検証は現在２つの別個のプロセスとして実行される。
【０００７】
［０００７］電子回路パッケージングに対する検査のより効率的なシステムと方法の必要性がある。最小のさらなる機器と手続きを用いてさらなる検査チェックの必要性がある。特に、ＢＧＡパッケージングの部品方位を検査するための改良されたシステムと方法のための必要性がある。さらに、対象接続パターンの利益を損なうことなく、そのようなシステムと方法のための必要性がある。この発明はこれらの必要性を満たす。
【０００８】
【課題を解決するための手段】
［０００８］この発明は、集積後の電子部品の接続の完全性を検証するために、ｘ線検査が採用される場合、電子部品集積の方位の検査を提供する方法および装置を開示する。従って、この発明は、特に、ボール状のグリッドアレイ（ＢＧＡ）集積のような表面実装技術に有用である。この発明は、最小のさらなる時間と機器を必要とする既存の集積検査プロセスに組み込むことができる。
【０００９】
［０００９］この発明を使用する検査可能な電子部品を形成する例示方法は、集積のための電子部品を供給し、電子部品の集積の後で、ｘ線検査により電子部品の正しい方位が検証可能なように電子部品のためのｘ線に対して見える方位インジケータを供給する。ｘ線検査はまた電子部品の集積後検証可能な電子部品の接続の完全性も作る。
【００１０】
［００１０］この発明を用いた電子部品を検査する例示方法は、電子部品が集積された後で電子部品のｘ線を形成し、電子部品は、ｘ線可視方位インジケータを含み、電子部品の接続の完全性を検証し、電子部品の正しい方位を検証するためにｘ線のＸ線検査を実行することを含む。
【００１１】
［００１１］この発明を用いた例示装置は集積のための電子部品および電子部品の集積の後でｘ線検査により電子部品の正しい方位が検証可能であるように電子部品のためのｘ線可視方位インジケータとから構成される。ｘ線検査はまた、電子部品の集積の後、検証可能な電子部品の接続完全性を作る。
【００１２】
［００１２］この発明は、ボール状のグリッドアレイ集積のような表面実装技術のようなｘ線検査された集積技術とともに使用することができる。この発明は、電子部品がはんだパッドおよび／またははんだ屑の対称的な配列を含む場合に有用である。
【００１３】
［００１３］一実施の形態において、ｘ線可視方位インジケータは金属含有量を有する。ｘ線可視方位インジケータは電子部品の製造プロセスの一部として形成することができる。例えば、ｘ線可視方位インジケータは電子部品のための金型を作る一部として（例えば、方位インジケータが金型内に作られる）、電子部品上にマーキングをシルク印刷する一部として（例えば１つのマークが方位インジケータである）、または電子部品のためのはんだパッドを形成する一部として（例えば、固有のはんだパッドが方位インジケータである）形成することができる。
【００１４】
【発明の実施の形態】
好適実施の形態の以下の記述において、これに関連して一部を形成する添付図面に対して参照がなされる。そしてその図面の中にこの発明が実施される実例として特定の実施の形態が示される。他の実施の形態を利用することができ、この発明の範囲から逸脱することなく構造の変更を行なうことができることが理解される。
【００１５】
１．概要
［００２４］この発明は、接続完全性検査と部品集積のための方位検証との間の相乗効果を作る。この発明は、より大きな回路に集積される電子部品（例えば集積回路）に適用可能であり、Ｘ線検査の下で対称接続パターンを明らかにする。集積された電子部品のための接続の完全性を検証するために、自動または手動のｘ線検査が使用される。しかしながら、電子部品の接続パターンが対称なら、捕捉されたｘ線の精密な調査は、部品が不当に配置されているかどうかを表示しないことをしばしば明らかにするであろう。これは、ｘ線可視接続パターンが典型的に対称であるからである。
【００１６】
［００２５］図１Ａおよび１Ｂは、電子部品１００の典型的なボール状のグリッドアレイｘ線を図解する。対称的な接続パターン１１０ははんだ屑接続１０２のグリッドから構成される。各接続１０２は電子部品１００上の第１のはんだパッド１０６と、プリント回路基板１０４上の第２のハンダパッド１０８との間に作られる。Ｘ線検査ははんだパッド１０６、１０８へのはんだ屑１１２の接続の完全性を検証するために使用される。慣例により、特定の接続１０２Ａは部品１００およびプリント回路基板１０４の両方に対して「ピン１」として指定される。電子部品１００の正しい方位は２つのエレメント間の「ピン１」接続１０２Ａを一致させることにより検証される。しかしながら、上述したように、伝統的なインジケータは、ｘ線検査に対して見えない。もちろん、この発明は「ピン１」に向けられた方位インジケータを提供することに制限されない；部品１００内のいかなる接続またはロケーションは、今後例示の実施の形態に記載される方位インジケータとして役に立つことができる。
【００１７】
［００２６］図２は例示ＢＧＡ接続１０２の拡大図を図解する。はんだ屑１１２は電子部品１００上の第１のはんだパッド１０６とプリント回路基板１０４上の第２のはんだパッド１０８との間の接続を形成する。接続は、電子部品１００の第１のはんだパッド１０６に接着されたはんだ屑で始まり、次に、基板１０４の第２のはんだパッド１０８に正確に溶融することにより形成することができる。
【００１８】
［００２７］さらに、対称接続パターン１１０は４つの可能な方位を有するグリッドの形態で示されるけれども、他の対称パターンも使用される。対称パターン１１０は集積電子部品１００がｘ線検査されるとき見分けのつかない少なくとも２つの可能な方位を持つことしか必要としない。他の実施の形態において、対称接続パターンは、１つ以上の省略された行および／または列または行および／または列の省略された部分（図示せず）を有するグリッドから形成される。
【００１９】
［００２８］この発明は、また、接続の完全性を検証するために、コンピュータ化された画像認識を実行するプロセスのような、なんらかの既存の自動化されたｘ線検査プロセスに、効率的に組み込むことができる。方位インジケータの位置を識別することは、接続の完全性に必要なより複雑な画像認識に容易に補完することができる。
【００２０】
［００２９］さらに、この発明は、ここでは、主に、ＢＧＡ集積電子部品１００のｘ線検査に関して記載するけれども、この発明は、部品１００のｘ線検査プロセスに組み込むことができる。この発明はＢＧＡ集積に限定されない、またはさらには表面実装技術には限定されない。
【００２１】
２．例示実施の形態
［００３０］この発明の一実施の形態において、ｘ線可視インジケータが電子部品に備わっている。必要ないけれども、インジケータは金属含有量を有するであろう、それにより、ｘ線により識別可能なマークを供給する。インジケータを形成するために多数の異なる技術を使用することができるが、インジケータは、電子部品の通常の製造プロセスの一部として形成するのが望ましく、従って実施のコストを最小にする。また、インジケータは、ｘ線検査されるエレメントを見えなくさせないようにすることも望ましい。
【００２２】
［００３１］この発明を実施するために変更可能な、電子部品の通常の製造プロセスのいくつかの例は以下のパラグラフで詳細に記述される。それらのプロセスはプリント識別マークおよびはんだパッドと電気接点の製造と位置ぎめを含む。
【００２３】
［００３２］図３はｘ線可視方位インジケータ３００を示す例示ＢＧＡ接続ｘ線を図解する。マーキングは、識別のために通常の製造プロセスの一部として電子部品１００の外部上に印刷される。例えば、電子部品１００はシルクスクリーン捺染法を用いてマークすることができる。この実施の形態において、方位インジケータ３００は、「ピン１」接続１０２Ａを示すシルクスクリーンされたｘ線可視「１」マークである。マークのｘ線視認性を高めるために、金属含有量をシルクスクリーンされた材料に含めることができる。例えば、シルクスクリーンされたインクは金属紛を用いて装着することができる。スタンプあるいは手書のような他の印刷プロセスも、ｘ線可視マークが形成されるなら使用することができる。さらに、「１」は業界において、認識を得るけれども、マーク自体はいかなる形態または形状を取ることが出来る。
【００２４】
［００３３］図４は部品１００の電子回路の金型４００にｘ線可視方位インジケータを有する例示ＢＧＡ接続ｘ線を図解する。電子部品製造は典型的に部品１００の電子回路の金型４００を作ることを採用し、はんだパッド１０６を用いて電気接続を形成することを含む。一実施の形態において、ｘ線可視方位インジケータ４０２はＢＧＡ接続のｘ線検査を見えなくさせない無害領域内の金型４００内に作られる。方位インジケータは、電子部品１００の正しい方位を検証するために使用することができるかぎり、いかなる形状であってもよい。一実施の形態において、金型４００の１つの角は、方位インジケータ４０２として、金属を用いて区別可能にマークされる。方位インジケータ４０２は、金型４００が金属成分を含むので、ｘ線に対して見えるであろう。
【００２５】
［００３４］図５ははんだパッド１０２Ａ内に含まれるｘ線可視方位インジケータ５００を有する例示ＢＧＡ接続ｘ線を図解する。この発明のこの実施の形態において、方位インジケータ５００は、「ピン１」接続１０２Ａにおいて、区別可能に形成された接続パッド５００である。区別可能な接続パッド５００の形状は、他の接続パッド１０２から区別可能にするなんらかの形状であり得る。しかしながら、形状は、部品１００の電気的性能に無視できる悪影響があり、電子接続のｘ線検査を見えなくさせなくするようでなければならない。
【００２６】
［００３５］図６は別個のｘ線可視方位インジケータを有した例示ＢＧＡ接続ｘ線を図解する。この発明のさらに他の実施の形態において、ｘ線可視方位インジケータ６００は部品材料内の別個のエレメントである。インジケータ６００は通常の製造プロセスから別個に追加することができる。あるいは、別個のインジケータ６００は機能的はんだパッドとともに、便宜的に設置された、さらなる非機能的はんだパッド（電気コネクタまたははんだ屑なしに）であり得る。方位インジケータとして６００として、余分のはんだパッドを用いることは、別個に製造されたパッドの必要性を消去する。
【００２７】
３．例示方法実施形態
［００３６］図７はこの発明を用いて検査可能な電子部品を形成する方法のフローチャートである。プロセスはブロック７００において、集積のための電子部品を供給することにより始まる。次に、ブロック７０２において、電子部品の集積の後、電子部品の正しい方位がｘ線検査により検証可能であるように電子部品のためのｘ線可視方位インジケータが提供される。方位インジケータは、識別マークを印刷すること、金型の組み立て、およびはんだパッドの製造および位置決めのような多数の通常の電子部品製造プロセスの一部として供給することができる。ｘ線検査は電子部品の集積の後、検証可能な電子部品の接続の完全性も作る。
【００２８】
［００３７］図８はこの発明を使用して電子部品を検査する方法のフローチャートである。プロセスは、ブロック８００において、電子部品が集積された後電子部品のｘ線を形成することにより開始する。電子部品は、ｘ線可視方位インジケータを含む。方位インジケータは、識別マークを印刷すること、金型の組み立て、およびはんだパッドを製造し位置決めすることのような多数の通常の電子部品製造プロセスの一部として備えることができる。次に、ブロック８０２において、電子部品の接続の完全性を検証するために、および電子部品の正しい方位を検証するために、ｘ線の検査が実行される。
【００２９】
結論
［００３８］これはこの発明の好適実施形態を含む記述を完結する。この発明の好適実施の形態を含む上述の記述は、実例と記述のために呈示された。発明をすべて網羅したわけではないし、開示した正確な形態にこの発明を限定することを意図したものではない。上述の開示の観点から多くの均等な変更や変形例が可能である。
【００３０】
［００３９］この発明の範囲はこの詳細な記述により限定されるのではなく、添付されたクレームにより限定されることが意図される。上述の明細書、例および情報はこの発明の装置と方法の製造と使用の完全な記述を提供する。この発明の多くの実施の形態はこの発明の範囲から逸脱することなく作ることができるので、この発明は添付した以下のクレーム内に存在する。
【図面の簡単な説明】
【図１Ａ】
図１Ａは典型的なＢＧＡ接続ｘ線を図解する。
【図１Ｂ】
図１Ａは典型的なＢＧＡ接続ｘ線を図解する。
【図２】
図２は、例示ＢＧＡ接続の拡大図を図解する。
【図３】
図３はｘ線可視方位インジケータを有した例示ＢＧＡ接続ｘ線を図解する。
【図４】
図４は、金型の中にｘ線可視方位インジケータを有した例示ＢＧＡ接続ｘ線を図解する。
【図５】
図５は、ｘ線可視方位インジケータはんだパッドを有した例示ＢＧＡ接続ｘ線を図解する。
【図６】
図６は、別個のｘ線可視方位インジケータを有した例示ＢＧＡ接続ｘ線を図解する。
【図７】
図７は、この発明を使用した検査可能な電子部品を形成するための方法のフローチャートである。
【図８】
図８はこの発明を使用した電子部品を検査する方法のフローチャートである。

Claims (32)

  1. 下記工程を具備する検査可能な電子部品を形成する方法：
    集積のための電子部品を供給する工程；および
    電子部品の集積の後で、ｘ線検査により電子部品の正しい方位が検証可能なように電子部品のためのｘ線可視方位インジケータを供給する；
    前記ｘ線検査は、電子部品の集積の後で検証可能な電子部品の接続の完全性も作る。
  2. 前記集積はボール状のグリッドアレイ集積である、請求項１の方法。
  3. 前記電子部品は、はんだパッドの対称的な配列を含む、請求項１の方法。
  4. 前記ｘ線可視方位インジケータは金属含有量を有する、請求項１の方法。
  5. 前記ｘ線可視方位インジケータは前記電子部品の製造プロセスの一部として形成される、請求項１の方法。
  6. 前記製造プロセスは前記電子部品のための金型を作ることである、請求項５の方法。
  7. 前記製造プロセスは前記電子部品上のマーキングをシルクスクリーニングすることである、請求項５の方法。
  8. 前記製造プロセスは、前記電子部品のためのはんだパッドを形成することである、請求項５の方法。
  9. 下記工程を具備する、電子部品を検査する方法：
    電子部品が集積された後に、前記電子部品のｘ線を形成する工程、前記電子部品はｘ線可視方位インジケータを含む；および
    前記電子部品の接続の完全性を検証するために、および前記電子部品の正しい方位を検証するために前記ｘ線のｘ線検査を実行する工程。
  10. 前記電子部品はボール状のグリッドアレイ集積を用いて集積される、請求項９の方法。
  11. 前記電子部品は、はんだパッドの対称配列を含む、請求項９の方法。
  12. ｘ線可視方位インジケータは金属含有量を有する、請求項９の方法。
  13. 前記ｘ線可視方位インジケータは前記電子部品の製造プロセスの一部として形成される、請求項９の方法。
  14. 前記製造プロセスは前記電子部品のための金型を作ることである、請求項１３の方法。
  15. 前記製造プロセスは前記電子部品上のマーキングをシルクスクリーニングすることである、請求項１３の方法。
  16. 前記製造プロセスは、前記電子部品のためのはんだパッドを形成することである、請求項１３の方法。
  17. 下記を具備する装置：
    集積のための電子部品；および
    前記電子部品の集積の後に、ｘ線検査により前記電子部品の正しい方位が検証可能なように前記電子部品のためのｘ線可視方位インジケータ；
    前記ｘ線検査はまた前記電子部品の集積の後で検証可能な前記電子部品の接続の完全性も作る。
  18. 前記集積はボール状のグリッドアレイ集積である、請求項１７の装置。
  19. 前記電子部品は、はんだパッドの対照的な配列を含む、請求項１７の装置。
  20. 前記ｘ線可視方位インジケータは金属含有量を有する、請求項１７の装置。
  21. 前記ｘ線可視方位インジケータは前記電子部品の製造プロセスの一部として形成される、請求項１７の装置。
  22. 前記製造プロセスは前記電子部品のための金型を作ることである、請求項２１の装置。
  23. 前記製造プロセスは、前記電子部品上のマーキングをシルクスクリーニングすることである、請求項２１の装置。
  24. 前記製造プロセスは前記電子部品のためのはんだパッドを形成することである、請求項２１の装置。
  25. 下記を具備する装置：
    集積プロセスにより電子アセンブリに集積するための電子部品手段；および
    前記電子部品の集積の後で、ｘ線検査により前記電子部品の正しい方位を検証するためのｘ線可視方位インジケータ手段；
    前記ｘ線検査はまた、前記電子部品の集積の後で、検証可能な前記電子部品の接続の完全性も作る。
  26. 前記集積プロセスはボール状のグリッドアレイ集積である、請求項２５の装置。
  27. 前記電子部品手段は、はんだパッドの対照的な配列を含む、請求項２５の装置。
  28. 前記ｘ線可視方位インジケータ手段は金属含有量を有する、請求項２５の装置。
  29. 前記ｘ線可視方位インジケータ手段は前記電子部品の製造プロセスの一部として形成される、請求項２５の装置。
  30. 前記製造プロセスは前記電子部品手段のための金型を作ることである、請求項２９の装置。
  31. 前記製造プロセスは、前記電子部品上のマーキングをシルクスクリーニングすることである、請求項２９の装置。
  32. 前記製造プロセスは前記電子部品のためのはんだパッドを形成することである、請求項２９の装置。
JP2003541052A 2001-10-30 2002-10-29 ボール状のグリッドアレイｘ線方位マーク Pending JP2006502557A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/016,288 US6563905B1 (en) 2001-10-30 2001-10-30 Ball grid array X-ray orientation mark
PCT/US2002/034809 WO2003038896A2 (en) 2001-10-30 2002-10-29 Ball grid array with x-ray alignment mark

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009256294A Division JP2010103543A (ja) 2001-10-30 2009-11-09 ボールグリッドアレイｘ線方位マーク

Publications (2)

Publication Number Publication Date
JP2006502557A true JP2006502557A (ja) 2006-01-19
JP2006502557A5 JP2006502557A5 (ja) 2009-03-19

Family

ID=21776350

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003541052A Pending JP2006502557A (ja) 2001-10-30 2002-10-29 ボール状のグリッドアレイｘ線方位マーク
JP2009256294A Pending JP2010103543A (ja) 2001-10-30 2009-11-09 ボールグリッドアレイｘ線方位マーク

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2009256294A Pending JP2010103543A (ja) 2001-10-30 2009-11-09 ボールグリッドアレイｘ線方位マーク

Country Status (10)

Country Link
US (2) US6563905B1 (ja)
EP (1) EP1440471A2 (ja)
JP (2) JP2006502557A (ja)
CN (1) CN100375281C (ja)
AU (1) AU2002342218A1 (ja)
BR (1) BR0206243A (ja)
CA (1) CA2433488A1 (ja)
HK (1) HK1064509A1 (ja)
IL (2) IL156724A0 (ja)
WO (1) WO2003038896A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027070B2 (en) * 2001-11-29 2006-04-11 Agilent Technologies, Inc. Systems and methods for manipulating a graphical display of a printed circuit board model for an automated x-ray inspection system
US7386376B2 (en) 2002-01-25 2008-06-10 Intelligent Mechatronic Systems, Inc. Vehicle visual and non-visual data recording system
US7529336B2 (en) 2007-05-31 2009-05-05 Test Research, Inc. System and method for laminography inspection
US7989229B2 (en) * 2007-09-10 2011-08-02 International Business Machines Corporation Tactile surface inspection during device fabrication or assembly
JP5493360B2 (ja) * 2009-01-08 2014-05-14 オムロン株式会社 Ｘ線検査方法、ｘ線検査装置およびｘ線検査プログラム
US11029267B2 (en) * 2016-04-04 2021-06-08 Security Matters Ltd. Method and a system for XRF marking and reading XRF marks of electronic systems
EP3472599B1 (en) * 2016-04-04 2022-06-01 Soreq Nuclear Research Center A method and a system for xrf marking and reading xrf marks of electronic systems

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10226A (ja) * 1996-04-15 1998-01-06 Mitsugi Sugiyama Ｘ線により識別可能なプレス・スルー・パッケージ包装
JPH1074802A (ja) * 1996-08-30 1998-03-17 Shimu:Kk ボールグリッドアレイパッケージの接続構造及びその接続検査方法
JPH10199921A (ja) * 1997-01-09 1998-07-31 Hitachi Ltd 位置認識用マーク付半導体装置
JPH10284812A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体デバイス
JPH11191575A (ja) * 1997-12-25 1999-07-13 Shinkawa Ltd フリップチップボンディング用部品、フリップチップボンディング確認用部品及びフリップチップボンディング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926452A (en) * 1987-10-30 1990-05-15 Four Pi Systems Corporation Automated laminography system for inspection of electronics
GB8806232D0 (en) * 1988-03-16 1988-04-13 Plessey Co Plc Vernier structure for flip chip bonded devices
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
US5465152A (en) * 1994-06-03 1995-11-07 Robotic Vision Systems, Inc. Method for coplanarity inspection of package or substrate warpage for ball grid arrays, column arrays, and similar structures
EP0980520B1 (de) * 1997-05-05 2003-08-06 Macrotron Process Technologies Gmbh Verfahren und schaltungsanordnung zur prüfung von lötstellen
JP3929178B2 (ja) * 1998-07-30 2007-06-13 シチズン時計株式会社 Ｉｃ実装構造
GB2344550A (en) * 1998-12-09 2000-06-14 Ibm Pad design for electronic package
US6272204B1 (en) * 1999-02-23 2001-08-07 Cr Technology, Inc. Integrated X-ray and visual inspection systems
US6577019B1 (en) * 2000-01-21 2003-06-10 Micron Technology, Inc. Alignment and orientation features for a semiconductor package
US6617702B2 (en) * 2001-01-25 2003-09-09 Ibm Corporation Semiconductor device utilizing alignment marks for globally aligning the front and back sides of a semiconductor substrate

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10226A (ja) * 1996-04-15 1998-01-06 Mitsugi Sugiyama Ｘ線により識別可能なプレス・スルー・パッケージ包装
JPH1074802A (ja) * 1996-08-30 1998-03-17 Shimu:Kk ボールグリッドアレイパッケージの接続構造及びその接続検査方法
JPH10199921A (ja) * 1997-01-09 1998-07-31 Hitachi Ltd 位置認識用マーク付半導体装置
JPH10284812A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 半導体デバイス
JPH11191575A (ja) * 1997-12-25 1999-07-13 Shinkawa Ltd フリップチップボンディング用部品、フリップチップボンディング確認用部品及びフリップチップボンディング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155455A1 (ja) * 2013-03-26 2014-10-02 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
HK1064509A1 (en) 2005-01-28
IL156724A (en) 2007-07-04
WO2003038896A3 (en) 2003-07-31
BR0206243A (pt) 2004-12-28
CN100375281C (zh) 2008-03-12
US20040008812A1 (en) 2004-01-15
JP2010103543A (ja) 2010-05-06
US20030082898A1 (en) 2003-05-01
CA2433488A1 (en) 2003-05-08
WO2003038896A2 (en) 2003-05-08
AU2002342218A1 (en) 2003-05-12
EP1440471A2 (en) 2004-07-28
US6563905B1 (en) 2003-05-13
CN1515032A (zh) 2004-07-21
IL156724A0 (en) 2004-01-04
US6777821B2 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
JP2010103543A (ja) ボールグリッドアレイｘ線方位マーク
US6480394B1 (en) Method for the verification of the polarity, presence, alignment of components and short circuits on a printed circuits board
US6278193B1 (en) Optical sensing method to place flip chips
KR20010075434A (ko) 피크-앤-플레이스 로봇 내에서 소자를 검사하는 방법
JP2001068836A (ja) プリント配線基板及び半導体モジュール並びに半導体モジュールの製造方法
JP2008539085A (ja) レーザマーキングシステムにおけるウェハ処理システムを位置合わせするためのシステムおよび方法
JP2006017474A (ja) プリント回路基板検査装置とプリント回路基板組み立て検査ラインシステムおよびプログラム
JP2007012771A (ja) モーター用回路基板と電子部品の実装位置の目視検査方法
US20070054514A1 (en) Socket measurement apparatus and method
US20090126979A1 (en) Semiconductor package circuit board and method of forming the same
JPH0418718B2 (ja)
JP2008053443A (ja) 半導体装置の製造方法
US6917194B2 (en) External verification of package processed linewidths and spacings in semiconductor packages
JP3174536B2 (ja) ハンダ付け状態の確認方法
JP2754695B2 (ja) 多層プリント基板の検査方法
JP2000223802A (ja) 印刷回路基板
JPH09330954A (ja) パッケージ搭載位置確認装置
JPH03228392A (ja) プリント基板
JP5108594B2 (ja) テープキャリア、半導体装置及び位置ずれ判定方法
JPS62123338A (ja) 高密度実装基板の検査装置
CN113286432A (zh) 印刷线路板的加工方法
JPH05335706A (ja) 部品位置認識マーク付きプリント配線基板
CN117794101A (zh) 碳油灌孔偏位检测方法及装置
JPH1154999A (ja) Ｂｇａ等の実装位置確認用治具及び位置決め方法
CN113686253A (zh) 一种bga锡球检测方法及系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081112

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20090109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091216

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100416