KR100955091B1 - Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법 - Google Patents

Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100955091B1
KR100955091B1 KR1020077026405A KR20077026405A KR100955091B1 KR 100955091 B1 KR100955091 B1 KR 100955091B1 KR 1020077026405 A KR1020077026405 A KR 1020077026405A KR 20077026405 A KR20077026405 A KR 20077026405A KR 100955091 B1 KR100955091 B1 KR 100955091B1
Authority
KR
South Korea
Prior art keywords
integrated circuit
package
encapsulated integrated
encapsulated
leds
Prior art date
Application number
KR1020077026405A
Other languages
English (en)
Other versions
KR20080014777A (ko
Inventor
헴 타키아르
슈레쉬 유파디야율라
Original Assignee
샌디스크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 코포레이션 filed Critical 샌디스크 코포레이션
Publication of KR20080014777A publication Critical patent/KR20080014777A/ko
Application granted granted Critical
Publication of KR100955091B1 publication Critical patent/KR100955091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 LED가 패키지에 몰딩된 집적 회로 패키지를 형성하는 방법과 그에 따라 형성된 집적 회로 패키지에 관한 것이다. 하나 또는 그 이상의 반도체 다이와, 수동 소자들 및 LED를 포함하는 집적 회로는 기판 상에 조립될 수 있다. 그 다음 하나 또는 그 이상의 반도체 다이와, 수동 소자들 및 LED는 모두 몰딩 화합물로 캡슐화될 수 있으며, 이후 집적 회로는 개별적인 집적 회로 패키지를 형성하도록 개별화된다. 상기 집적회로들은 LED 렌즈 일부가 개별화되는 공정 동안 분리되도록 패널로부터 절단되며, 상기 렌즈의 단부는 광을 패키지 바깥으로 방출할 수 있도록 패키지의 가장자리와 동일 선상에 위치하도록 패키지 내에 놓여진다.
임베디드 LED, 패키지, 몰딩, 캡슐화

Description

ＬＥＤ를 포함하는 반도체 장치 및 ＬＥＤ를 포함하는 반도체 장치의 제조 방법{A SEMICONDUCTOR DEVICES WITH LEDS AND A FABRICATING METHOD THEREOF}
본 발명의 실시예는 패키지에 LED가 몰딩된 집적 회로 패키지를 형성하는 방법 및 상기 방법에 의해 형성된 집적 회로에 관련된다.
휴대용 소비자 전자제품들에 대한 수요가 크게 증가함으로써 고용량 저장 장치가 요구되고 있다. 플래시 메모리 스토리지 카드와 같은 비-휘발성 반도체 메모리 소자들이 디지털 정보 스토리지와 교환장치에 대한 커져가는 수요를 충족시키기 위해서 광범위하게 사용되게 되었다. 이러한 메모리 소자들은 그것들의 높은 안정성과 큰 용량과 더불어, 휴대 가능하고 다용도이며 튼튼한 디자인으로 인해, 광범위한 다양한 전자 제품에 이상적으로 사용되며, 예를 들어 디지털 카메라, 디지털 음악 재생기, 비디오 게임 콘솔, PDA 및 휴대 전화에 사용된다.
많은 수의 패키지 구성들이 공지되어 있지만, 플래시 메모리 스토리지 카드들은 일반적으로 SiP(system-in-a-package)로 제조되거나 MCM(multichip modules)로 제조되며, 복수 개의 다이가 기판 상에 실장된다. 상기 기판은 일반적으로 일면 또는 양면에 도전층이 식각되어 형성된 단단한(rigid) 기저부(基底部, base)를 포함할 수 있다. 상기 다이들과 도전층(들) 사이에는 전기적인 접속부가 형성되고, 상기 도전층(들)은 전자 시스템에 상기 다이들을 집적하기 위한 전자 리드 구조(electronic lead structure)를 제공한다. 일단 다이들과 기판 사이에 전기적인 접속부가 만들어지면, 그 후 상기 어셈블리의 일면 또는 양면은 통상 몰딩 화합물(molding compound) 안에 밀봉되어져 보호용 패키지를 제공하게 된다.
메모리 카드들이 작게 형성되기 위해 필요한 요건뿐만 아니라 인쇄회로기판에 영구히 부착됨이 없이 탈착 가능해야 한다는 점에 있어서, 이러한 카드들은 흔히 LGA(land grid array) 패키지로 형성된다. LGA 패키지에서는, 반도체 다이들은 상기 패키지의 하부 표면 상에 형성된 노출된 접촉 핑거(contact finger)들에 전기적으로 접속된다. 호스트 인쇄 회로 기판 상의 기타 전자 소자와의 외부적 전기 접속은 접촉 핑거들을 인쇄회로기판 상에 상보적(complementary) 전기 패드와 가압 접촉(pressure contact)되게 함으로써 이루어진다. LGA 메모리 패키지들은 PGA(pin grid array) 및 BGA(ball grid array) 패키지들보다 프로파일이 작고 인덕턴스가 더 낮다는 점에서 플래시 메모리 카드용으로 이상적이다.
복수 개의 집적 회로(IC, integrated circuit) 패키지들은 패널들 상에 동시에 형성됨으로써 상당한 규모의 경제(economies of scale)가 달성될 수 있다. 제조 공정에서는 패널 상에 칩들과 기타 회로 요소들이 실장되는데, 이것은 예를 들어 기판 또는 리드프레임이 될 수 있으며, 에폭시 몰딩 화합물 내에 몰딩될 수 있다. 일단 제조되고 나면, 상기 IC 패키지들은 패널로부터 분리되고, 그 다음, 검사를 거친 것들은 외부 플라스틱 리드 내에 밀봉되어 플래시 메모리 카드를 완성하게 된다.
몰딩 공정 이후, 액정 다이오드(LED)를 몰딩된 패키지 외부의 기판 일부에 물리적 전기적으로 부착하는 공정은 알려져 있다. 공정이 끝난 플래시 메모리에 있어서, LED는, 예를 들어 플래시 메모리 상에서 판독/기록 동작들이 언제 수행되는지를 표시하도록, IC 패키지 내의 콘트롤러에 의해 발광할 수 있다. 일반적으로 상기 LED는 몰딩된 패키지 외부에 위치한다.
본 발명의 실시예는 패키지 안에 LED가 몰딩된 집적 회로 패키지들을 형성하는 방법 및 이에 의해 형성된 집적 회로 패키지에 관한 것이다. 실시예들에 있어서, 본 발명에 따른 집적 회로 패키지는 패널 상에 복수 개의 집적회로들을 조립하여 제작되며, 상기 패널은 예를 들어 PCB 기판, 리드프레임 또는 TAB 테이프일 수 있다. 상기 집적 회로는 하나 또는 그 이상의 반도체 다이, 수동 소자(passive component)들 및 LED를 포함할 수 있다. 상기 하나 또는 그 이상의 반도체 다이들, 수동 소자들 및 LED는 패널 상에 한번 조립되면, 몰딩 화합물 내에 모두 캡슐화되며, 그 다음 상기 집적회로들은 개개의 집적 회로 패키지들을 형성하기 위해 개별화(singularize)된다.
본 발명의 실시예에 있어서, 상기 집적 회로들은 하나 또는 그 이상의 다이 및 수동 소자가 각각 개별화된 패키지 내에 전부 포함되어 밀봉되도록 패널로부터 절단된다. 그런데, LED 렌즈는 개별화 공정 동안에 렌즈의 일부가 절단되도록 몰딩 화합물 내에 위치한다. 결과적으로 개별화된 패키지 내에 남아있는 렌즈의 단부는 패키지의 외부 가장자리와 동일 선상(flush)에 있으며, 상기 집적 회로 패키지의 외부쪽으로 광을 방출할 수 있게 한다. 실시예에서는, 상기 집적 회로 패키지는 SD 플래시 메모리와 듀얼 SD/USB 플래시 메모리를 포함하는 다양한 집적 회로 소자들 중 어느 것이라도 형성할 수 있도록 바깥쪽 리드 내에 실장될 수 있다. 상기 임베드된 LED는 기타 집적회로 소자에 사용될 수 있다.
LED가 임베드된 집적 회로 패키지는 다양한 방법으로 사용될 수 있다. 예를 들면, 임베드된 LED는 집적 회로 패키지를 호스트 전자 장치(host electronic device)에 적절하게 설치하였는지 확인하기 위해 사용될 수 있다. 상기 LED는 집적회로 소자로(부터)의 판독/기록(read/write) 동작을 표시하기 위해 선택적으로 또는 부가적으로 사용될 수 있다. 상기 임베드된 LED는 기타 집적 회로 패키지의 상태를 시각적으로 표시하기 위해 사용될 수 있다.
도 1은 패키지에 LED가 몰딩된 집적 회로 패키지를 제조하는 방법을 나타낸 순서도.
도 2는 본 발명에 따른 제조 공정 중 다이, 소자들 및 LED들을 포함하는 집적 회로들의 패널의 평면도.
도 3은 도 2의 3-3선에 따른 단면도.
도 4는 개개의 집적 회로 패키지들로 절단하기 이전의 본 발명에 따른 몰딩된 집적 회로들의 패널을 도시한 평면도.
도 5는 내부 소자들과 절단선들이 나타내어진 한 쌍의 집적 회로의 확대도.
도 6은 본 발명에 따른 집적 회로 패키지의 평면도.
도 7은 도 6의 7-7선에 따른 측면도.
도 8과 9는 상부 및 하부 리드에 실장된 도 6의 집적 회로 패키지를 포함하는 플래시 메모리 카드의 사시도 및 평면도.
도 10은 상부 및 하부 리드에 도 6의 집적 회로 패키지가 실장된 다른 실시예에 따른 플래시 메모리 카드의 평면도.
도 11은 본 발명에 따른 집적 회로를 포함하는 듀얼 플래시 메모리 카드의 사시도.
도 12는 집적 회로 패키지가 적절하게 설치되어 있는지 및/또는 판독/기록 동작되는지를 확인하기 위해 임베드된 LED를 사용하는 방법을 나타낸 순서도.
도 13은 개개의 집적 회로 패키지들로 절단하기 이전의, 본 발명의 다른 실시예에 따른, 몰딩된 집적 회로 패키지들의 패널을 나타낸 평면도.
도 14는 도 13의 내부 소자들과 절단선들이 나타내어진 한 쌍의 집적회로의 확대도.
본 발명의 실시예가 이하 도 1 내지 14를 참조하여 설명될 것이며, 상기 실시예들은 패키지 안에 LED가 몰딩된 집적 회로 패키지들을 형성하는 방법 및 그 방법에 의해 형성된 집적 회로 패키지들에 관한 것이다. 본 발명은 여러 가지 다양한 형태로 실시될 수 있으며, 본 명세서 내에 개시된 실시예로 한정되는 것으로 해석되지 말아야 할 것임은 물론이다. 이러한 실시예는 본 발명이 당업자에게 충분하고 완벽하게 충실히 전달되도록 하기 위해서 제공된 것이다. 본 발명은 대안들, 변형 들 및 이러한 실시예의 균등물들을 포괄하도록 의도되었으며, 이들은 첨부한 특허 청구 범위에 의해 정의된 본 발명의 범위와 사상 내에 포함된다. 또한, 후술할 본 발명의 상세한 설명에서는, 본 발명에 대해 확실한 이해를 제공하기 위해 많은 특정 세부사항들이 제시되었다. 그러나, 본 발명이 이러한 특정 세부사항들이 없이도 수행될 수 있다는 것은 당업자에게 있어 명백할 것이다.
패키지 내에 LED가 몰딩된 집적 회로 패키지를 형성하는 방법은 도 1의 순서도 및 도 2 내지 7에서의 제조 공정의 다양한 단계에서의 집적 회로 패키지의 다양한 도면들을 참조하여 이하 설명될 것이다. 본 제조 공정은 패널(100)을 가지고 단계 50에서 시작한다(도 2와 3). 본 발명에서 사용된 패널(100)의 유형은 특별히 결정되어 있지 않으며, 예를 들어 인쇄회로기판(PCB; printed circuit board), 리드프레임, 탭 자동화 본딩(TAB; tab automated bonding) 테이프, 또는 집적회로가 조립되고 캡슐되는 것을 토대로 한 기타 공지된 형태의 기판일 수 있다. 일 실시예에 있어서는, 패널(100)은 상부 및/또는 하부 표면 상에 도전층이 형성된 유전체 코어로 이루어진 PCB 기판일 수 있다. 단계 52에서는, 패널(100) 상에 실장된 소자들 사이에 전기적인 접속을 형성하기 위하여, 패널(100)의 한쪽 도전층 또는 양쪽 도전층 상에 컨덕턴스 패턴(conductance pattern)이 형성된다. 상기 컨덕턴스 패턴은 집적회로 소자들과 외부 전자 소자와의 전기적 접속을 위해 접촉 패드들, 리드 핑거들 또는 기타 외부 커넥터들을 더 포함할 수 있다.
복수 개의 개별 집적 회로(102)는 규모의 경제를 달성하기 위해 패널(100) 상에 공정이 일괄적으로 진행될 수 있다. 이러한 각각의 집적회로들은 후술하는 바 와 같이 복수 개의 집적 회로들을 형성하기 위해 캡슐화되고 개별화될 수 있다. 패널(100) 상에 형성될 각각의 집적 회로(102)는 단계 54에서 패널(100)에 표면 실장된 하나 또는 그 이상의 수동 소자(104)를 포함할 수 있다. 수동 소자(104)들의 유형이나 개수는 본 발명에 있어서 정해져 있지 않으며 다른 실시예들에 있어서 광범위하게 변경될 수 있다. 일 실시예에서는, 상기 수동 소자(104)들은 공지되어 있는 바와 같이 패널(100)에 물리적/전기적으로 접속된 커패시터들 및/또는 레지스터들을 포함할 수 있다.
단계 56에서, 각각의 집적회로(102)는 패널(100)에 표면 실장된 발광다이오드(LED; light emitting diode, 108)를 더 포함할 수 있다. 각각의 LED(108)는 전류를 받아 광을 발산하는 다이오드(110) 및 상기 방출된 광을 집광하는 렌즈(112)를 포함하여 이루어진다. 완성된 집적 회로 패키지에서의 LED(108)는 패키지의 콘트롤러와 통신한다. 이하 상세하게 설명하는 바와 같이, 사용시 집적 회로 패키지의 상태를 시각적으로 표시할 표시기를 제공하기 위해 LED(108)가 포함될 수 있다. 다이오드와 렌즈는, 본 발명의 원리에 따라 달리 변경되고 이용될 수 있으며, 예를 들어 홍콩의 Kowloon의 sunLED Co.에 의한 다이오드와 렌즈가 제공될 수 있다. 본 발명의 실시예에 따르면, 렌즈(112)는 플라스틱으로 형성될 수 있으며, 기존 LED들에 사용되었던 렌즈에 비하여 신장(伸張)될 수 있다. 렌즈(112)는 플라스틱 이외의 물질로 형성될 수 있으며, 본 발명의 다른 실시예에서는 기존의 길이로 형성될 수 있음은 물론이다.
각각의 집적회로(102)는, 단계 58에서, 공지된 다이-부착 화합물을 이용하 여, 공지의 접착 공정 또는 공융 다이 본드(eutectic die bond) 공정으로 패널(100)에 실장된 하나 또는 그 이상의 반도체 다이를 더 포함할 수 있다. 반도체 다이(114)의 개수와 유형은 본 발명의 다른 실시예들에서 매우 다양하게 변경될 수 있다. 일 실시예에 있어서, 하나 또는 그 이상의 다이는 플래시 메모리 어레이(예를 들어, NOR, NAND 또는 기타), S-RAM 또는 DDT, 및/또는 ASIC과 같은 콘트롤러 칩을 포함하여 이루어질 수 있다. 다른 반도체 다이들도 고려될 수 있다. 복수 개의 다이가 제공되는 경우에는 SiP(system-in-a-package) 또는 MCM(multi-chip module) 구성으로 배치될 수 있다. 다른 구성의 배치도 고려된다. 단계 60에서, 하나 또는 그 이상의 다이(114)는 공지의 와이어-본딩 공정으로 와이어 본드(116)들로 패널(100)에 전기적으로 접속될 수 있다.
수동 소자와, LED 및 반도체 다이들의 실장 단계가 도 1의 순서도에서는 개별 단계로서 개시되어 있지만, 이러한 단계들은 이와 다른 순서로 수행될 수 있으며, 기타 실시예에서는 함께 실시될 수 있음은 당연하다. 도 1의 순서도에 특정적으로 도시되어 있지는 않지만, 패널(100) 상에 복수 개의 집적 회로들을 제조하는 동안에 여러 가지의 시각적이고 자동화된 검사들이 이루어질 수 있다.
일단 복수 개의 집적 회로(102)들이 패널(100) 상에 형성되면, 각각의 집적 회로(102)들은 도 3과 4에 도시한 바와 같이 단계 62에서 몰딩 화합물(120)로 캡슐화될 수 있다. 몰딩 화합물(120)은 예를 들어 노발락(Novalac)과 같은 에폭시일 수 있으며, 예를 들어 대만 Taichung의 Siliconware Precision Industries Co., Ltd.로부터 입수할 수 있다. 몰딩 화합물은 다양한 공정에 적용될 수 있는데, 패 널(100) 상에 모든 집적 회로(102)를 감싸는 단일의 캡슐을 형성하기 위한 전사 몰딩(transfer molding) 또는 플러드 몰딩(flood molding) 기술이 포함될 수 있다. 본 발명에 따르면, LED(108)은 하나 또는 그 이상의 다이(114)와 수동 소자(104)들을 따라 몰딩 화합물 내에 캡슐화될 수 있다.
단계 62에서의 몰딩 이후, 단계 64에서 상기 몰딩 화합물(120)에 마킹(marking) 단계가 적용될 수 있다. 마킹 단계에서는 각각의 집적회로의 몰딩 화합물의 표면 상에 예를 들어 로고라든가 기타 정보들을 프린트할 수 있다. 상기 마킹 단계는 예를 들어 생산자 및/또는 소자의 유형을 나타낼 수 있다. 본 발명의 다른 실시예에서는 단계 64에서의 마킹 단계를 생략할 수도 있다.
그 다음, 단계 66에서 각각의 집적회로(102)들은 개별화된다. 단계 66에서의 개별화는 패널(100) 상의 집적 회로(102)들을 복수 개의 개개의 집적 회로 패키지들로 절단하는 단계를 포함한다. 여기에서 사용된, 절단(cutting)이라는 용어는 자르거나(cutting), 소잉(sawing)하거나, 펀칭(punching)하거나 또는 기타 방법을 나타내며, 집적회로(102)들을 개개의 집적 회로 패키지들로 분리하기 위해 사용된다. 공지된 절단 방법으로는 예를 들어, 물 분사(water jet) 절단법, 레이저 절단법, 물 가이드 레이저(water guided laser) 절단법, 건식 매질(dry media) 절단법, 및 다이아몬드 코팅 와이어(diamond coated wire)를 포함한다. 물 분사 절단 방법은 선호되는 절단 장치로서, 그 절단 폭(예를 들어 50마이크론)이 작고, 작은 피쳐(small features)를 정형할 수 있으며, 절단 속도가 고속으로 주어진다. 물은 레이저 절단 방법과 함께 사용될 수 있는데, 절단 시 보완하거나 또는 그 효과에 집 중하기 위해서이다. 당업계에 공지된 바와 같이, 상기한 절단 방법들로써, 복잡한 직선 및/곡선 형상의 개별화된 집적 회로 패키지들을 얻을 수 있다. 패널로부터 집적 회로들을 절단하는 단계 및 이렇게 하여 얻어질 수 있는 형상에 대한 추가 설명은 미국 출원 공개 제2004/0259291호 "Method For Efficiently Producing Removable Peripheral Cards"에 개시되어 있다. 다른 실시예에서는 상기 설명된 것 이외의 기타 공정들에 의해 개별화된 집적 회로들이 형성될 수 있음은 물론이다.
패널(100)로부터 절단될 수 있는 각각의 집적 회로들의 형상은 다른 실시예들에서 다양하게 변경될 수 있다. 일 실시예에서의 절단 형상의 외형이 도 4에 캡슐화된 패널의 평면도에서 점선(118)들로 도시되어 있다. 도 5의 확대도에서 볼 수 있는 바와 같이, 집적 회로(102)는 하나 또는 그 이상의 다이(114) 및 수동 소자(104)들이 각각 개별화된 패키지 내에 전부 포함되어 밀봉되도록 패널(100)로부터 절단된다. 그러나, LED(108)의 렌즈(112)는 몰딩 화합물(120) 내에 위치하므로, 상기 렌즈는 개별화 공정 동안 절단되고, 렌즈 팁(tip)이 상기 개별화된 패키지로부터 분리되어 남게 된다. 결과적으로 상기 개별화된 패키지 내에 남아있는 렌즈(112)의 단부는 패키지의 바깥쪽 모서리와 동일 선상에 있게 된다.
상기 기술한 공정에 따라 얻을 수 있는 집적 회로(IC) 패키지(126)의 실시예가 도 6과 7에 도시되어 있다. 도 6은 패널(100)로부터 절단된 IC 패키지(126)의 평면도로서, 상술한 바와 같이 몰딩 화합물(120) 내에 집적회로(102)가 캡슐화되어 있다. IC 패키지(126)는 제1모서리에 챔퍼(chamfer, 128)와 상기 챔퍼(128)로부터 대각선으로 맞은편 모서리에 있는 노치(notch, 130)을 포함할 수 있다. IC 패키지(126)는 또한 챔퍼(128)에 인접한 제1가장자리(132)를 포함하여 이루어질 수 있으며, 상기 제1 가장자리는 노치(130)에 인접한 제2 가장자리(134)에 연결된다. 도 7은 도 6의 제1 가장자리(132)와 챔퍼(128)의 7-7선을 따라 절취한 도면이다. 도 6과 7에 도시된 바와 같이, 다이오드 렌즈(112)의 단부(136)는 가장자리(132)와 동일 선상에 있으며 IC 패키지(126) 내에서 주변 환경에 노출되게 놓인다. 따라서, LED(108)의 활성화 여부에 따라, 다이오드(110)로부터 방출된 광은 렌즈(112)에 의해 집광되고 패키지(126) 가장자리(132) 렌즈의 단부(136)로부터 방출되며 (도 6의 점선에 의해 보여지는 바와 같이) 패키지의 바깥에서 관찰할 수 있다. 상기 LED(108)는 렌즈가 다른 방향으로 향하도록 IC 패키지(126) 내에 위치할 수 있는데, 단부(136)는 제1가장자리(132)보다는 IC 패키지(126)와 동일 선상에 놓인다.
도 5와 도6을 참조하면, 일 실시예에 있어서 집적회로(102a) 렌즈(112)의 절단된 팁은 그 다음의 인접한 집적 회로(102b)의 노치(130) 내에 있게 된다. 공정이 끝나 집적회로(102b)의 노치(130)가 절단되어 제거될 때에는, 상기 절단된 팁이 공정이 끝난 집적회로(102)에 의해 형성된 패키지의 일부분을 형성한다거나 방해하지 않는다. 패널(100) 상의 상기 집적 회로들은 다른 실시예에서 다양한 기타 형상으로 절단될 수 있는데, 상기 임베드된 LED의 팁은 패키지 가장자리와 동일 선상에 있음은 물론이다. 이러한 실시예에 있어서, 상기 LED의 팁은 가장자리의 직선 부분 또는 둥근 부분에 제공될 수 있다. 또한, 제1 집적회로로부터 절단된 팁은 상기 집적회로가 개별화될 때 제2의, 인접한 집적 회로의 사용되지 않은 부분에 임베드된 채로 남아있을 수 있음은 물론이다.
도 1의 순서도와 도 8 내지 10의 도면을 다시 참조하면, 완성된 IC 패키지(126)는 또한 단계 68에서 외부 패키지 또는 리드(또는 리드들의 쌍)(138) 내에 둘러싸일 수 있다. 이러한 리드는 IC 패키지의 외부 커버를 제공할 수 있으며, 제품의 외부 형상을 형성한다. 일 실시예에서, IC 패키지(126)와 리드(138)는, 미국 캘리포니아 Sunnyvale의 SanDisk Corporation에서 제조한 것과 같은, 플래시 메모리 카드(139)를 포함하여 이루어질 수 있다. 그러나, LED(108)가 임베드된 IC 패키지가 다양한 기타 플래시 메모리와 집적 회로 소자들에 광범위하게 이용될 수 있음은 당연하다. 이러한 소자들은 컴팩트 플래시(Compact Flash), 스마트 미디어(Smart Media), SD 카드, 미니 SD 카드(Mini SD card), MMC, xD 카드, 트랜스플래시(Transflash) 또는 메모리 스틱(Memory Stick)을 포함하여 이루어질 수 있다.
리드(138)의 일부 또는 전부는 LED(108)로부터의 광이 리드(138)을 통해 보일 수 있도록, 도 8과 도 9에 도시된 바와 같이, 투명 또는 반 투명일 수 있다. 선택적으로, 도 10의 실시예에 도시된 바와 같이, 집적 회로 패키지(126)가 개구부(142)가 형성된 리드 내로 수용될 수 있으며, 이 개구부를 통해 LED(108)로부터의 광이 비추어지게 된다. 본 발명의 또 다른 실시예에 의하면, 리드(138/140)는 생략될 수 있으며, 집적 회로 패키지(126)은 부가적인 외부 커버 없이 사용될 수 있음은 물론이다. 도 8 내지 10의 실시예에 있어서, LED는 카드(139) 하측 상의 접촉 핀에 인접하게 위치하며, 상기 LED는 카드(139)를 사용하는 몇몇 경우에 흐릿하게 표시될 수 있다. 상술한 바와 같이, LED는 접촉핀을 포함하여 카드(139)의 단부가 감싸여졌다고 하더라도, 눈에 보일 수 있게 하기 위해 IC 패키지(126)의 각기 다른 가장자리에 제공될 수 있다.
장치의 추가적인 실시예로서, 도 11은 SD와 USB 인터페이스로 사용가능한 듀얼 인터페이스 카드(180)에 사용된 LED가 임베드된 IC 패키지의 사시도를 나타낸다. 특히, 제1단부(182)는 USB 인터페이스로 사용되도록 되어 있으며, 제2단부(184)는 SD 인터페이스로 사용되도록 되어 있다. 이러한 듀얼 인터페이스 카드는 2004년 4월 16일 출원된 미국 특허 출원 제10/826,801호, 2004년 4월 16일 출원된 미국 특허 출원 제10/826796호와, 관련된 2004년 4월 16일 출원된 미국 특허 출원 제29/203,693호, 2004년 4월 16일 출원된 미국 디자인 출원 제29/203,694호, 2005년 3월 28일 출원된 미국 디자인 출원 제29/226,505호, 및 2005년 3월 28일 출원된 미국 디자인 출원 제29/226,477호에 도시되고 설명되어 있다. 상기 출원들 각각은 전체에 있어서 참조로서 본 발명에 편입된다.
도 11에 도시된 카드(180)는 상기 카드(180)가 USB 포트에서 사용될 때 상술한 바와 같이 (도 11에 점선으로 표시한 것처럼) 발광하도록 LED가 임베드된 IC 패키지(126)를 포함할 수 있다.
LED(108)가 임베드된 IC 패키지(126)는 다양한 방법으로 사용될 수 있다. 예를 들면, 도 12의 순서도를 참조하면, 임베드된 LED(108)는 IC 패키지(126)가 호스트 전자 장치 내로 적절하게 설치되었는지를 확인하기 위해 사용될 수 있다. 특히, IC 패키지(126)는 단계 200에서 호스트 장치 내로 삽입될 수 있다. 단계 202에서, IC 패키지 내 콘트롤러가 호스트 장치로 적절하게 전기적으로 접속되었는지의 여부를 감지한다. 만약 적절하게 전기적으로 접속되었음이 감지되면, 단계 204에서 상기 LED가 발광한다. 만약 적절하게 전기적으로 접속되었음이 감지되지 않으면, 상기 LED는 발광하지 않는다(단계 206).
다음으로, 단계 208에서, IC 패키지(126)의 사용자가 LED가 발광하는지 여부를 체크한다. 만약 발광하면, IC 패키지가 적절하게 설치된 것으로 확정된다(단계 210). 이와는 반대로, 만약 LED가 발광하지 않으면, 이것은 IC 패키지가 부적절하게 설치되었음을 표시한다(단계 212). 그 다음, 단계 214에서 상기 IC 패키지는 제거되고 다시 삽입된다.
설치 이후, 발광 LED는 집적회로 소자로부터/로의 판독/기입 동작을 나타내도록 사용될 수 있다. 실시예들에 있어서, 상기 LED는 적절하게 설치되었는지를 보여주도록 발광할 수 있으며, 그리고 판독/기입 동작들을 보여주도록 플래시가 온/오프(on/off) 될 수 있다. 이와 반대의 경우뿐만 아니라 기타 발광 설계의 경우도 고려될 수 있다. 본 발명의 실시예는 단계 220 내지 222까지의 판독/기입 지시 단계를 수행하지 않고 단계 200 내지 214까지의 상기 설치 여부를 확인하는 단계를 포함할 수 있음은 물론이다. 또한, 본 발명의 실시예는 단계 200 내지 214의 설치 여부를 확인하는 단계를 생략하고 단계 220 내지 222까지의 판독/기입 지시 단계를 포함할 수 있음은 물론이다. 설치 여부를 확인하는 단계 200 내지 214와 판독/기입 동작 단계 220 내지 222 모두 생략될 수도 있으며, LED는 IC 패키지(126)의 몇몇 다른 기타 시각적인 표시기(indicator)로 실행될 수 있음이 더 고려될 수 있다.
본 발명의 실시예에서, 상기 LED(108)는 가시광선 스펙트럼 내에서 신호를 방출한다. 그러나, 본 발명의 다른 실시예에 따르면, LED(108)는 적외선이나 자외 선 스펙트럼으로 발광할 수도 있다. 또한, 패키지(126) 내에 캡슐화된 단일 LED가 도시되었으나, 두 개 이상의 LED가 패키지(126) 내에 캡슐화될 수 있으며, 각각의 단부는 패키지의 바깥쪽으로 광을 방출시키기 위해 패키지의 가장자리와 동일 선상에 있다. 이러한 실시예에 있어서, 2개 이상의 LED는 동일 또는 다른 가장자리들에 확장될 수 있다. 상기 2개 이상의 LED는 동일하거나 다른 색들의 광을 발산할 수 있다.
상술한 제조 공정의 실시예에서는, 패널(100) 상의 각각의 집적 회로(102)가 패널(100) 상의 기타 다른 각각의 집적회로(102)와 실질적으로 동일한 방향으로 배치된다. 이러한 실시예에서는, 패널(100)의 LED 렌즈(112)의 팁은 개별화 이후 패널(100)에 남는다. 도 13과 14에 도시된 본 발명의 다른 실시예에 있어서는, 인접한 집적 회로(102)들의 행(row)들이 서로 마주보는 거울 상(mirror images)으로 구성될 수 있다(또는 적어도 서로 거울상 모양으로 절단될 수 있다). 이러한 실시예에서는 인접한 거울상 집적회로들(102a, 102d) 사이에서 공유(shared) LED(160)가 사용될 수 있다. 공유 LED(160)는 렌즈(162), 렌즈(162)의 제1단부에 인접하고 제1집적회로(102a) 내에 위치한 다이오드(164), 및 상기 제2의, 거울상 집적회로(102d) 내에 위치하며 렌즈(162)의 제2단부에 있는 제2다이오드(166)를 포함하여 이루어진다. 이러한 일 실시예에 따르면, 집적회로들이 개별적인 패키지들로 개별화될 때, 렌즈(162)는 상술한 것처럼 절단된다. 개별화 단계에 있어서, 다이오드(164)와 렌즈(162)의 일부가 제1 IC 패키지내에 존재하고, 다이오드(166)와 렌즈(162)의 나머지 일부가 제2 IC 패키지 내에 존재한다. 두 개의 인접한 집적 회로(102)는 도 13과 14에 도시된 것과 같이, 서로의 가장자리에 대해서 서로 거울상일 수 있는데, 이는 상기 집적회로의 개별화 단계에 있어서 도 13과 14에 도시된 바와 같이 렌즈(162)가 가장자리와 동일 선상 상에 놓이도록 하기 위해서이다.
전술한 본 발명에 대한 상세한 설명은 예시 및 설명을 위한 목적으로 제공된 것이다. 이것은 본 발명을 배타적으로 혹은 본 발명을 개시된 형태로 한정하고자 의도된 것은 아니다. 상기 개시 내용을 감안하여 다양한 변경이나 변형이 가능하다. 상기 설명된 실시예들은 본 발명의 원리 및 그것의 실제 적용을 가장 잘 설명할 수 있도록 선택된 것으로서, 이에 의해 당업자이면 고려될 수 있는 특정 사용 목적에 적합한 다양한 실시예 및 다양한 변경으로 본 발명을 가장 잘 이용할 수 있게 될 것이다. 본 발명의 범위는 여기 첨부된 특허 청구 범위에 의해 정의되어야만 하는 것으로 의도되었다.

Claims (10)

  1. (a) 몰딩 화합물 내에 복수 개의 집적회로들-상기 집적 회로들 각각은 하나 또는 그 이상의 반도체 다이 및 발광 다이오드를 포함하며-을 캡슐화하는 단계와; 그리고
    (b) 제2 캡슐화된 집적회로로부터 제1 캡슐화된 집적회로를 분리하는 단계를 포함하여 구성되며,
    상기 분리하는 단계는 상기 제1 캡슐화된 집적회로의 발광 다이오드의 단부가 상기 제1 캡슐화된 집적 회로의 가장자리와 동일 선상(flush)에 놓이도록 하기 위해, 상기 제1 캡슐화된 집적회로의 발광 다이오드의 일부를 절단하는 단계를 포함하는 것을 특징으로 하는 집적 회로 패키지 형성 방법.
  2. 제1항에 있어서,
    상기 제2 캡슐화된 집적 회로로부터 제1 캡슐화된 집적 회로를 분리하는 (b) 단계는 상기 제1 및 제2 캡슐화된 집적회로 사이에 일정량의 미사용 몰딩 화합물을 남기는 단계를 포함하며, 상기 (b) 단계에서의 상기 발광 다이오드의 일부는 상기 제1 및 제2 캡슐화된 집적회로가 분리된 후에 상기 일정량의 미사용 몰딩 화합물에 남는 것을 특징으로 하는 집적 회로 패키지 형성 방법.
  3. 제1항에 있어서,
    상기 제1 캡슐화된 집적 회로의 상기 발광 다이오드는 상기 제2 캡슐화된 집적 회로의 발광 다이오드와 함께 렌즈를 공유하며,
    상기 제2 캡슐화된 집적 회로로부터 상기 제1 캡슐화된 집적 회로를 분리하는 (b) 단계는 상기 렌즈를 절단하여, 상기 제1 캡슐화된 집적 회로의 절단된 렌즈의 제1 부분은 상기 제1 캡슐화된 집적 회로의 가장자리와 동일 선상에, 그리고 상기 제2 캡슐화된 집적 회로 패키지의 렌즈의 제2부분은 상기 제2 캡슐화된 집적 회로의 가장자리와 동일 선상에 놓이게 하는 것을 포함하는 것을 특징으로 하는 집적 회로 패키지 형성 방법.
  4. 제1항에 있어서,
    상기 제1 캡슐화된 집적 회로는 제2 발광 다이오드를 더 포함하고, 상기 (a) 단계는 상기 제1 캡슐화된 집적회로의 제2 발광 다이오드를 캡슐화하는 단계를 더 포함하며, 상기 (b) 단계는 상기 제1 캡슐화된 집적 회로의 발광 다이오드의 단부가 상기 제1 캡슐화된 집적회로의 가장자리와 동일 선상에 놓이도록 하기 위해서 상기 제1 캡슐화된 집적 회로의 제2 발광 다이오드의 일부를 절단하는 단계를 더 포함하는 것을 특징으로 하는 집적 회로 패키지 형성 방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020077026405A 2005-05-13 2006-05-11 Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법 KR100955091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/129,637 2005-05-13
US11/129,637 US7384817B2 (en) 2005-05-13 2005-05-13 Method of assembling semiconductor devices with LEDs

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002239A Division KR101006777B1 (ko) 2005-05-13 2006-05-11 Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080014777A KR20080014777A (ko) 2008-02-14
KR100955091B1 true KR100955091B1 (ko) 2010-04-28

Family

ID=36954656

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107002239A KR101006777B1 (ko) 2005-05-13 2006-05-11 Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법
KR1020077026405A KR100955091B1 (ko) 2005-05-13 2006-05-11 Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020107002239A KR101006777B1 (ko) 2005-05-13 2006-05-11 Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (3) US7384817B2 (ko)
EP (1) EP1880419A1 (ko)
KR (2) KR101006777B1 (ko)
CN (1) CN101238579B (ko)
TW (1) TWI307914B (ko)
WO (1) WO2006124582A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI260788B (en) * 2004-10-06 2006-08-21 Siliconware Precision Industries Co Ltd Electronic package including light emitter and IC
US20070117269A1 (en) * 2005-11-19 2007-05-24 Chin-Tong Liu Method for packaging flash memory cards
KR100828956B1 (ko) * 2006-06-27 2008-05-13 하나 마이크론(주) Ｕｓｂ 메모리 패키지 및 그 제조 방법
WO2008024761A2 (en) 2006-08-21 2008-02-28 Innotec Corporation Electrical device having boardless electrical component mounting arrangement
US8408773B2 (en) 2007-03-19 2013-04-02 Innotec Corporation Light for vehicles
EP2232592B1 (en) 2007-12-12 2013-07-17 Innotec Corporation Method for overmolding a circuit board
US7832896B2 (en) 2008-04-18 2010-11-16 Lumination Llc LED light engine
US20090294792A1 (en) * 2008-05-30 2009-12-03 Walton Advanced Engineering, Inc. Card type memory package
US20100265704A1 (en) * 2009-04-20 2010-10-21 Moser Baer India Limited Electrical devices with light source
US20120188738A1 (en) * 2011-01-25 2012-07-26 Conexant Systems, Inc. Integrated led in system-in-package module
SG185152A1 (en) * 2011-04-18 2012-11-29 Thiam Hin Kennie Seow Light emitting diode packages and their uses
US8719660B2 (en) 2011-12-20 2014-05-06 Sandisk Technologies Inc. Apparatus and methods for indicating the health of removable storage devices
EP2626367A1 (en) * 2012-02-10 2013-08-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for obtaining three-dimensional actin structures and uses thereof
DE112013002944T5 (de) 2012-06-13 2015-02-19 Innotec, Corp. Flexibler Hohllichtleiter
US10217387B2 (en) 2013-03-15 2019-02-26 General Led Opco, Llc LED light engine for signage
US9464780B2 (en) 2013-03-15 2016-10-11 General Led, Inc. LED light engine for signage
US9626884B2 (en) 2013-03-15 2017-04-18 General Led, Inc. LED light engine for signage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730154A (ja) * 1993-07-07 1995-01-31 Omron Corp 光半導体素子及び光半導体チップ組込品

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2909899A1 (de) 1979-03-14 1980-09-25 Dieter Dipl Phys Dr Philipp Datenerfassungssystem fuer kassencomputer, insbesondere fuer die lagerverwaltung
JPS599982A (ja) 1982-07-08 1984-01-19 Sumitomo Electric Ind Ltd 連続組立発光ダイオ−ド
JPS60115293A (ja) 1983-11-27 1985-06-21 ローム株式会社 ハイブリッド集積回路装置の製造方法
JPS60256885A (ja) 1984-06-01 1985-12-18 Nippon Telegr & Teleph Corp <Ntt> 情報格納カ−ド
JPS629487A (ja) 1985-07-05 1987-01-17 Matsushita Electric Ind Co Ltd Ｉｃカ−ド
US4807955A (en) 1987-08-06 1989-02-28 Amp Incorporated Opto-electrical connecting means
JPH04313269A (ja) 1991-04-08 1992-11-05 Mitsubishi Electric Corp マルチチップシステム及びマルチチップシステムにおけるクロック信号供給方法
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
JP3416942B2 (ja) * 1997-09-25 2003-06-16 住友電気工業株式会社 光モジュールおよび光モジュール用リードフレーム
JP2002516068A (ja) * 1998-03-20 2002-06-04 ヒューマン ジノーム サイエンシーズ， インコーポレイテッド Ｓｔａｐｈｙｌｏｃｏｃｃｕｓａｕｒｅｕｓ遺伝子およびポリペプチド
US6394343B1 (en) 1999-10-14 2002-05-28 Jon N. Berg System for card to card transfer of monetary values
US6521477B1 (en) * 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
TWI249712B (en) * 2001-02-28 2006-02-21 Hitachi Ltd Memory card and its manufacturing method
TW560712U (en) 2002-10-15 2003-11-01 Jung-Hua Yiu Memory card connector with LED display
DE10310617B4 (de) 2003-03-10 2006-09-21 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraum und ein Verfahren zur Herstellung desselben
US20040201080A1 (en) * 2003-04-08 2004-10-14 Suresh Basoor Leadless leadframe electronic package and IR transceiver incorporating same
US7094633B2 (en) * 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
AU2003903341A0 (en) * 2003-07-01 2003-07-17 Solar Heat And Power Pty. Ltd. Carrier for solar energy reflector element
US20050013106A1 (en) * 2003-07-17 2005-01-20 Takiar Hem P. Peripheral card with hidden test pins
US7452737B2 (en) * 2004-11-15 2008-11-18 Philips Lumileds Lighting Company, Llc Molded lens over LED die

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730154A (ja) * 1993-07-07 1995-01-31 Omron Corp 光半導体素子及び光半導体チップ組込品

Also Published As

Publication number Publication date
KR101006777B1 (ko) 2011-01-10
CN101238579A (zh) 2008-08-06
US8022417B2 (en) 2011-09-20
KR20100019578A (ko) 2010-02-18
WO2006124582A1 (en) 2006-11-23
TW200735167A (en) 2007-09-16
US20060270105A1 (en) 2006-11-30
TWI307914B (en) 2009-03-21
KR20080014777A (ko) 2008-02-14
US20110024897A1 (en) 2011-02-03
CN101238579B (zh) 2012-05-02
US7812356B2 (en) 2010-10-12
US20080198031A1 (en) 2008-08-21
US7384817B2 (en) 2008-06-10
EP1880419A1 (en) 2008-01-23

Similar Documents

Publication Publication Date Title
KR100955091B1 (ko) Ｌｅｄ를 포함하는 반도체 장치 및 ｌｅｄ를 포함하는 반도체 장치의 제조 방법
US8022519B2 (en) System-in-a-package based flash memory card
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR100995961B1 (ko) 플래시 메모리 카드 제조방법
KR101177925B1 (ko) 와이어 본딩된 낮은 프로파일의 ｕｓｂ 디바이스
US7629679B2 (en) Semiconductor package, memory card including the same, and mold for fabricating the memory card
US20080195817A1 (en) SD Flash Memory Card Manufacturing Using Rigid-Flex PCB
US8513542B2 (en) Integrated circuit leaded stacked package system
KR20080111012A (ko) 단측 리드를 갖춘 에스아이피 모듈
KR20180093110A (ko) 이중의 다이 본드 패드 및 연관된 장치 패키지를 갖는 반도체 장치 및 제조 방법
US9466592B2 (en) Multi-chips in system level and wafer level package structure
KR101015267B1 (ko) 가용 영역이 최대화된 집적 회로 패키지용 스트립
US7445944B2 (en) Packaging substrate and manufacturing method thereof
JP2007173606A (ja) 電子装置及びその製造方法
US7952179B2 (en) Semiconductor package having through holes for molding back side of package
KR100533761B1 (ko) 반도체패키지
JP2007005443A (ja) 半導体装置およびその製造方法
US20090021921A1 (en) Memory card and its manufacturing method
US20100265704A1 (en) Electrical devices with light source
US20080185694A1 (en) Processes of Manufacturing Portable Electronic Storage Devices Utilizing Lead Frame Connectors
KR20090098071A (ko) 적층 반도체 패키지
KR20100078959A (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 8