JP2014062828A - パターンマッチング方法および半導体装置の製造方法 - Google Patents

パターンマッチング方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2014062828A
JP2014062828A JP2012208475A JP2012208475A JP2014062828A JP 2014062828 A JP2014062828 A JP 2014062828A JP 2012208475 A JP2012208475 A JP 2012208475A JP 2012208475 A JP2012208475 A JP 2012208475A JP 2014062828 A JP2014062828 A JP 2014062828A
Authority
JP
Japan
Prior art keywords
image
semiconductor device
pattern
reference image
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012208475A
Other languages
English (en)
Inventor
Haruhiko Ishizawa
春彦 石澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012208475A priority Critical patent/JP2014062828A/ja
Publication of JP2014062828A publication Critical patent/JP2014062828A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Length Measuring Devices By Optical Means (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

【課題】画像を利用したパターンマッチングの精度を向上させる。
【解決手段】一実施の形態におけるパターンマッチング方法は、(a)隣り合って配置された複数の被処理物のうち、第1被処理物と、前記第1被処理物の隣りに位置する第2被処理物とを一括して撮像し、前記第1被処理物の第1画像と、前記第2被処理物の第2画像とを取得する工程と、(b)前記第1被処理物の前記第1画像から第1基準画像を生成し、前記第1基準画像のパターンと前記第2画像のパターンの一致度を判定する工程と、(c)前記(b)工程の後、前記第2被処理物と、前記第2被処理物の隣りに位置する第3被処理物とを一括して撮像し、前記第2被処理物の第3画像と、前記第3被処理物の第4画像とを取得する工程と、(d)前記第2被処理物の前記第3画像から第2基準画像を生成し、前記第2基準画像のパターンと前記第4画像のパターンとの一致度を判定する工程とを含む。
【選択図】図18

Description

本発明は、パターンマッチング方法に関し、特に、半導体装置の外観検査等に適用して有効な技術に関する。
半導体装置の製造工程では、半導体ウエハから分割された多数の半導体チップや、これらの半導体チップを樹脂封止したパッケージをカメラで撮像し、その画像データに基づく画像認識によって不良の有無等を判定する作業が行われている。
例えば特許文献1は、半導体装置の製造工程の一部であるチップマウント工程において、整列配置した多数の半導体チップをカメラで撮像し、その画像認識により得られたデータに基づいて半導体チップの良否をセンシングしながら、良品の半導体チップをカメラ視野の中央に配置して順次ピックアップする技術を開示している。
特開平8−330391号公報
半導体装置の製造工程は、大別して前工程(ウエハ工程)と後工程(組立て工程)とに分けられている。
前工程は、単結晶シリコン等からなる半導体ウエハの主面(集積回路形成面)にフォトリソグラフィー技術、CVD技術、スパッタリング技術およびエッチング技術等を組み合わせて集積回路を形成する工程である。
一方、後工程は、前工程が完了した半導体ウエハから分割された半導体チップを基材(リードフレーム、配線基板等)に搭載し、半導体チップと基材とをワイヤ等で電気的に接続した後、半導体チップを樹脂等で封止することによって、半導体装置を組み立てる工程である。
また、半導体チップの封止工程が終了すると、パッケージ(封止体)の表面に製品の型名、製造コード等の製品情報(マーク)が刻印される。続いて電気特性試験による集積回路の動作確認と外観検査とによって半導体装置の良、不良が判定された後、良品と判定された半導体装置は、所定の梱包が施されて顧客先に出荷される。
上記した外観検査工程では、半導体装置の外観をカメラで撮像し、その画像データに基づく画像認識によって外観不良の有無を判定する。より詳しくは、予め良品と判定された半導体装置の画像を基準画像として登録しておき、この基準画像と検査対象となる半導体装置の画像とを比較する。そして、二つの画像パターンの相関値(一致度)が所定値以上であれば、検査対象である半導体装置を良品と判定し、相関値(一致度)が所定値未満であれば不良品と判定する。
しかしながら、上記のようなパターンマッチング方法を利用した外観検査は、基準画像の作成に用いた半導体装置と検査対象となる半導体装置とにおける製造条件(製造ロット)の違い、二つの半導体装置の外観をカメラで撮像する際の撮像条件(照明やフォーカス)の違い等がパターンマッチングの際にノイズとして現れるため、良品を不良品と誤判定し易いという問題がある。
また、このような誤判定を引き起こし難くするためには、例えば製造条件や撮像条件を変えて作成した複数種類の画像を基準画像として用意しておくことが有効である。しかし、この方法を採用すると、検査対象となる半導体装置の画像と最初に比較した基準画像との間に不一致が生じた場合、別の基準画像との比較が必要となるので、検査時間が長くなるという問題が生じる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願の一実施の形態におけるパターンマッチング方法は、以下の工程を含む。
(a)隣り合って配置された複数の被処理物のうち、第1被処理物と、前記第1被処理物の隣りに位置する第2被処理物とを一括して撮像し、前記第1被処理物の第1画像と、前記第2被処理物の第2画像とを取得する工程、
(b)前記第1被処理物の前記第1画像から第1基準画像を生成し、前記第1基準画像のパターンと前記第2画像のパターンの一致度を判定する工程、
(c)前記(b)工程の後、前記第2被処理物と、前記第2被処理物の隣りに位置する第3被処理物とを一括して撮像し、前記第2被処理物の第3画像と、前記第3被処理物の第4画像とを取得する工程、
(d)前記第2被処理物の前記第3画像から第2基準画像を生成し、前記第2基準画像のパターンと前記第4画像のパターンとの一致度を判定する工程。
前記一実施の形態のパターンマッチング方法によれば、所定の被処理物の画像から生成した基準画像と、検査対象となる他の被処理物の画像とを比較する際、これら二つの被処理物の撮像条件の違い等に起因するノイズが発生しないので、パターンマッチングの精度を向上させることができる。
半導体装置の製造に用いる半導体ウエハの平面図である。 半導体装置の製造に用いるリードフレームの平面図である。 図2のA−A線断面図である。 半導体装置の製造方法を示すリードフレームの平面図である。 半導体装置の製造方法を示すリードフレームの断面図である。 図4に続く半導体装置の製造方法を示すリードフレームの平面図である。 図5に続く半導体装置の製造方法を示すリードフレームの断面図である。 図6に続く半導体装置の製造方法を示すリードフレームの平面図である。 図7に続く半導体装置の製造方法を示すリードフレームの断面図である。 図8に続く半導体装置の製造方法を示すリードフレームの平面図である。 リードフレーム切断後の半導体装置を示す斜視図である。 半導体装置をテープに固定する工程を示す斜視図である。 半導体装置が固定されたテープを巻き取ったリールの正面図である。 半導体装置の外観検査に用いる外観検査装置の概略構成図である。 半導体装置の外観検査方法を示す説明図である。 図15に続く半導体装置の外観検査方法を示す説明図である。 図16に続く半導体装置の外観検査方法を示す説明図である。 図17に続く半導体装置の外観検査方法を示す説明図である。 図18の一部拡大図である。 図18に続く半導体装置の外観検査方法を示す説明図である。 図20に続く半導体装置の外観検査方法を示す説明図である。 図21に続く半導体装置の外観検査方法を示す説明図である。 図22に続く半導体装置の外観検査方法を示す説明図である。 図23に続く半導体装置の外観検査方法を示す説明図である。 図24に続く半導体装置の外観検査方法を示す説明図である。 図25に続く半導体装置の外観検査方法を示す説明図である。 図23に続く半導体装置の外観検査方法の別例を示す説明図である。 図27に続く半導体装置の外観検査方法を示す説明図である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。
(実施の形態)
本実施の形態では、小型、薄型半導体装置(半導体パッケージ)の一例であるQFN(Quad Flat Non-Leaded Package)の製造方法について、図面を参照しながら説明する。
図1は、前工程(ウエハ工程)およびそれに続くダイシング工程が完了した半導体ウエハ10の平面図である。前工程は、フォトリソグラフィー技術、CVD技術、スパッタリング技術、エッチング技術などを組み合わせて、半導体ウエハ10の複数のチップ領域(ダイシング後に半導体チップ11となる領域)のそれぞれに集積回路およびボンディングパッド12を形成する複数の工程と、その後、集積回路を構成する素子の良否や素子間を接続する配線の導通・非導通をチップ領域毎に判別する電気特性検査工程とを含んでいる。
また、ダイシング工程は、電気特性検査が終了した半導体ウエハ10の裏面を研削してその厚さを100μm以下まで薄くする工程と、研削後の半導体ウエハ10の裏面にダイシングテープ13を貼り付けた後、半導体ウエハ10を切断(ダイシング)して複数の半導体チップ11に分割・個片化する工程とを含んでいる。半導体ウエハ10の裏面に貼り付けるダイシングテープ13は、例えば基材フィルムの表面に紫外線硬化型樹脂組成物からなる粘着剤層を形成した絶縁テープであり、半導体ウエハ10から分割・個片化された多数の半導体チップ11を一括して後工程に搬送するために利用される。
図2は、本実施の形態の半導体装置(QFN)の製造に用いるリードフレームの平面図、図3は、図2のA−A線断面図である。
リードフレーム20は、例えば銅(Cu)または銅(Cu)合金からなる厚さ30μm程度の薄板で構成された矩形の外枠21と、外枠21の内側に配置された複数の外部端子22およびダイパッド部23を備えている。ダイパッド部23は、図1に示す半導体チップ11が搭載される領域であり、その四隅に設けられた吊りリード24によって外枠21に支持されている。なお、実際のリードフレーム20は、外枠21の内側に多数のダイパッド部23が設けられているが、ここでは図面を見易くするために、3個のダイパッド部23が設けられたものを使って説明する。
上記半導体チップ11およびリードフレーム20を使って半導体装置(QFN)を製造するには、まず、ダイシングテープ13に保持された半導体チップ11(図1参照)を一枚ずつピックアップしてダイシングテープ13から剥がした後、図4および図5に示すように、接着剤25を介してリードフレーム20のダイパッド部23上に搭載する。
次に、図6および図7に示すように、例えば熱と超音波振動とを併用したボールボンディング法を用いて、半導体チップ11のボンディングパッド12とリードフレーム20の外部端子22とを金(Au)ワイヤ26によって電気的に接続する。
次に、図8および図9に示すように、リードフレーム20をモールド金型(図示せず)に装着し、半導体チップ11および金(Au)ワイヤ26を樹脂封止体27で封止する。樹脂封止体27は、例えばシリコンフィラーを充填した熱硬化性エポキシ樹脂からなる。
次に、図10に示すように、例えばレーザーマーカー(図示せず)を使って、樹脂封止体27の表面に製品の型名、製造コード等の製品情報を示すマーク28を刻印する。
次に、樹脂封止体27の外部に露出しているリードフレーム20を切断・除去することにより、図11に示すような半導体装置(QFN)30を得る。半導体装置30の外形寸法は、例えば縦×横×厚さが3mm×3mm×0.8mmである。
次に、ここまでの工程で得られた複数の半導体装置30のそれぞれに対して電気特性試験を行い、半導体チップ11に形成された集積回路の動作確認を行う。電気特性試験は、樹脂封止体27の外部に露出している外部端子22にプローブ(図示せず)を接触させて行う。続いて、この電気特性試験で良品と判定された複数の半導体装置30を外観検査工程に搬送する。
一般に、外形寸法が比較的大きい半導体装置の場合、電気特性試験で良品と判定された多数の半導体装置を外観検査工程に搬送する方法として、トレーを利用した搬送方法が採用される。外観検査工程では、トレーから取り出した半導体装置に対して外観不良の有無を判定し、外観不良が無いと判定された半導体装置を再びトレーに収容する。その後、半導体装置はトレーに収容されたまま梱包され、顧客先に出荷される。
一方、本実施の形態の半導体装置30のように、外形寸法が小さい場合には、多数の半導体装置30を1個ずつピックアップしてトレーに収容したり、トレーから取り出したりする作業が煩雑になることから、テープを利用した搬送方法が有効である。
すなわち、図12に示すように、電気特性試験が終了した多数の半導体装置30を長尺のテープ40の表面に所定の間隔で固定する。半導体装置30をテープ40の表面に固定する方法としては、例えばテープ40の表面に載置した半導体装置30を透明なフィルムでシールする方法や、両面粘着テープを使用してテープ40の表面に半導体装置30を貼り付ける方法等が採用される。
次に、図13に示すように、多数の半導体装置30が所定の間隔で固定された上記テープ40をリール41に巻き取り、外観検査工程に搬送する。外観検査工程では、例えば樹脂封止体27の表面のマーク28に刻印不良が無いか、樹脂封止体27の周縁部に欠けが無いか、半導体装置30がテープ40の表面に正しい向きで固定されているか、といった項目について検査する。
図14は、半導体装置30の外観検査に用いる外観検査装置の概略構成図である。外観検査装置50は、図13に示すリール41が取り付けられる本体51、本体51の上方に設置された照明52、半導体装置30を撮像するカメラ53、およびカメラ53が撮像した半導体装置30の画像を表示するモニタ(画像表示部)54を備えている。リール41、カメラ53およびモニタ54は、外観検査装置50に接続されたPC(パーソナルコンピュータ)55によって制御される。また、図示は省略するが、外観検査装置50は、外観検査工程で不良と判定された半導体装置30をテープ40の表面から取り除く抜き取り部と、半導体装置30を抜き取った箇所にパンチング穴を開けるパンチング部とを備えている。
PC55は、カメラ53が撮像した半導体装置30の撮像信号を画像処理する画像処理部、画像処理部で処理された半導体装置30の画像から基準画像を生成する基準画像生成部、この基準画像を登録する記憶部、および検査対象となる半導体装置30の画像と基準画像の相関値(一致度)を判定する判定部等を備えている。また、PC55にはプリンタ(図示せず)が接続されており、必要に応じてモニタ54に表示された半導体装置30の画像や基準画像を印刷できるようになっている。
半導体装置30の外観検査を行うには、まず、図15に示すように、外観検査装置50の本体51にリール41、およびリール41から送り出されたテープ40を巻き取るための空のリール42をセットする。次に、カメラ53の位置、ズームおよびフォーカス等を調整した後、テープ40に固定された多数の半導体装置30のうち、テープ40の一端に最も近い位置に固定された半導体装置30aと、この半導体装置30aの隣りに位置する半導体装置30bとをカメラ53で一括撮像する。
次に、PC55の画像処理部は、図16に示すように、カメラ53で撮像した二つの半導体装置30a、30bのそれぞれの撮像信号を画像処理することにより、半導体装置30a、30bの画像を取得し、これらの画像をモニタ54のウィンドウWDに表示する。また、PC55の基準画像生成部は、図17に示すように、半導体装置30aの画像から基準画像30’aを生成し、この基準画像30’aを記憶部に登録する。
半導体装置30aの画像から生成された上記基準画像30’aは、半導体装置30aの隣りに位置する半導体装置30bの外観不良の有無を判定する際の基準となる画像である。従って、半導体装置30aは、外観不良の無いものであることが前提となる。そこで、多数の半導体装置30をテープ40の表面に固定する際には、事前の外観検査で良品と判定されたものをテープ40の一端に最も近い位置に固定する。
次に、PC55の判定部は、図18および図19(図18の一部拡大図)に示すように、検査対象となる半導体装置30bの画像と、半導体装置30aの基準画像30’aとをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。すなわち、モニタ54に表示された半導体装置30aの基準画像30’aと、検査対象となる半導体装置30bの画像とを比較し、二つの画像のパターンの相関値(一致度)が所定値以上であれば、半導体装置30bを良品と判定し、相関値(一致度)が所定値未満であれば不良品と判定する。
上述した半導体装置30aの基準画像30’aと半導体装置30bの画像とのパターンマッチングを行った結果、半導体装置30bが良品と判定された場合、PC55は、図20に示すように、半導体装置30bと、この半導体装置30bの隣りに位置する半導体装置30cとがカメラ53の視野内に収まるように、テープ40をリール41から所定量だけ送り出す。
次に、カメラ53が2個の半導体装置30b、30cを撮像すると、PC55の画像処理部は、図21に示すように、半導体装置30b、30cの撮像信号を画像処理して得た画像をモニタ54のウィンドウWDに表示する。また、PC55の基準画像生成部は、図22に示すように、半導体装置30bの画像から基準画像30’bを生成し、この基準画像30’bを記憶部に登録する。
次に、PC55の判定部は、図23に示すように、検査対象となる半導体装置30cの画像と、半導体装置30bの基準画像30’bとをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。そして、二つの画像のパターンの相関値(一致度)が所定値以上であれば、半導体装置30cを良品と判定し、相関値(一致度)が所定値未満であれば不良品と判定する。
一方、図18に示す工程において、検査対象となる半導体装置30bの画像と半導体装置30aの基準画像30’aとのパターンマッチングを行った結果、半導体装置30bが不良品(例えばマーク28の刻印不良)と判定された場合、PC55の判定部は、不良信号を発信する。
そして、判定部からの不良信号を受信したPC55は、抜き取り部を制御し、図24に示すように、不良品と判定された半導体装置30bをテープ40の表面から取り除く。続いてPC55は、パンチング部を制御し、図25に示すように、半導体装置30bを抜き取った箇所にパンチング穴43を開ける。
また、PC55は、テープ40にパンチング穴43を開ける上記の処理と同時に、または上記の処理と前後して、図20、図21を用いて説明した前述の処理と同様の処理を行う。すなわち、PC55は、次の検査対象となる半導体装置30cがカメラ53の視野内に収まるように、テープ40をリール41から所定量だけ送り出す。次に、カメラ53が半導体装置30cを撮像すると、PC55の画像処理部は、半導体装置30cの撮像信号を画像処理して得た画像をモニタ54のウィンドウWDに表示する。
次に、PC55の判定部は、図26に示すように、検査対象となる半導体装置30cの画像と、最初に使用した半導体装置30aの基準画像30’aとをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。すなわち、モニタ54に表示された基準画像30’aと、検査対象となる半導体装置30cの画像とを比較し、二つの画像のパターンの相関値(一致度)が所定値以上であれば、半導体装置30cを良品と判定し、相関値(一致度)が所定値未満であれば不良品と判定する。
ここで、半導体装置30cもまた不良品と判定された場合には、上述したパンチング穴43を開ける処理(図24、図25)と、次の検査対象となる半導体装置30dの外観検査処理(図26)とを繰り返す。
すなわち、PC55は、不良品と判定された半導体装置30cをテープ40の表面から取り除いた後、半導体装置30cを抜き取った箇所にパンチング穴43を開ける。そして、この処理と同時に、またはこの処理と前後して、次の検査対象となる半導体装置30dの画像と、最初に使用した半導体装置30aの基準画像30’aとをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。
一方、図26に示す工程において、半導体装置30cが良品と判定された場合には、前述した手順に従い、半導体装置30cの画像から基準画像30’cを生成する。そして、この基準画像30’cと次の検査対象となる半導体装置30dの画像とをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。
このように、検査対象となる半導体装置30が良品と判定された場合には、この半導体装置30の画像から基準画像30’を生成し、この基準画像30’と次の検査対象となる半導体装置30の画像とをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。他方、検査対象となる半導体装置30が不良品と判定された場合には、最後に良品と判定された半導体装置30の画像から生成した基準画像30’と次の検査対象となる半導体装置30の画像とをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定する。
以下、上述した手順を繰り返すことにより、テープ40の表面に固定された全ての半導体装置30の良否を順次判定する。このようにして、全ての半導体装置30の外観検査が終了すると、多数の半導体装置30が固定されたテープ40をリール42に巻き取った後、このリール42を梱包して顧客先に出荷する。
このように、本実施の形態の外観検査方法では、テープ40の表面に所定の間隔で固定された多数の半導体装置30(半導体装置30a、30b、30c、30d、…)のうち、テープ40の一端からn(n=自然数)番目の位置に固定された半導体装置30(n)と、半導体装置30(n)の隣りに位置する半導体装置30(n+1)とを一括撮像し、その撮像信号を画像処理することにより、二つの半導体装置30(n、n+1)の画像を取得すると共に、半導体装置30(n)の画像から基準画像30’(n)を生成する。次に、上記基準画像30’(n)と半導体装置30(n+1)の画像とのパターンマッチングを行い、半導体装置30(n+1)の外観不良の有無を判定する。
そして、半導体装置30(n+1)が良品と判定された場合は、続いて、半導体装置30(n+1)と、半導体装置30(n+1)の隣りに位置する半導体装置30(n+2)とを一括撮像し、その撮像信号を画像処理することにより、二つの半導体装置30(n+1、n+2)の画像を取得すると共に、半導体装置30(n+1)の画像から基準画像30’(n+1)を生成する。次に、上記基準画像30’(n+1)と半導体装置30(n+2)の画像とのパターンマッチングを行い、半導体装置30(n+2)の外観不良の有無を判定する。
すなわち、本実施の形態の外観検査方法では、検査対象となる半導体装置30(30a、30b、30c、30d、…)の外観不良の有無を判定する基準として、当該検査対象となる半導体装置30よりも先に検査を行った他の半導体装置30のうち、最後に良品と判定された半導体装置30の画像から生成した基準画像を使用する。
従って、本実施の形態の外観検査方法によれば、第1の半導体装置30の画像から生成した基準画像と、検査対象となる第2の半導体装置30の画像とを比較する際、第1の半導体装置30と第2の半導体装置30の製造条件(製造ロット)の違いや、これら二つの半導体装置30の外観をカメラ53で撮像する際の撮像条件(照明やフォーカス)の違い等に起因するノイズが発生しない。
これにより、予め良品と判定された一つの半導体装置の画像から生成した同一の基準画像を使用して多数の半導体装置の良否を判定する外観検査方法に比べて、良品を不良品と誤判定する確率を低減すことができ、外観検査の精度を向上させることができる。また、予め半導体装置の製造条件やカメラの撮像条件を変えて作成した複数種類の基準画像を使用する他の外観検査方法に比べて、外観検査を短時間で行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、外観検査工程で不良品が発生した場合、不良品と判定された半導体装置30をテープ40の表面から取り除いた後、不良の半導体装置30を取り除いた箇所にパンチング穴43を開けたが、不良の半導体装置30を取り除いた箇所に別の半導体装置30を補充してもよい。
例えば、図18に示す工程において、検査対象となる半導体装置30bの画像と半導体装置30aの基準画像30’aとのパターンマッチングを行った結果、半導体装置30bが不良品と判定された場合には、図27に示すように、半導体装置30bをテープ40の表面から取り除き、半導体装置30bを取り除いた箇所に別の半導体装置30sを補充する。例えば半導体装置30(半導体装置30a、30b、30c、…)が透明なフィルム(図示せず)でテープ40の表面にシールされている場合には、半導体装置30bの表面を覆っているシールをカッター等で切断して半導体装置30bを取り除き、そこに別の半導体装置30sを補充して再シールする。
次に、補充した半導体装置30sをカメラ53で撮像してその画像をモニタ54のウィンドウWDに表示した後、半導体装置30aの画像から生成した基準画像30’aと、補充した半導体装置30sの画像とを比較し、二つの画像のパターンの相関値(一致度)が所定値以上であれば、半導体装置30sを良品と判定し、相関値(一致度)が所定値未満であれば不良品と判定する。
なお、不良の半導体装置30bを取り除いた箇所に補充する別の半導体装置30sは、事前の外観検査で良品と判定されたものであることが望ましい。このようにした場合は、補充した半導体装置30sがテープ40の表面に正しい向きで固定されたか否かだけを検査すればよいので、検査時間を短縮することができる。
上記のパターンマッチングを行った結果、補充した半導体装置30sが良品と判定された場合には、前述した手順に従い、半導体装置30s、30cの撮像信号を画像処理して得た二つの画像をモニタ54のウィンドウWDに表示すると共に、半導体装置30sの画像から基準画像30’sを生成する。そして、半導体装置30cの画像と基準画像30s’とをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定することによって、半導体装置30cの良否を判定する。
一方、図28に示すように、作業者のミス等によって、補充した半導体装置30sがテープ40の表面に正しい向きで固定されていないと判定された場合、作業者は、半導体装置30sをテープ40の表面から一旦取り外した後、正しい向きでテープ40に再固定する。
次に、前述した手順に従い、半導体装置30s、30cの撮像信号を画像処理して得た画像をモニタ54のウィンドウWDに表示すると共に、半導体装置30sの画像から基準画像30”sを生成する。そして、半導体装置30cの画像と基準画像30”sとをモニタ54のウィンドウWD内で重ね合わせ、二つの画像のパターンの相関値(一致度)を判定することによって、半導体装置30cの良否を判定する。
そして、上記のパターンマッチングを行った結果、半導体装置30cが良品と判定された場合には、図20〜図23に示した手順と同様の手順に従い、次の検査対象となる半導体装置30dの画像と、半導体装置30cの画像から生成した基準画像30’cとをモニタ54のウィンドウWD内で重ね合わせ、それらのパターンの相関値(一致度)を判定する。そして、二つの画像のパターンの相関値(一致度)が所定値以上であれば、半導体装置30dを良品と判定し、相関値(一致度)が所定値未満であれば不良品と判定する。
また、前記実施の形態では、QFNの外観検査に適用した例を説明したが、他の半導体装置(半導体パッケージ)、例えばQFP(Quad Flat Package)やSON(Small Outline No Lead Package)等の外観検査に適用できることは勿論である。また、多数の半導体装置を搬送する方法は、テープを利用する方法に限定されず、例えばトレー等を利用する方法であってもよい。
また、前記実施の形態では、半導体装置の外観検査を行う毎に、当該半導体装置の隣りに位置する他の半導体装置の画像から新たに基準画像を生成した。しかし、新たな基準画像は、必ずしも半導体装置の外観検査を行う毎に生成しなくてもよく、複数個の半導体装置の外観検査を行った後に生成してもよい。例えば隣り合って配置された複数の半導体装置30a、30b、30c、30d、30e、…の外観検査を行う際、半導体装置30aの画像から生成した基準画像30’aを使って半導体装置30b、30cの外観検査を連続して行い、その後、半導体装置30cの画像から生成した基準画像30’cを使って半導体装置30d、30e、…の外観検査を連続して行なってもよい。
また、前記実施の形態の外観検査工程で使用したパターンマッチング方法は、半導体装置の製造工程のみならず、他の分野においても使用することができる。すなわち、一般に隣り合って配置された複数の被処理物の画像を使ってそれらの一致度を判定するパターンマッチング方法に利用することができる。
具体的には、まず、隣り合って配置された複数の被処理物のうち、第1被処理物と、前記第1被処理物の隣りに位置する第2被処理物とを一括して撮像した後、前記第1被処理物の撮像信号を画像処理して第1画像を取得し、前記第2被処理物の撮像信号を画像処理して第2画像を取得する。
次に、前記第1被処理物の前記第1画像から第1基準画像を生成した後、前記第1基準画像のパターンと前記第2画像のパターンの一致度を判定する。
続いて、前記第2被処理物と、前記第2被処理物の隣りに位置する第3被処理物とを一括して撮像し、前記第2被処理物の撮像信号を画像処理して第3画像を取得し、前記第3被処理物の撮像信号を画像処理して第4画像を取得する。
次に、前記第2被処理物の前記第3画像から第2基準画像を生成した後、前記第2基準画像のパターンと前記第4画像のパターンとの一致度を判定する。
このようなパターンマッチング方法によれば、所定の被処理物の画像から生成した基準画像と、検査対象となる他の被処理物の画像とを比較する際、これら二つの被処理物の撮像条件の違い等に起因するノイズが発生しないので、パターンマッチングの精度を向上させることができる。
10 半導体ウエハ
11 半導体チップ
12 ボンディングパッド
13 ダイシングテープ
20 リードフレーム
21 外枠
22 外部端子
23 ダイパッド部
24 吊りリード
25 接着剤
26 金(Au)ワイヤ
27 樹脂封止体
28 マーク
30、30a、30b、30c、30s 半導体装置(QFN)
30’a、30’b 基準画像
40 テープ
41、42 リール
43 パンチング穴
50 外観検査装置
51 本体
52 照明
53 カメラ
54 モニタ(画像表示部)
55 PC(パーソナルコンピュータ)

Claims (8)

  1. 以下の工程を含むパターンマッチング方法:
    (a)隣り合って配置された複数の被処理物のうち、第1被処理物と、前記第1被処理物の隣りに位置する第2被処理物とを一括して撮像した後、前記第1被処理物の撮像信号を画像処理して第1画像を取得し、前記第2被処理物の撮像信号を画像処理して第2画像を取得する工程、
    (b)前記第1被処理物の前記第1画像から第1基準画像を生成する工程、
    (c)前記第1基準画像のパターンと前記第2画像のパターンの一致度を判定する工程、
    (d)前記(c)工程の後、前記第2被処理物と、前記第2被処理物の隣りに位置する第3被処理物とを一括して撮像し、前記第2被処理物の撮像信号を画像処理して第3画像を取得し、前記第3被処理物の撮像信号を画像処理して第4画像を取得する工程、
    (e)前記第2被処理物の前記第3画像から第2基準画像を生成する工程、
    (f)前記第2基準画像のパターンと前記第4画像のパターンとの一致度を判定する工程。
  2. 前記第1基準画像のパターンと前記第2画像のパターンとの一致度の判定は、画像表示部において前記第1基準画像と前記第2画像とを重ね合わせることにより行い、前記第2基準画像のパターンと前記第4画像のパターンとの一致度の判定は、前記画像表示部において前記第2基準画像と前記第4画像とを重ね合わせることにより行う請求項1に記載のパターンマッチング方法。
  3. 以下の工程を含む半導体装置の製造方法:
    (a)隣り合って配置された複数の半導体装置のうち、第1半導体装置と、前記第1半導体装置の隣りに位置する第2半導体装置とを一括して撮像した後、前記第1半導体装置の撮像信号を画像処理して第1画像を取得し、前記第2半導体装置の撮像信号を画像処理して第2画像を取得する工程、
    (b)前記第1半導体装置の前記第1画像から第1基準画像を生成する工程、
    (c)前記第1基準画像のパターンと前記第2画像のパターンとの一致度を判定することにより、前記第2半導体装置の外観不良の有無を判定する工程、
    (d)前記(c)工程の後、前記第2半導体装置と、前記第2半導体装置の隣りに位置する第3半導体装置とを一括して撮像し、前記第2半導体装置の撮像信号を画像処理して第3画像を取得し、前記第3半導体装置の撮像信号を画像処理して第4画像を取得する工程、
    (e)前記第2半導体装置の前記第3画像から第2基準画像を生成する工程、
    (f)前記第2基準画像のパターンと前記第4画像のパターンとの一致度を判定することにより、前記第3半導体装置の外観不良の有無を判定する工程。
  4. 前記(c)工程において、前記第2半導体装置に外観不良が有ると判定された場合は、さらに以下の工程を含む請求項3に記載の半導体装置の製造方法:
    (g)前記第2半導体装置を前記第1半導体装置の隣りから取り除いた後、前記第1半導体装置の隣りに第4半導体装置を配置する工程、
    (h)前記第1半導体装置と、前記第1半導体装置の隣りに位置する前記第4半導体装置とを一括して撮像した後、前記第1半導体装置の撮像信号を画像処理して第5画像を取得し、前記第4半導体装置の撮像信号を画像処理して第6画像を取得する工程、
    (i)前記第1半導体装置の前記第5画像から第3基準画像を生成する工程、
    (j)前記第3基準画像のパターンと前記第6画像のパターンとの一致度を判定することにより、前記第4半導体装置の外観不良の有無を判定する工程。
  5. 前記第1基準画像は、前記第1半導体装置の表面に刻印されたマークを含み、前記第2基準画像は、前記第2半導体装置の表面に刻印されたマークを含む請求項3に記載の半導体装置の製造方法。
  6. 前記複数の半導体装置は、テープの表面に所定の間隔で固定されている請求項3に記載の半導体装置の製造方法。
  7. 前記第1半導体装置は、事前の外観検査で良品と判定されたものであり、前記複数の半導体装置のうち、前記テープの一端に最も近い位置に固定されている請求項6に記載の半導体装置の製造方法。
  8. 前記第4半導体装置は、事前の外観検査で良品と判定されたものである請求項4に記載の半導体装置の製造方法。
JP2012208475A 2012-09-21 2012-09-21 パターンマッチング方法および半導体装置の製造方法 Pending JP2014062828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012208475A JP2014062828A (ja) 2012-09-21 2012-09-21 パターンマッチング方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012208475A JP2014062828A (ja) 2012-09-21 2012-09-21 パターンマッチング方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2014062828A true JP2014062828A (ja) 2014-04-10

Family

ID=50618195

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012208475A Pending JP2014062828A (ja) 2012-09-21 2012-09-21 パターンマッチング方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2014062828A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017198671A (ja) * 2016-04-25 2017-11-02 キヤノン株式会社 画像処理装置および画像処理方法
JP2017201518A (ja) * 2016-04-27 2017-11-09 キヤノン株式会社 画像処理装置および画像処理方法
CN111106025A (zh) * 2018-10-25 2020-05-05 南茂科技股份有限公司 边缘缺陷检查方法
JP2021060355A (ja) * 2019-10-09 2021-04-15 株式会社デンソー 検査装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017198671A (ja) * 2016-04-25 2017-11-02 キヤノン株式会社 画像処理装置および画像処理方法
JP2017201518A (ja) * 2016-04-27 2017-11-09 キヤノン株式会社 画像処理装置および画像処理方法
CN111106025A (zh) * 2018-10-25 2020-05-05 南茂科技股份有限公司 边缘缺陷检查方法
CN111106025B (zh) * 2018-10-25 2022-07-12 南茂科技股份有限公司 边缘缺陷检查方法
JP2021060355A (ja) * 2019-10-09 2021-04-15 株式会社デンソー 検査装置
WO2021070572A1 (ja) * 2019-10-09 2021-04-15 株式会社デンソー 検査装置

Similar Documents

Publication Publication Date Title
JP5315186B2 (ja) 半導体装置の製造方法
KR100721356B1 (ko) 반도체 장치의 생산 관리 방법
KR100681772B1 (ko) 반도체 시험 방법 및 반도체 시험 장치
JP6387256B2 (ja) 半導体装置の製造方法
JP2014062828A (ja) パターンマッチング方法および半導体装置の製造方法
JP2995264B2 (ja) 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法
JP2013157626A (ja) 半導体装置の製造方法
JP6415411B2 (ja) 半導体装置の製造方法
JP4025490B2 (ja) 半導体装置の製造方法
CN109964277B (zh) 用于检测及移除有缺陷集成电路封装的方法及设备
JP2012243987A (ja) 半導体装置の製造方法
JP2009152450A (ja) 半導体装置の製造方法
JP4948035B2 (ja) 樹脂封止型半導体装置の製造方法
CN105580122B (zh) 用于定位具有电子元器件的承载件的方法和以此类方法生产的电子元器件
US20230084496A1 (en) Lead frame, semiconductor device and examination method
JP5592526B2 (ja) 樹脂封止型半導体装置の製造方法
JP5308464B2 (ja) 半導体装置の製造方法
TWI305398B (en) Method for checking a lead frame structure
TWI263291B (en) Chip carrier tape having number marking of test pads
KR100379084B1 (ko) 반도체패키지제조방법
JP2014049682A (ja) 半導体装置の製造方法
JP2007180084A (ja) 半導体装置の製造方法
JP5444382B2 (ja) 樹脂封止型半導体装置
KR20090098066A (ko) 반도체 패키지용 기판 및 이를 이용한 반도체 패키지의제조 방법
JP2003347319A (ja) 半導体装置の製造方法