JP2001127236A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JP2001127236A JP2001127236A JP30693799A JP30693799A JP2001127236A JP 2001127236 A JP2001127236 A JP 2001127236A JP 30693799 A JP30693799 A JP 30693799A JP 30693799 A JP30693799 A JP 30693799A JP 2001127236 A JP2001127236 A JP 2001127236A
- Authority
- JP
- Japan
- Prior art keywords
- package
- mark
- tab
- inner lead
- transparent resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 インナーリード、タブ及びタブ上に載置され
たＩＣチップを透明樹脂で封止して形成されたＩＣパッ
ケージにおいて、透明樹脂の透明性を確保しつつ、ＩＣ
パッケージの製品管理に必要なマーキングを行う。 【解決手段】 インナーリード４又はタブ３の一部に捺
印領域４ａを設け、この捺印領域に製造者、製品の型
番、又は製造ロット番号などを示すマーク７，８，９を
捺印する。
たＩＣチップを透明樹脂で封止して形成されたＩＣパッ
ケージにおいて、透明樹脂の透明性を確保しつつ、ＩＣ
パッケージの製品管理に必要なマーキングを行う。 【解決手段】 インナーリード４又はタブ３の一部に捺
印領域４ａを設け、この捺印領域に製造者、製品の型
番、又は製造ロット番号などを示すマーク７，８，９を
捺印する。
Description
【０００１】
【発明の属する技術分野】本発明は、タブと、インナー
リードと、ＩＣチップとを透明樹脂により封止してなる
ＩＣパッケージに関し、詳しくはこのようなＩＣパッケ
ージの製品管理に必要な所定のマークをＩＣパッケージ
の一部に捺印するマーキングの手法に関する。
リードと、ＩＣチップとを透明樹脂により封止してなる
ＩＣパッケージに関し、詳しくはこのようなＩＣパッケ
ージの製品管理に必要な所定のマークをＩＣパッケージ
の一部に捺印するマーキングの手法に関する。
【０００２】
【従来の技術】導電性のタブ及びインナーリードを形成
し、タブ上にＩＣチップを載置し、このＩＣチップのＩ
Ｃの端子とインナーリードとを電気的に接続するワイヤ
リング処理を施した後に、これらタブ、インナーリード
及びＩＣチップを樹脂で封止して形成されたＩＣパッケ
ージが知られている。
し、タブ上にＩＣチップを載置し、このＩＣチップのＩ
Ｃの端子とインナーリードとを電気的に接続するワイヤ
リング処理を施した後に、これらタブ、インナーリード
及びＩＣチップを樹脂で封止して形成されたＩＣパッケ
ージが知られている。
【０００３】特に、例えばコンパクトディスク再生装置
等に搭載される光学ピックアップ等の用途で用いられる
ＩＣパッケージにおいては、ＩＣチップ上にフォトダイ
オードが形成される。このようなＩＣチップを封止する
樹脂は、レーザ光を透過させる必要があるため、通常、
エポキシ樹脂等の透明な材料から形成される。
等に搭載される光学ピックアップ等の用途で用いられる
ＩＣパッケージにおいては、ＩＣチップ上にフォトダイ
オードが形成される。このようなＩＣチップを封止する
樹脂は、レーザ光を透過させる必要があるため、通常、
エポキシ樹脂等の透明な材料から形成される。
【０００４】
【発明が解決しようとする課題】ＩＣパッケージの製品
管理のためには、ＩＣパッケージのいずれかの部分に、
製造業者、ＩＣパッケージの型番、あるいは製造ロット
番号等を示すマークを捺印する必要がある。しかしなが
ら、上述のようなフォトダイオードが形成されたＩＣチ
ップを透明樹脂で封止したＩＣパッケージにおいて、透
明樹脂の表面にマークを捺印した場合、捺印された部分
が不透明となり、レーザ光の透過が妨げられてしまう。
そこで、このような封止樹脂として透明樹脂を用いたＩ
ＣパッケージにおいてＩＣパッケージの性能に影響を与
えることなく効果的にマーキングを施す手法が望まれて
いる。
管理のためには、ＩＣパッケージのいずれかの部分に、
製造業者、ＩＣパッケージの型番、あるいは製造ロット
番号等を示すマークを捺印する必要がある。しかしなが
ら、上述のようなフォトダイオードが形成されたＩＣチ
ップを透明樹脂で封止したＩＣパッケージにおいて、透
明樹脂の表面にマークを捺印した場合、捺印された部分
が不透明となり、レーザ光の透過が妨げられてしまう。
そこで、このような封止樹脂として透明樹脂を用いたＩ
ＣパッケージにおいてＩＣパッケージの性能に影響を与
えることなく効果的にマーキングを施す手法が望まれて
いる。
【０００５】本発明は上述の課題に鑑み、封止樹脂とし
て透明樹脂を用いたＩＣパッケージにおいて、封止樹脂
の透明性を損なうことなく、目視可能なマークが捺印さ
れたＩＣパッケージを提供することを目的とする。
て透明樹脂を用いたＩＣパッケージにおいて、封止樹脂
の透明性を損なうことなく、目視可能なマークが捺印さ
れたＩＣパッケージを提供することを目的とする。
【０００６】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係るＩＣパッケージは、タブと、インナ
ーリードと、タブ上に載置されたＩＣチップとを透明樹
脂により封止してなるＩＣパッケージにおいて、インナ
ーリードに捺印領域を設け、該捺印領域に所定のマーク
を捺印することを特徴とする。捺印領域は、好ましく
は、他のインナーリードに比べて幅広に形成する。この
捺印領域に捺印されるマークは、例えば、製造者を示す
マーク、製品の型番を示すマーク、製造ロット番号など
である。
めに、本発明に係るＩＣパッケージは、タブと、インナ
ーリードと、タブ上に載置されたＩＣチップとを透明樹
脂により封止してなるＩＣパッケージにおいて、インナ
ーリードに捺印領域を設け、該捺印領域に所定のマーク
を捺印することを特徴とする。捺印領域は、好ましく
は、他のインナーリードに比べて幅広に形成する。この
捺印領域に捺印されるマークは、例えば、製造者を示す
マーク、製品の型番を示すマーク、製造ロット番号など
である。
【０００７】また、本発明に係るＩＣパッケージは、タ
ブと、インナーリードと、タブ上に載置されたＩＣチッ
プとを透明樹脂により封止してなるＩＣパッケージにお
いて、インナーリードに捺印領域を設け、該捺印領域に
所定のマークを捺印することを特徴とする。
ブと、インナーリードと、タブ上に載置されたＩＣチッ
プとを透明樹脂により封止してなるＩＣパッケージにお
いて、インナーリードに捺印領域を設け、該捺印領域に
所定のマークを捺印することを特徴とする。
【０００８】本発明に係るＩＣパッケージでは、インナ
ーリード又はタブに捺印領域を設け、製品管理に必要な
マークをこの捺印領域に捺印することによりマーキング
を行うため、封止樹脂の表面にマークを捺印する必要が
なく、したがって封止樹脂の透明性が保たれる。
ーリード又はタブに捺印領域を設け、製品管理に必要な
マークをこの捺印領域に捺印することによりマーキング
を行うため、封止樹脂の表面にマークを捺印する必要が
なく、したがって封止樹脂の透明性が保たれる。
【０００９】
【発明の実施の形態】以下、本発明に係るＩＣパッケー
ジについて、図面を参照して詳細に説明する。
ジについて、図面を参照して詳細に説明する。
【００１０】本発明の実施の形態であるＩＣパッケージ
を図１に示す。図１（ａ）は、本発明を適用したＩＣパ
ッケージ１の平面図であり、図１（ｂ）は、ＩＣパッケ
ージ１の正面図である。このＩＣパッケージ１は、タブ
３及びインナーリード４と、タブ３上に載置されたＩＣ
チップ５と、これらタブ３、インナーリード４、及びＩ
Ｃチップ５を封止する封止樹脂６とを備える。
を図１に示す。図１（ａ）は、本発明を適用したＩＣパ
ッケージ１の平面図であり、図１（ｂ）は、ＩＣパッケ
ージ１の正面図である。このＩＣパッケージ１は、タブ
３及びインナーリード４と、タブ３上に載置されたＩＣ
チップ５と、これらタブ３、インナーリード４、及びＩ
Ｃチップ５を封止する封止樹脂６とを備える。
【００１１】並設された複数のインナーリード４のう
ち、外側に位置するインナーリード４は、種々のマーク
を捺印するための捺印領域４ａを有している。具体的に
は、所定のインナーリードの４の先端部は、他のインナ
ーリード４の先端部より幅広にされ、これにより捺印領
域４ａが形成されている。この捺印領域４ａには、製造
者を示すマーク７、製品の型番を示すマーク８、製造ロ
ット番号を示すマーク９等が捺印されている。
ち、外側に位置するインナーリード４は、種々のマーク
を捺印するための捺印領域４ａを有している。具体的に
は、所定のインナーリードの４の先端部は、他のインナ
ーリード４の先端部より幅広にされ、これにより捺印領
域４ａが形成されている。この捺印領域４ａには、製造
者を示すマーク７、製品の型番を示すマーク８、製造ロ
ット番号を示すマーク９等が捺印されている。
【００１２】このＩＣパッケージ１は、例えばコンパク
トディスク再生装置などに搭載される光学ピックアップ
として用いられるものであり、ＩＣチップ５には、図示
しないがフォトダイオード等の光学素子が形成されてい
る。また、ＩＣチップ５の表面に形成された所定のＩＣ
端子と、これらＩＣ端子に対応するインナーリード４と
は、ワイヤ１０により電気的に接続されている。封止樹
脂６は、上述のように、所定のワイヤリング処理により
インナーリード４と電気的に接続されたＩＣチップ５を
絶縁保護するものである。
トディスク再生装置などに搭載される光学ピックアップ
として用いられるものであり、ＩＣチップ５には、図示
しないがフォトダイオード等の光学素子が形成されてい
る。また、ＩＣチップ５の表面に形成された所定のＩＣ
端子と、これらＩＣ端子に対応するインナーリード４と
は、ワイヤ１０により電気的に接続されている。封止樹
脂６は、上述のように、所定のワイヤリング処理により
インナーリード４と電気的に接続されたＩＣチップ５を
絶縁保護するものである。
【００１３】また、このＩＣパッケージ１においては、
封止樹脂６は、レーザ光を透過させる必要があるため、
エポキシ樹脂等の透明性を有する樹脂により形成されて
いる。このように封止樹脂６が透明性を有しているた
め、インナーリード４の捺印領域４ａに捺印されたマー
ク７，８，９は、外部から目視確認することができる。
封止樹脂６は、レーザ光を透過させる必要があるため、
エポキシ樹脂等の透明性を有する樹脂により形成されて
いる。このように封止樹脂６が透明性を有しているた
め、インナーリード４の捺印領域４ａに捺印されたマー
ク７，８，９は、外部から目視確認することができる。
【００１４】このように、複数のインナーリード４のう
ち、所定のインナーリード４の先端部を拡大して捺印領
域４ａを形成し、この捺印領域４ａに必要なマーク７，
８，９を捺印することにより、封止樹脂６の透明性を犠
牲にすることなく、ＩＣパッケージ１の製品管理に必要
なマーキングを行うことができる。
ち、所定のインナーリード４の先端部を拡大して捺印領
域４ａを形成し、この捺印領域４ａに必要なマーク７，
８，９を捺印することにより、封止樹脂６の透明性を犠
牲にすることなく、ＩＣパッケージ１の製品管理に必要
なマーキングを行うことができる。
【００１５】図２は、本発明の第２の実施の形態を示す
図である。図２に示すＩＣパッケージ１１は、タブ１３
及びインナーリード１４と、タブ１３上に載置されたＩ
Ｃチップ１５等から構成される。このＩＣパッケージ１
１では、タブ１３の四隅の領域が拡張され捺印領域１３
ａが形成されている。捺印領域１３ａには、図１に示す
実施の形態と同様の製造者を示すマーク、製品の型番を
示すマーク、製品の製造番号を示すマークなどが捺印さ
れている。タブ１３、インナーリード１４、ＩＣチップ
１５は、例えばエポキシ樹脂等の透明性を有する樹脂に
より封止される。また、捺印領域１３ａに捺印されたマ
ークは、このＩＣパッケージ１１の封止に用いる透明樹
脂を介して目視可能な程度の大きさに形成されている。
図である。図２に示すＩＣパッケージ１１は、タブ１３
及びインナーリード１４と、タブ１３上に載置されたＩ
Ｃチップ１５等から構成される。このＩＣパッケージ１
１では、タブ１３の四隅の領域が拡張され捺印領域１３
ａが形成されている。捺印領域１３ａには、図１に示す
実施の形態と同様の製造者を示すマーク、製品の型番を
示すマーク、製品の製造番号を示すマークなどが捺印さ
れている。タブ１３、インナーリード１４、ＩＣチップ
１５は、例えばエポキシ樹脂等の透明性を有する樹脂に
より封止される。また、捺印領域１３ａに捺印されたマ
ークは、このＩＣパッケージ１１の封止に用いる透明樹
脂を介して目視可能な程度の大きさに形成されている。
【００１６】このように、タブ１３の一部に捺印領域１
３ａを設け、この捺印領域１３ａに所定のマークを捺印
することにより、ＩＣパッケージ１１の製品管理に必要
なマーキングを行うことができる。このような構成とし
ても、封止樹脂に直接捺印をする必要がないため、封止
樹脂の透明性が確保される。
３ａを設け、この捺印領域１３ａに所定のマークを捺印
することにより、ＩＣパッケージ１１の製品管理に必要
なマーキングを行うことができる。このような構成とし
ても、封止樹脂に直接捺印をする必要がないため、封止
樹脂の透明性が確保される。
【００１７】
【発明の効果】本発明に係るＩＣパッケージは、基板上
に形成されたインナーリード又はタブに捺印領域を設
け、この捺印領域に製品管理に必要なマークを捺印し、
これらインナーリードとタブ、及びタブに載置されたＩ
Ｃチップを透明樹脂により封止した構成としているの
で、封止樹脂に直接マークを捺印する必要がなく、透明
樹脂の透明性を損なうことなく必要なマーキングを行う
ことができる。
に形成されたインナーリード又はタブに捺印領域を設
け、この捺印領域に製品管理に必要なマークを捺印し、
これらインナーリードとタブ、及びタブに載置されたＩ
Ｃチップを透明樹脂により封止した構成としているの
で、封止樹脂に直接マークを捺印する必要がなく、透明
樹脂の透明性を損なうことなく必要なマーキングを行う
ことができる。
【図１】本発明を適用したＩＣパッケージの平面図及び
正面図である。
正面図である。
【図２】本発明を適用したＩＣパッケージの第２の実施
の形態を示す図である。
の形態を示す図である。
１ ＩＣパッケージ ３ タブ ４ インナーリード ４ａ 捺印領域 ５ ＩＣチップ ６ 封止樹脂 ７ マーク ８ マーク ９ マーク
Claims (5)
- 【請求項１】 タブと、インナーリードと、該タブ上に
載置されたＩＣチップとを透明樹脂により封止してなる
ＩＣパッケージにおいて、 上記インナーリードは捺印領域を有し、該捺印領域に所
定のマークが捺印されていることを特徴とするＩＣパッ
ケージ。 - 【請求項２】 上記捺印領域は、他のインナーリードに
比べて幅広に形成されていることを特徴とする請求項１
記載のＩＣパッケージ。 - 【請求項３】 上記捺印されるマークは、製造者を示す
マーク、製品の型番を示すマーク、及び／又は製造ロッ
ト番号を示すマークであることを特徴とする請求項１記
載のＩＣパッケージ。 - 【請求項４】 タブと、インナーリードと、該タブ上に
載置されたＩＣチップとを透明樹脂により封止してなる
ＩＣパッケージにおいて、 上記インナーリードは捺印領域を有し、該捺印領域に所
定のマークが捺印されていることを特徴とするＩＣパッ
ケージ。 - 【請求項５】 上記捺印されるマークは、製造者を示す
マーク、製品の型番を示すマーク、及び／又は製造ロッ
ト番号を示すマークであることを特徴とする請求項４記
載のＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30693799A JP2001127236A (ja) | 1999-10-28 | 1999-10-28 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30693799A JP2001127236A (ja) | 1999-10-28 | 1999-10-28 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001127236A true JP2001127236A (ja) | 2001-05-11 |
Family
ID=17963084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30693799A Pending JP2001127236A (ja) | 1999-10-28 | 1999-10-28 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001127236A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233161B2 (en) | 2002-12-14 | 2007-06-19 | Infineon Technologies Ag | Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus |
| JP2011253972A (ja) * | 2010-06-03 | 2011-12-15 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| US8552542B2 (en) | 2011-09-21 | 2013-10-08 | Renesas Electronics Corporation | Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device |
| CN105799115A (zh) * | 2016-03-22 | 2016-07-27 | 深圳市盛元半导体有限公司 | 一种ic封装内部尺寸测量的方法 |
| WO2023195236A1 (ja) * | 2022-04-08 | 2023-10-12 | ソニーセミコンダクタソリューションズ株式会社 | パッケージおよびパッケージの製造方法 |
-
1999
- 1999-10-28 JP JP30693799A patent/JP2001127236A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233161B2 (en) | 2002-12-14 | 2007-06-19 | Infineon Technologies Ag | Integrated circuit and associated packaged integrated circuit having an integrated marking apparatus |
| JP2011253972A (ja) * | 2010-06-03 | 2011-12-15 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
| US8552542B2 (en) | 2011-09-21 | 2013-10-08 | Renesas Electronics Corporation | Lead frame, semiconductor device, method of manufacturing lead frame, and method of manufacturing semiconductor device |
| CN105799115A (zh) * | 2016-03-22 | 2016-07-27 | 深圳市盛元半导体有限公司 | 一种ic封装内部尺寸测量的方法 |
| WO2023195236A1 (ja) * | 2022-04-08 | 2023-10-12 | ソニーセミコンダクタソリューションズ株式会社 | パッケージおよびパッケージの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111863774A (zh) | 包括载体上和/或中的标识符的封装 | |
| JP2002515176A (ja) | 集積回路パッケージ及びその製造方法 | |
| JP2001127236A (ja) | Ｉｃパッケージ | |
| JP2966591B2 (ja) | 光半導体装置 | |
| JPH07288332A (ja) | 光素子組立体とその製造方法 | |
| US6541856B2 (en) | Thermally enhanced high density semiconductor package | |
| US20040113286A1 (en) | Image sensor package without a frame layer | |
| JPH11126865A (ja) | 半導体素子および製造方法 | |
| JPH02126685A (ja) | 固体イメージセンサー | |
| KR20080089041A (ko) | 외부리드 없는 리드프레임을 갖는 ｌｅｄ 패키지 및 그제조방법 | |
| JP2748657B2 (ja) | 半導体装置 | |
| JPH0966519A (ja) | 半導体装置の製造方法 | |
| US6291260B1 (en) | Crack-preventive substrate and process for fabricating solder mask | |
| KR100379093B1 (ko) | 반도체패키지의마킹방법 | |
| JPH0358453A (ja) | 樹脂封止型半導体集積回路装置 | |
| JP3340455B2 (ja) | Ｏリングパッケージ | |
| JP2004022981A (ja) | 半導体装置およびその製造方法 | |
| JPH05166949A (ja) | 樹脂封止半導体装置のパッケージのマーキング方法 | |
| JPH02153557A (ja) | 樹脂封止型半導体装置 | |
| KR20040056690A (ko) | 인덱스 홈을 갖는 반도체 칩 패키지 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPH0273663A (ja) | 混成集積回路装置 | |
| JP2004039666A (ja) | 半導体ベアチップ用汎用パッケージ | |
| JPS6365660A (ja) | 半導体集積回路装置 | |
| US7491568B2 (en) | Wafer level package and method for making the same |