JPH05166949A - 樹脂封止半導体装置のパッケージのマーキング方法 - Google Patents
樹脂封止半導体装置のパッケージのマーキング方法Info
- Publication number
- JPH05166949A JPH05166949A JP3327610A JP32761091A JPH05166949A JP H05166949 A JPH05166949 A JP H05166949A JP 3327610 A JP3327610 A JP 3327610A JP 32761091 A JP32761091 A JP 32761091A JP H05166949 A JPH05166949 A JP H05166949A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- package
- semiconductor device
- mark
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 樹脂封止半導体装置のパッケージのマーキン
グを鮮明に行う。 【構成】 樹脂封止半導体装置の半導体チップ１の回路
形成面を下側にくるように、あるいは樹脂封止半導体装
置の半導体チップ１の上面にダイパッド２がくるように
して樹脂封止を行ったのち、外部リード３の切断と折り
曲げを行い、樹脂封止半導体装置のパッケージ４の上面
にレーザを照射して、パッケージ上面の樹脂を半導体チ
ップ１の裏面１ａあるいはダイパッド２面が露出するま
で取り除いてマーク５とする。
グを鮮明に行う。 【構成】 樹脂封止半導体装置の半導体チップ１の回路
形成面を下側にくるように、あるいは樹脂封止半導体装
置の半導体チップ１の上面にダイパッド２がくるように
して樹脂封止を行ったのち、外部リード３の切断と折り
曲げを行い、樹脂封止半導体装置のパッケージ４の上面
にレーザを照射して、パッケージ上面の樹脂を半導体チ
ップ１の裏面１ａあるいはダイパッド２面が露出するま
で取り除いてマーク５とする。
Description
【０００１】
【産業上の利用分野】この発明は、樹脂封止半導体装置
のパッケージのマーキングに関するものである。
のパッケージのマーキングに関するものである。
【０００２】
【従来の技術】樹脂封止半導体装置として図３、図４に
ＳＯＰ（Small Outline Package ）の例で示すような構
造のものが知られている。図３はダイパッドの無い超薄
型樹脂封止半導体装置のパッケージ、図４は半導体チッ
プ１の上面にダイパッド２を接着させている薄型樹脂封
止半導体装置のパッケージである。これら２種の半導体
装置では、３はガルウィングといわれるタイプの外部リ
ード、４は外部リード３の外端部を除いて要部を樹脂に
より一体的に封止されたパッケージである。さらに、図
３、図４では省略したが、半導体チップ１の片面に配設
された電極と外部リード３の内端部を電気的に接続する
ボンディングワイヤがある。これらの樹脂封止半導体装
置のパッケージ４に品名などの各種のマークを行う方法
の１例としてレーザマーキングが行われている。図５
に、図３で示した超薄型樹脂封止半導体装置のパッケー
ジのレーザマーキングの１例の断面図を示した。図５に
おいて、５はレーザマーキングによりパッケージ４の上
面に施されたマークである。このようにマーク５はパッ
ケージ４の表面の凹部により表示されている。
ＳＯＰ（Small Outline Package ）の例で示すような構
造のものが知られている。図３はダイパッドの無い超薄
型樹脂封止半導体装置のパッケージ、図４は半導体チッ
プ１の上面にダイパッド２を接着させている薄型樹脂封
止半導体装置のパッケージである。これら２種の半導体
装置では、３はガルウィングといわれるタイプの外部リ
ード、４は外部リード３の外端部を除いて要部を樹脂に
より一体的に封止されたパッケージである。さらに、図
３、図４では省略したが、半導体チップ１の片面に配設
された電極と外部リード３の内端部を電気的に接続する
ボンディングワイヤがある。これらの樹脂封止半導体装
置のパッケージ４に品名などの各種のマークを行う方法
の１例としてレーザマーキングが行われている。図５
に、図３で示した超薄型樹脂封止半導体装置のパッケー
ジのレーザマーキングの１例の断面図を示した。図５に
おいて、５はレーザマーキングによりパッケージ４の上
面に施されたマークである。このようにマーク５はパッ
ケージ４の表面の凹部により表示されている。
【０００３】
【発明が解決しようとする課題】このような樹脂封止半
導体装置のパッケージには、次に挙げるようなマーキン
グに起因する課題がある。樹脂封止半導体装置のパッケ
ージのレーザマークは、レーザによる同じ樹脂材料の削
り取りによりマーキングをしているため、色の変化がな
く、コントラストも付きにくく、マーキングの鮮明度が
十分とはいえない。
導体装置のパッケージには、次に挙げるようなマーキン
グに起因する課題がある。樹脂封止半導体装置のパッケ
ージのレーザマークは、レーザによる同じ樹脂材料の削
り取りによりマーキングをしているため、色の変化がな
く、コントラストも付きにくく、マーキングの鮮明度が
十分とはいえない。
【０００４】
【課題を解決するための手段】先に述べたような課題を
解決するために、この発明は樹脂封止半導体装置の半導
体チップの回路形成面が下側にくるように、あるいは樹
脂封止半導体装置のダイパッドが上側にくるように樹脂
封止を行ったのち、外部リードの切断と折り曲げ加工を
行い、樹脂封止半導体装置のパッケージの上面にレーザ
を照射して、パッケージ上面の樹脂を取り除き、半導体
チップの下地面あるいはダイパッド面を露出させる。
解決するために、この発明は樹脂封止半導体装置の半導
体チップの回路形成面が下側にくるように、あるいは樹
脂封止半導体装置のダイパッドが上側にくるように樹脂
封止を行ったのち、外部リードの切断と折り曲げ加工を
行い、樹脂封止半導体装置のパッケージの上面にレーザ
を照射して、パッケージ上面の樹脂を取り除き、半導体
チップの下地面あるいはダイパッド面を露出させる。
【０００５】
【作用】したがって、この発明ではレーザにより樹脂封
止半導体装置のパッケージ上面の樹脂を半導体チップの
下地面あるいはダイパッド面に届くまで取り除き、半導
体チップの下地面あるいはダイパッド面を樹脂封止半導
体装置のマークとすることができる。
止半導体装置のパッケージ上面の樹脂を半導体チップの
下地面あるいはダイパッド面に届くまで取り除き、半導
体チップの下地面あるいはダイパッド面を樹脂封止半導
体装置のマークとすることができる。
【０００６】
【実施例】以下この発明の実施例を図面を参照して説明
する。図１はこの発明の第１の実施例で、ダイパッドの
無い超薄型樹脂封止半導体装置のパッケージの斜視図で
ある。図１に示すように、この実施例では半導体チップ
１の回路形成面を下側にくるようにして樹脂封止を行
い、チップ裏面１ａが上面になった状態で外部リード３
を切断して折り曲げ加工を行ってガルウイング型の外部
リード３としている。そして、この状態でパッケージ４
の上面からレーザによりパッケージ４の樹脂をチップ裏
面１ａに届くまで取り除いてチップ裏面１ａをマーク５
の表示面としている。第１の実施例の樹脂封止半導体装
置のパッケージのチップ裏面１ａ側のモールド厚は、１
例として５０μｍとした。
する。図１はこの発明の第１の実施例で、ダイパッドの
無い超薄型樹脂封止半導体装置のパッケージの斜視図で
ある。図１に示すように、この実施例では半導体チップ
１の回路形成面を下側にくるようにして樹脂封止を行
い、チップ裏面１ａが上面になった状態で外部リード３
を切断して折り曲げ加工を行ってガルウイング型の外部
リード３としている。そして、この状態でパッケージ４
の上面からレーザによりパッケージ４の樹脂をチップ裏
面１ａに届くまで取り除いてチップ裏面１ａをマーク５
の表示面としている。第１の実施例の樹脂封止半導体装
置のパッケージのチップ裏面１ａ側のモールド厚は、１
例として５０μｍとした。
【０００７】図２はこの発明の第２の実施例で、ダイパ
ッドを有する薄型樹脂封止半導体装置のパッケージの斜
視図である。図２に示すように、この実施例の第１の実
施例との相違点は、半導体チップ１の上面にダイパッド
２を接着させた点であり、やはりパッケージ４の上面か
らレーザによりパッケージ４の樹脂をダイパッド２面に
届くまで取り除いてダイパッド２面をマーク５の表示面
としている。この実施例の樹脂封止半導体装置のパッケ
ージでもダイパッド２側のモールド厚は、１例として５
０μｍとした。
ッドを有する薄型樹脂封止半導体装置のパッケージの斜
視図である。図２に示すように、この実施例の第１の実
施例との相違点は、半導体チップ１の上面にダイパッド
２を接着させた点であり、やはりパッケージ４の上面か
らレーザによりパッケージ４の樹脂をダイパッド２面に
届くまで取り除いてダイパッド２面をマーク５の表示面
としている。この実施例の樹脂封止半導体装置のパッケ
ージでもダイパッド２側のモールド厚は、１例として５
０μｍとした。
【０００８】
【発明の効果】以上説明してきたこの発明の樹脂封止半
導体装置のパッケージのマーキング方法によれば、以下
の効果がある。すなわち、マークの底面が半導体チップ
の下地面あるいはダイパッド面で、この面は反射率の高
い面であり、マークのバックグラウンドとなるパッケー
ジの樹脂面は梨地で反射率の低い面となり、マークの輝
度およびコントラストが高く、マークは鮮明となり、識
別が非常に容易に行えるようになる。さらに、半導体チ
ップの裏面、またはダイパッド面が露出するようにマー
クの穴が設けられているので、樹脂封止半導体装置をプ
リント基板に実装し、リフロー半田付けのため２３０℃
前後に加熱した際に、パッケージに吸湿した水分が水蒸
気となりマークの穴より容易に漏れ出すことができるた
め、パッケージ内の蒸気圧は上がらず、パッケージクラ
ックは発生しない。このような効果は、特に薄型の半導
体装置において有効である。
導体装置のパッケージのマーキング方法によれば、以下
の効果がある。すなわち、マークの底面が半導体チップ
の下地面あるいはダイパッド面で、この面は反射率の高
い面であり、マークのバックグラウンドとなるパッケー
ジの樹脂面は梨地で反射率の低い面となり、マークの輝
度およびコントラストが高く、マークは鮮明となり、識
別が非常に容易に行えるようになる。さらに、半導体チ
ップの裏面、またはダイパッド面が露出するようにマー
クの穴が設けられているので、樹脂封止半導体装置をプ
リント基板に実装し、リフロー半田付けのため２３０℃
前後に加熱した際に、パッケージに吸湿した水分が水蒸
気となりマークの穴より容易に漏れ出すことができるた
め、パッケージ内の蒸気圧は上がらず、パッケージクラ
ックは発生しない。このような効果は、特に薄型の半導
体装置において有効である。
【図１】この発明の第１の実施例の半導体装置のパッケ
ージの斜視図である。
ージの斜視図である。
【図２】この発明の第２の実施例の半導体装置のパッケ
ージの斜視図である。
ージの斜視図である。
【図３】従来例の超薄型樹脂封止半導体装置のパッケー
ジの斜視図である。
ジの斜視図である。
【図４】従来例の薄型樹脂封止半導体装置のパッケージ
の斜視図である。
の斜視図である。
【図５】従来例のマーキング状態を示す樹脂封止半導体
装置のパッケージの断面図である。
装置のパッケージの断面図である。
１ 半導体チップ １ａ チップ裏面 ２ ダイパッド ３ 外部リード ４ パッケージ ５ マーク
Claims (2)
- 【請求項１】 樹脂封止半導体装置の半導体チップの回
路形成面が下側にくるように樹脂封止を行ったのち、外
部リードの切断と折り曲げ加工を行い、前記樹脂封止半
導体装置のパッケージの上面にレーザを照射して前記半
導体チップの下地面を露出させることを特徴とする樹脂
封止半導体装置のパッケージのマーキング方法。 - 【請求項２】 樹脂封止半導体装置のダイパッドが上側
にくるように樹脂封止を行ったのち、外部リードの切断
と折り曲げ加工を行い、前記樹脂封止半導体装置のパッ
ケージの上面にレーザを照射して前記ダイパッド面を露
出させることを特徴とする樹脂封止半導体装置のパッケ
ージのマーキング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327610A JPH05166949A (ja) | 1991-12-11 | 1991-12-11 | 樹脂封止半導体装置のパッケージのマーキング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3327610A JPH05166949A (ja) | 1991-12-11 | 1991-12-11 | 樹脂封止半導体装置のパッケージのマーキング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166949A true JPH05166949A (ja) | 1993-07-02 |
Family
ID=18200981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3327610A Pending JPH05166949A (ja) | 1991-12-11 | 1991-12-11 | 樹脂封止半導体装置のパッケージのマーキング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166949A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121070A (en) * | 1996-12-03 | 2000-09-19 | Micron Technology, Inc. | Flip chip down-bond: method and apparatus |
| US7618875B2 (en) | 2007-01-23 | 2009-11-17 | Disco Corporation | Marking method for product information |
| WO2010044783A1 (en) * | 2008-10-15 | 2010-04-22 | Texas Instruments Incorporated | Semiconductor package having marking layer |
| US8310069B2 (en) | 2007-10-05 | 2012-11-13 | Texas Instruements Incorporated | Semiconductor package having marking layer |
-
1991
- 1991-12-11 JP JP3327610A patent/JPH05166949A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121070A (en) * | 1996-12-03 | 2000-09-19 | Micron Technology, Inc. | Flip chip down-bond: method and apparatus |
| US6144101A (en) * | 1996-12-03 | 2000-11-07 | Micron Technology, Inc. | Flip chip down-bond: method and apparatus |
| US7618875B2 (en) | 2007-01-23 | 2009-11-17 | Disco Corporation | Marking method for product information |
| US8310069B2 (en) | 2007-10-05 | 2012-11-13 | Texas Instruements Incorporated | Semiconductor package having marking layer |
| WO2010044783A1 (en) * | 2008-10-15 | 2010-04-22 | Texas Instruments Incorporated | Semiconductor package having marking layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930020649A (ko) | 리이드프레임 및 그것을 사용한 반도체집적회로장치와 그 제조방법 | |
| JP2995264B2 (ja) | 半導体パッケージ用印刷回路基板ストリップ及びこの基板ストリップの不良印刷回路基板ユニット表示方法 | |
| KR950024315A (ko) | 반도체용 리드 프레임 및 그 제조방법 | |
| JP3117828B2 (ja) | 合成樹脂封止型電子部品及びそのリード端子の曲げ加工方法 | |
| JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
| JPH05166949A (ja) | 樹脂封止半導体装置のパッケージのマーキング方法 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| KR100237912B1 (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
| JPH0730042A (ja) | 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JPH08204091A (ja) | 半導体装置用リード切断装置 | |
| JP2602278B2 (ja) | 樹脂封止型半導体装置 | |
| JPS58182854A (ja) | レジン封止型半導体装置およびその製造方法 | |
| JPH07235630A (ja) | リードフレーム | |
| JPH0526761Y2 (ja) | ||
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPS60178636A (ja) | 半導体装置 | |
| JPH01128450A (ja) | 半導体装置の製造方法 | |
| KR0156105B1 (ko) | 반도체 칩과 리드프레임의 연결 방법 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| KR0157870B1 (ko) | 반도체 패키지 | |
| KR970030745A (ko) | 솔더 프리 프래팅 리드프레임(solder pre-plating lead frame)을 적용한 멀티 칩 패키지의 제조 방법 | |
| JP2007294637A (ja) | 半導体装置の製造方法 | |
| JPH033354A (ja) | 半導体装置 | |
| JPS6180843A (ja) | 半導体装置 |