JP3340455B2 - Ｏリングパッケージ - Google Patents

Ｏリングパッケージ

Info

Publication number
JP3340455B2
JP3340455B2 JP29130991A JP29130991A JP3340455B2 JP 3340455 B2 JP3340455 B2 JP 3340455B2 JP 29130991 A JP29130991 A JP 29130991A JP 29130991 A JP29130991 A JP 29130991A JP 3340455 B2 JP3340455 B2 JP 3340455B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
package
lead frame
bead
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29130991A
Other languages
English (en)
Other versions
JPH04284650A (ja
Inventor
ピイ． スウィトキー アンドリュー
ジェイ． マシュー ランジャ
ジェイ． シア チョク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/661,962 external-priority patent/US5185653A/en
Priority claimed from US07/751,360 external-priority patent/US5270262A/en
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH04284650A publication Critical patent/JPH04284650A/ja
Application granted granted Critical
Publication of JP3340455B2 publication Critical patent/JP3340455B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、大略、半導体装置のパ
ッケージに関するものであって、更に詳細には、プラス
チックでカプセル化した装置のトランスファモールド技
術に関するものである。
【０００２】
【従来の技術】セラミックハーメチック（気密封止）半
導体パッケージングは、幾つかの所望の利点を与えるの
で、高信頼性のパッケージングの好適な方法である。一
度封止されると、該パッケージは実質的に環境と遮断さ
れる。最終的なシール即ち封止は、半導体装置に対して
応力を加えることのない環境において実施することが可
能であり、且つこの環境は半導体装置の寿命に亘って維
持することが可能である。しかしながら、このようなパ
ッケージは高価である。多くの場合において、パッケー
ジのコストは、それが収容するチップを製造するコスト
を遥かに超えるものである。一方、公知のプラスチック
モールドした半導体装置は廉価に製造することが可能で
ある。典型的に、収納されているチップを製造するコス
トがパッケージよりも高く、このことは好ましい経済的
条件である。プラスチックカプセル化は容易であり且つ
廉価であるが、幾つかの欠点を有している。それらの欠
点のうちの最大のものは、このようなカプセル化はハー
メチック、即ち気密封止ではないという点である。この
ようなパッケージングは、長期間に亘る環境からの異物
が進入し、それが半導体チップに悪影響を与えることを
許容する。これは困難な問題であるが、半導体チップの
製造業者は保護シールコーティングの技術を改良し、ハ
ーメチックシールが不必要な状況となっている。厳しい
環境においてのプラスチックでカプセル化した半導体チ
ップの信頼性は、ハーメチックパッケージングが常に魅
力的なものではないレベルへ改善されている。確かに、
コスト／利点の関係が現在のところハーメチックパッケ
ージングに対し不利である。このことは、装置設計者に
対し、トランスファモールディングに関連する他の問題
を残すこととなる。これらの問題は、プラスチックカプ
セル化物質が半導体チップ面と接触する場合に発生する
応力の問題を包含している。このような応力は、極端な
場合には、温度サイクル動作期間中にチップを破壊する
場合がある。又、ある半導体チップは応力に対し敏感で
あり且つそれらの動作特性がカプセル化期間中に変化す
る場合がある。最後に、多くの半導体チップは、例えば
ＰＡＬ（プログラムアレイロジック）装置等のように、
組立後の特性付けを必要とする。そのような１つの例に
おいては、ヒューズを吹飛ばしてクロスバースイッチア
レイを切断させて所望のパターンを形成する。プラスチ
ックカプセル化の場合には、ヒューズの吹飛ばしは困難
である。なぜならば、その場合に発生される金属蒸気は
どこへも行きようがないからである。従って、このよう
なプログラミング即ち書込みは、キャビティ型のセラミ
ックパッケージ装置においてのみ行なわれる。キャビテ
ィ型のプラスチックカプセル化パッケージを提供するこ
とが望ましい。
【０００３】プラスチックカプセル化装置のトランスフ
ァモールディングにおいては、モールドのバリを制御す
るためにリードフレーム上にダムバーを使用することが
一般的である。このダムバー構成は、最終的なプラスチ
ックブロックを形成するモールディング用のダイ内のキ
ャビティの端部と噛み合うように構成される。モールデ
ィングが完了した後に、リードを一体的に接続するダム
バーセグメントを除去し、従ってリードは機能的に別々
なものとなる。このことは、別の製造ステップを必要と
し、且つ現在好まれているリード数の多いパッケージの
場合には、極めて困難な作業となる場合がある。実際
に、装置寸法がリードの間隔を約１２ミル（０．３ｍ
ｍ）へ減少させると、機械的なパンチは実際的な方法で
はなくなる。この時点において、この切断を行なうため
に幅狭に収束させたビームを使用することがスタンダー
ドな方法となっている。現在ポピュラとなりつつある正
方形のパッケージにおいては、１５０乃至２００個のピ
ンを持ったリード数の多いパッケージでは、ダムバーを
除去することが非常に困難な間隔となっている。従っ
て、ダムバーシステムにおいて変更することが望まれて
いる。
【０００４】
【発明が解決しようとする課題】本発明は、プラスチッ
クモールドした構成体内において半導体装置をピンへ接
続させるために使用されるリードフレーム上にＯリング
を組込み、その際にＯリングがモールド用化合物が半導
体装置と接触することを防止する技術を提供することを
目的とする。本発明の別の目的とするところは、半導体
装置パッケージを形成するために一対のプレートを使用
し且つ該プレートをパッケージリードフレーム上に形成
した柔軟で弾性的なビード又はＯリングによって該プレ
ートを分離させ、その際に該プレートの間隔がリードフ
レーム上に組込んだ半導体装置をクリアすべく維持され
且つ該プレートの端部がモールドしたプラスチックリン
グと連結することを可能とした技術を提供することであ
る。本発明の更に別の目的とするところは、半導体装置
パッケージを形成するために金属プレートを使用し、該
プレートがリードフレームに組込んだＯリングビードに
よって離隔されており且つ該半導体装置が高パワー装置
を形成するために金属プレートと親密に関連することが
可能な技術を提供することである。本発明の更に別の目
的とするところは、プラスチックモールド成形した半導
体装置を製造するためのダムバーのないリードフレーム
を使用し、Ｏリングビードをリードフレーム上に位置さ
せてモールドのバリが発生することを防止し且つその際
にモールドしたプラスチックの外形を画定する技術を提
供することである。
【０００５】
【課題を解決するための手段】本発明によれば、半導体
パッケージは、上部及び下部パッケージ表面を画定する
ために一対の比較的に剛性のプレートを使用して形成さ
れる。これらのプレートは、任意の適宜の剛性物質から
形成することが可能である。例えば、それらは、低コス
トのセラミックから構成することが可能であり、又は高
い電力散逸が所望される場合には金属から構成すること
も可能である。該プレートは、パッケージを形成する場
合に使用されるリードフレーム上に位置された弾性で絶
縁性のＯリングによって互いに離隔される。該Ｏリング
は、半導体チップ領域の外側で且つパッケージを形成す
る場合に使用されるべきプレートの端部の内側において
リードフレーム上に形成される。１個又はそれ以上のチ
ップの形態での半導体装置が該リードフレーム及びチッ
プボンディングパッドへ接続されているリードフレーム
フィンガと関連している。リードフレーム及び半導体チ
ップは、該パッケージプレートのうちの１つと関連して
おり、且つその組立体は、指向された第二プレートと共
に、その組立体を収容するキャビティを持ったトランス
ファモールド内に配置させる。モールドキャビティの面
が該プレートに対して押圧し、従って、該プレートはリ
ードフレームビードに対して押圧され、従ってＯリング
が圧縮され、従って半導体チップの両側に分離されたプ
レートを保持する。次いで、従来のプラスチックリング
を該プレートの端部の周りにトランスファモールドによ
り成形し、従ってリードフレームフィンガは従来の態様
でそれを介して延在する。このモールディングシステム
においては、Ｏリングビードが、モールド用化合物の進
入を防止し、且つ該プレートは、該ビードと共に、半導
体チップの周りにキャビティを形成する。該プレートの
周辺部は、モールドされたプラスチックで取囲まれてお
り、そのモールドされたプラスチックは、該プレートを
一体的に連結させて一体的なパッケージ構成体を形成す
る。所望により、プレートの端部は、プラスチック内に
キー結合され、それらが堅牢に維持されるような形状と
することが可能である。
【０００６】リード数の多いパッケージが形成される場
合には、ダムバーを有することのないリードフレームを
使用することが可能である。この場合には、絶縁性で弾
性的なＯリングが、ダムバーが通常位置される領域に形
成される。このＯリングは、カプセル化モールド用ダイ
キャビティ端部と整合して位置される。このモールド用
ダイが閉じられると、キャビティの端部がＯリングと噛
み合い、該Ｏリングはその際に圧縮されモールディング
のバリが発生することを排除すべく作用する。従って、
Ｏリングは、モールド成形されるプラスチックの外側端
部を画定し、且つ従来のダムバーは不要である。所望に
より、このＯリングを可溶性プラスチックで構成し、モ
ールド成形した後に溶媒を使用して除去することが可能
である。
【０００７】
【実施例】本発明は、図１に示した半導体装置パッケー
ジ１０において具体化されている。上表面と同一面上の
プレート１１が、所定位置にモールド成形されたプラス
チックリング１２によって底部プレート（図１において
は見えない）と整合して保持されている。リード１３が
プラスチックカプセル化パッケージの技術において公知
の態様で、該プラスチックリングを貫通して延在してい
る。リード１３は、従来のリードフレームの態様で形成
されており且つ従来の態様でモールド成形したプラスチ
ックリング１２内に収納されている。リードフレーム物
質としては銅が好適であるが、その他の適宜の金属を使
用することが可能である。
【０００８】図２は、図１において２−２線に沿ってと
ったパッケージ１０の概略断面を示している。図３
（Ａ），（Ｂ），（Ｃ）は、図２のプラスチックシール
領域の幾つかの変形例を示した各拡大概略図である。上
部プレート１１は、その態様する底部プレート１４と共
に、組立の前にリード１３を組込んだリードフレーム上
に形成された弾性的なプラスチックビード１５によりキ
ャビティ型のパッケージを形成している。
【０００９】図３（Ａ）においては、プレート１１及び
１４は金属プレートパンチング操作で使用されるパンチ
面により形成することが可能な傾斜端部を有している。
図３（Ｂ）においては、プレート１１′及び１４′は、
典型的には機械加工によって形成される凹入端部を有し
ている。何れの形態においても、端部の形状は、プラス
チックリング１２と共同して、該プレートをそれらの最
終的な位置へキー結合させている。図３（Ｃ）において
は、弾性的なビード１５がリード１３の上側にのみ設け
られている。リード１３の下側には例えばポリイミドの
シート等の適宜のテープからなる平坦リング１５′が設
けられている。
【００１０】図４は本発明の一実施例に基づく好適なパ
ッケージ組立プロセスを示したフローチャートである。
このプロセスにおける重要なステップはブロック１９で
示した、Ｏリングを付与するステップである。半導体装
置チップ１６は、従来の如くに用意され、且つリードフ
レームボンディングパッド１７上に装着され、該リード
フレームボンディングパッド１７は底部プレート１４と
関連している。チップ１６上のボンディングパッドは、
ワイア１８によってリードフレームフィンガ１３へ接続
される。
【００１１】パッケージ１０は、以下の好適な態様で形
成される。最初に、通常の態様でリードフレームが用意
され、且つ弾性的なプラスチックビード１５がリングの
形態で付与され、該リングはチップボンディングパッド
を取囲み、従ってリードフレームフィンガの内側延長部
は、リングの内側に延在する。該リングは、プレート１
１及び１４よりも小さな直径を有している。好適には、
該リングは、例えば、液体モノマの形態でダウコーニン
グ社からＲ−６１０２として購入可能なポリイミドで形
成することが可能である。該モノマは、リードフレーム
上にシルクスクリーンで付着させるか又は移動する注射
針により付着させることが可能である。所望により、そ
れは、リードフレーム上の所定位置にモールドさせるこ
とが可能である。適宜のモノマを付与した後に、それを
好適な加熱方法により所定位置に硬化させる。例えば、
７０℃において１時間の間加熱し、次いで１５０℃にお
いて２時間の間加熱する。別法としては、ＲＴＶシリコ
ンラバーを液体の形態で付与し且つ所定位置に硬化させ
ることが可能である。
【００１２】図３（Ｃ）の実施例に示した如く、該リン
グは、最初に、平坦なプラスチックリングをリード１３
の下側へ接着させ次いで上述した如くビード１５を該リ
ードの上側へ付与することにより製造することが可能で
ある。プラスチックリング１５′は、好適には、リード
１３及びテーブプレート１４の両方に対して面接着する
Ｂステージ型エポキシでコーティングしたシート状のポ
リイミドとすることが可能である。本発明のこの実施例
においては、ボンディングパッド１７は、所望により、
除去することが可能であり、且つチップ１６をテーブプ
レート１４へ直接的に固着させることが可能である。
【００１３】リング１５は、所望のパッケージの厚さを
与えるために、それに対してプレート１１及び１４が押
圧されねばならない充分な厚さに構成されている。この
圧縮は、以下に説明する如く、リング１２を付与するた
めに使用されるプラスチックカプセル化トランスファモ
ールド内において行なわれる。ビード１５をリードフレ
ーム上に形成した後に、半導体チップ１６をリードフレ
ームボンディングパッドへ取付ける。好適なＯリング付
与がチップ取付け前に示されているが、所望により、そ
れは、半導体チップをリードフレームと関連させた後に
付与することも可能である。この別法は図４に点線で示
してある。チップのボンディングパッドは従来のワイア
ボンドによりプラスチックリング内側のリードフレーム
フィンガへ接続されている。ワイア１８と上部プレート
１１との間に適宜のクリアランス即ち間隙が、ビード１
５を充分に厚くすることにより与えられている。しかし
ながら、所望により、該ワイアを収容するために、上部
プレート１１に凹所を設けることも可能である。アルミ
ニウムのワイアボンディングを使用しているが、リード
フレームボンディングパッド及び金属フィンガの内側端
部をアルミニウム層でコーティングすることが可能であ
る。このことは、超音波によりボンドさせたアルミニウ
ムワイアを容易に受付ける銅リードフレームに対する適
宜な表面を提供する。
【００１４】別法として、チップボンディングパッドを
テープフィンガへ接続させるために熱圧縮ボンディング
を使用することが可能である。この組立方法において
は、リードフレームボンディングパッドを除去すること
が可能である。テープアッセンブリィボンディング（Ｔ
ＡＢ）に関連するこの動作においては、薄い銅の中間リ
ードフレームが形成されて、チップのボンディングパッ
ドと噛み合う内側に延在するフィンガパターンが与えら
れる。これらのフィンガパターンは、リードフレームフ
ィンガと噛み合う即ち係合する外側に延在する部分を有
している。最初に、ＴＡＢフィンガが内側リードボンド
において、チップボンディングパッドへ熱圧縮ボンドさ
れる。次いで、該チップ及びそれと関連するフィンガが
ＴＡＢアッセンブリィテープから切除される。次いで、
チップと関連したフィンガが、外側リードボンドにおい
て、リードフレームフィンガへ熱圧縮ボンドされる。Ｔ
ＡＢアッセンブリィにおいて、チップとそのパッケージ
との間の接続は平坦的であり、且つ上部プレート１１の
下側には殆どクリアランス即ち間隙が必要とされること
はない。更に、所望により、リードフレームフィンガ
は、ＩＣチップボンディングパッドと直接的に噛み合う
ように構成することが可能である。従って、所望によ
り、チップは、ＴＡＢを使用して直接的にリードフレー
ムと関連させることが可能であり、且つ中間リードフレ
ームを除去することが可能である。
【００１５】理解すべきことであるが、単一の半導体チ
ップについて説明したが、複数個のチップを有する構成
を使用することも可能である。この場合には、複数個の
チップがボンディングパッド（又は直接的にプレート１
４）へ取付けられ、且つ所望によりリードフレームフィ
ンガへ相互接続される。従って、比較的複雑な回路を構
成することが可能である。
【００１６】チップが装着され且つリードフレームテー
プフィンガへ接続された後に、リードフレームボンディ
ングパッドがテーブプレート１４へ固着される。別法と
して、リードフレームボンディングパッドが、上述した
如く、除去されている場合には、チップ１６は、直接的
に下部プレート１４へ取付けられる。このことは、典型
的には、半田付けにより行なわれるが、所望により、接
着性ボンドを使用することも可能である。例えば、銀粒
子を混入させたポリイミド接着剤は、適宜の熱伝導性を
与え且つ信頼性のあり弾性のある長期間安定なアッセン
ブリィ即ち組立体を提供する。このようなボンドは、下
部プレート１４の熱膨張がチップ１６の熱膨張と著しく
異なる場合に極めて有用である。所望により、Ｏリング
１５を、１つ又はそれ以上の接着剤からなるビードによ
りテーブプレートへ接着させ、その際に良好に確立され
たアッセンブリィ即ち組立体を形成することが可能であ
る。Ｏリング１５のテーブ部分１５′がテープである図
３（Ｃ）の場合においては、それをプレート１４へボン
ドさせるためにＢステージ型エポキシ面を使用すること
が可能である。
【００１７】次いで、取付けたチップ１６及びテーブプ
レート１０と共に、該テープをカプセル化トランスファ
モールドにおける下部プラテン上に配置させる。該モー
ルドプラテンは、凹所乃至はキャビティを有しており、
その場合に幅広面は下部プレート１４よりも一層大き
い。次いで、上部プレート１１を下部プレート１４と整
合させて該組立体の上部に配置させる。所望により、該
上部プレートを、リードフレームＯリングビード１５上
の所定の位置にセメント即ち接着させることが可能であ
る。次いで、該トランスファモールドを閉じ、従って上
部プラテンにおけるキャビティは下部プラテンのキャビ
ティと整合する。これらのトランスファモールドのプラ
テンは、閉じられた場合に、キャビティの面は、プラテ
ン１１及び１４に沿ってビード１５から構成されるサン
ドイッチ構成体よりもより近くに位置するように構成さ
れている。従って、該アッセンブリィ即ち組立体は圧縮
され、従ってビード１５は押し潰されて平坦化される。
この作用により、トランスファモールディング期間中に
流動性のカプセル化物質が進入することを排除するシー
ルを与えている。該プレートとモールドキャビティ面と
の間の接触状態も、流動性のカプセル化物質がプレート
面から排除されるようなものである。従って、流動性の
カプセル化物質がモールドキャビティ内に強制的に供給
されると、それはプレート１１及び１４を取囲むプラス
チックカプセル化物質からなるリング１２を形成する。
【００１８】図５は、本発明を実施するのに適したリー
ドフレームパターンを示している。この図は、簡単化の
ために、リードフレームフィンガパターンの１つの角部
のみを示している。この図は、単一の完全なフィンガパ
ターンを得るためには、７回繰返されるパターンの一部
を示している。従って、この図においては、１２本のフ
ィンガが示されているに過ぎないが、完成したパッケー
ジは、図１の２０ピンパッケージ構成体に一般的に示さ
れる如く、４つの側部上に配列された９６本のピンを有
している。リードフレームチップボンディングパッド１
７が、その４つの角部においてフィンガへ取付けられて
おり、そのうちの１つが２１で示されている。このよう
な４個のフィンガが、パッド１７をメインのテープセグ
メント２０へ接続させている。理解すべきことである
が、上述した如く、ＴＡＢスパイダボンディングが使用
されるべき場合には、図５に示したパターンはパッド１
７とフィンガ２１とを排除するものである。プラスチッ
クビード１５が、上述した如くテープフィンガへ付与さ
れ、且つその位置は、上部プレート１１及び下部プレー
ト１４の端部を表わす点線２２の内側に位置している。
該フィンガパターンは、ボンディングパッド１７の手前
で終端する内側端部及び究極的にパッケージピンを形成
する外側延長部１３からなるアレイを有している。該フ
ィンガパターンは、オプションとして、各々が中央孔を
有する複数個の拡大部分からなる行２３を有している。
更に、一連の金属リンク２４が、隣接するフィンガを一
体的に連結しており、従ってダムバーが形成されてい
る。該パッケージがトランスファモールド成形される場
合には、該モールドは、ダムバー２４の左側端部と整合
する端部を持ったキャビティを有している。従って、ト
ランスファモールド成形が行なわれる場合には、該ダム
バーは、流動性のモールド用化合物が流失することを制
限することによりモールドのバリが形成されることを防
止する。トランスファモールドが行なわれる場合には、
プラスチックのカプセル化物質が該フィンガ内の孔を介
して通過し、従って硬化した後に、リードフレームは該
プラスチックに確実にキー止めされる。
【００１９】注意すべきことであるが、２番目のダムバ
ータイプの構成が２５で示されている。このダムバー
は、フィンガ１３が比較的長い場合にオプションにより
使用されるものであり、且つ該フィンガを取扱い期間中
にそれらの所望の位置に維持すべく作用する。トランス
ファモールディングを完了した後に、プラスチックを硬
化させ、従ってプラスチックリング１２はそこから外側
に延在する金属フィンガ１３と共に完成される。次い
で、その組立体をアッセンブリィテープから切除し、且
つダムバー要素は、例えばパンチング、クリッピング又
はレーザビーム蒸発化等の手段により除去する。この後
者の方法は、最もリード数の多いパッケージに対して選
択されるものの１つである。実際に、ダムバーを除去す
る能力は、よりリード数の多い構成体を製造する上での
主要な制限のうちの１つである。切除した後に、パッケ
ージリードを所望の形状とさせ、クリーニングし、且つ
耐腐食性コーティングを与える。以上により、パッケー
ジは使用する準備がなされる。図７は、ダムバーを取除
いたテープ構成体を示している。これは、ダムバーなし
テープアッセンブリィ方法及び構成体として知られてい
るものである。理解すべきことであるが、ダムバーなし
テープアッセンブリィはダムバーの除去が問題となるリ
ード数の多いパッケージングにおいて極めて有用なもの
であるが、モールディングのバリが発生することを回避
すべき任意のトランスファモールドプロセスにおいて使
用することが可能なものである。
【００２０】図７に示した如く、プラスチックビード２
７がリードフレームへ付与されており、それは、図５の
ものとほぼ同様なものとして示されている。側部レール
２６が、フィンガ１３の外側端部を連結しており、且つ
ビード２７がフィンガの内側端部を所定位置に保持して
いる。内側端部が更に所定の位置に確保されるべき場合
には、フィンガの安定性を確保するために位置２２にお
いて従来の態様でポリイミドテープ（不図示）を付与す
ることが可能である。明らかに、ダムバーＯリング２７
及び何れの付加的なフィンガ固定手段を、チップ組立の
前に、テープへ付与すべきである。通常、半導体チップ
は、点線１６′によって示した区域の内側においてリー
ドフレームボンディングパッド１７上に装着される。従
って、チップボンディングパッドは、図５に関して上述
した如く、ワイア（又は、ＴＡＢスパイダを使用するこ
とも可能）によってテープフィンガの内側端部へ接続さ
れている。
【００２１】該テープは、半導体チップと共に、トラン
スファモールド内に配置させ、パッケージハウジングを
形成するために該モールドへカプセル化用化合物を付与
する。該モールドは、該パッケージを画定する凹所を有
しており、且つこれらの凹所はビード２７の内側端部と
噛み合う端部を有している。トランスファモールドが、
そのＯリングビード及び装着した半導体チップと共に、
該テープ上で閉じられると、弾力性のあるビードは変形
し且つモールドキャビティを封止する。流動性のあるカ
プセル化物質が強制的に該モールド内に供給されると、
ビード２７の作用により、モールドの外側にカプセル化
物質が逃げることが防止される。従って、ダムバーを使
用することなしに、モールド成形により発生されるバリ
は回避される。
【００２２】図８は、図７に示した位置においてとった
Ｏリング２７の断面を示しており、且つ好適な形状の要
素をモールドする関係を示している。要素３０及び３１
は、半導体装置をカプセル化するために使用されるトラ
ンスファモールドの一部を示している。理解される如
く、モールド要素は、通常の態様で、リードフレームの
フィンガ１３と噛み合い且つ該フィンガ１３をクランプ
する面を有している。モールド要素は、更に、モールド
要素３０及び３１によって形成されるキャビティの内側
周辺部周りに延在するノッチ３２及び３３を有してい
る。これらのノッチは、該モールドがＯリングビード２
７と接触する箇所においてモールド面の間隔を形成して
おり、それにより、該モールドが閉じられた場合に、所
望のビードの変形を得ることが可能である。従って、理
解される如く、ビード２７はモールドキャビティをシー
ル即ち封止する作用をなし、その際にトランスファモー
ルディングの注入期間中にモールド用の流体が逃げるこ
とを防止している。
【００２３】Ｏリングビードを使用することにより、モ
ールディングした後に、凹所を有するプラスチックカプ
セル化物質が得られる。これは、図９に明瞭に示されて
いる。図９は、当該技術分野において公知なプラスチッ
クリード付きチップキャリア（ＰＬＣＣ）の一部３４を
示している。この構成においては、ビードフレームフィ
ンガ１３は、カプセル化した装置を硬化し且つアッセン
ブリィテープから切除した後に、下方向へ形成される。
該リードは形成され且つモールドしたパッケージ内に形
成されたリップ３５の周りに湾曲状とされる。
【００２４】最後に、所望により、カプセル化した後
に、Ｏリングビード２７を除去することが可能である。
しかしながら、それは絶縁体であるので、最終的な製品
においてもその位置に残存させることが可能である。Ｏ
リングが所定の位置に残存される場合には、モールディ
ングの後に、それはリードに対する歪み緩和要素として
作用することが可能である。該リードが、例えば図９に
示した如く、屈曲される場合には、特に、それらがプラ
スチックハウジング３４の外側に出る箇所においてかな
りの歪みが導入される。Ｏリングダムバーは柔軟性があ
るので、それは、その結果発生する歪みを吸収し且つ緩
和する作用を与えることが可能である。
【００２５】ある場合においては、モールディングを完
了した後にＯリングダムバーを除去することが望ましい
と考えられる場合がある。これらの場合においては、Ｏ
リングを、適宜の溶媒により溶融することが可能な物質
から形成することが必要である。通常Ｏリングを形成す
る場合の好適な物質であるポリイミドは、モールディン
グの後に除去することが困難である。それを除去するに
は、パッケージ化した装置に対して有害な溶媒を必要と
する。Ｏリングダムバーの場合、水溶性で柔軟性のある
プラスチックを使用することが望ましい。例えば、適宜
のプラスチック物質としては、１６９７ワンダーマスク
（Ｗｏｎｄｅｒ Ｍａｓｋ）Ｗという商標名でテクスプ
レイ，インコーポレイテッドから入手可能な高粘度の熱
硬化性の柔軟性のある半田マスク組成物である。この物
質は、液状で入手可能であり、容易に配給され、熱硬化
性であり、且つ硬化した後に、水に溶けるものである。
別の適宜のプラスチックとしては、ポリブタジエン−ポ
リアクリレートがあり、それはＦＪＭ−１０ ＵＶ Ｒ
ｅｓｉｎという商標名でフジインダスツリアルカンパ
ニ，リミテッドから入手可能な柔軟性のあるＵＶ硬化性
プラスチックである。このフジインダスツリアルカンパ
ニは、更に、その硬化した状態においてこの物質に対す
るアルカリ溶媒を供給している。
【００２６】別の適宜のＯリングダムバー物質は、ペン
シルバニア州のパオリにあるＰＰＩアドフィーシブプロ
ダクツ社から入手可能なＲＤ１３１として知られるタイ
プのアクリリックをベースとした接着剤がある。この物
質は、約２５ミクロンの厚さの水溶性のアクリリック接
着性表面層と共に、約４６ミクロンの厚さの水溶性アク
リリックテープを有している。このテープを銅のリード
フレームテープの両面へ付与することが可能なストリッ
プへ切断する。該接着剤が、該ストリップをリードフレ
ームへ接着させ、且つ該プラスチックはリードフレーム
フィンガの間の空間内に押し出されてＯリング構成体を
完成する。組立後に、該テープを、撹拌を伴って約１０
分間の間約７０℃に加熱した水の中で除去させることが
可能である。
【００２７】図１０はダムバーなしパッケージング方法
の動作プロセスを示したフローチャートである。このプ
ロセスの殆どは図４のプロセスと類似しており、従って
これら２つのプロセスは両立性があり且つ容易に一体化
させることが可能である。ダムバーなしプロセスを使用
する主要な利点のうちの１つは腐食箇所を除去すること
である。銅のリードフレームが使用される殆どの適用例
においては、アッセンブリィテープは耐腐食性コーティ
ングでコーティングされている。このコーティングは、
組立前にテープへ付与することが可能であり、又は、そ
れは、モールディングの後に、プラスチックパッケージ
から延在するリードへ付与することが可能である。両方
の場合において、ダムバーは、コーティング期間中所定
位置にある。次いで、ダムバーが除去される場合には、
前にダムバーが存在していた箇所において銅が露出され
る。従って、銅のリードが化学的にアタックされる箇所
において腐食位置が発生される。しかしながら、Ｏリン
グダムバーなしプロセスの場合には、腐食防止層は不変
のまま残存され、腐食位置が形成されることはない。
【００２８】理解すべきことであるが、このダムバーな
し方法は、任意のプラスチックカプセル化製品について
使用することが可能なものである。それは、更に、図１
乃至５に関して説明した組立体構成及びプロセスと共に
使用することも可能である。この動作においては、２つ
のビードが付与され、即ち一方のビードが図示される如
く位置２７において、次いで他方のビードが要素１５と
して図５に示される如く位置２２の内側に設けられる。
これら２つのビードは、ダムバーが存在しない場合であ
っても、テープフィンガを所定位置に完全に固定するも
のであることが明らかである。次いで、爾後にダムバー
除去を行なう必要がないという点を除いて、図１乃至５
に関して上述した組立プロセスが続いて行なわれる。図
１のモールド成形したプラスチックキャビティパッケー
ジが得られる。唯一の違いは、図９に示される如く、プ
ラスチックリング１２を取囲むフィンガ１３上にプラス
チックビードが設けられているという点である。
【００２９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図１】 本発明を使用した正方形パッケージの概略斜
視図。
【図２】 図１に示した２−２線に沿ってとったパッケ
ージの概略断面図。
【図３】 図２において３−３に沿ってとった封止領域
の拡大概略図であって、（Ａ）はシートストックからパ
ンチングにより形成された金属プレートを使用して構成
されたシールを示した概略図、（Ｂ）は凹入状に形成さ
れた端部を有するプレートを使用して構成されたシール
を示した概略図、（Ｃ）は下部部分が柔軟性のあるビー
ドを載置した平坦なテープセグメントであるＯリング構
成を示した概略図。
【図４】 本発明を実施するための１プロセスを示した
フローチャート図。
【図５】 フィンガ構成体及び半導体装置パッケージを
形成する柔軟性のあるＯリングの位置を示した金属性リ
ードフレームの一部を示した概略平面図。
【図６】 図５において６−６の線に沿ってとったリン
グ１５の部分的概略断面図。
【図７】 ダムバーがなく且つ従来のバリ防止用ダムバ
ーの代わりにプラスチックＯリングを設けた金属性リー
ドフレームの一部を示した概略平面図。
【図８】 Ｏリングダムバーとリードフレームピンとの
関係を示した一対のトランスファモールディング用ダイ
要素の部分的概略断面図。
【図９】 Ｏリングダムバーを組込んだプラスチックチ
ップキャリアパッケージの一部を示した概略斜視図。
【図１０】 Ｏリングダムバー組立用のプロセスを示し
たフローチャート図。
【符号の説明】 １０ 半導体装置パッケージ １１ 上部プレート １２ プラスチックリング １３ リードフレームフィンガ １４ 下部プレート １５ プラスチックビード（Ｏリング） １６ 半導体装置チップ １７ ボンディングパッド １８ ワイア
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ランジャ ジェイ． マシュー アメリカ合衆国， カリフォルニア 95117， サン ノゼ， ハイビスカス レーン 962 (72)発明者 チョク ジェイ． シア アメリカ合衆国， カリフォルニア 95008， キャンベル， カラド コー ト 1665 (56)参考文献 実公 昭46−32732（ＪＰ，Ｙ１) 米国特許4629824（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/02 H01L 21/56 H01L 23/28

Claims (29)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップパッケージにおいて、半導
    体チップ上のボンディングパッドパターンへ接続すべく
    アレイ状に内側が終端しており且つパッケージピンアレ
    イを形成すべく外側に延在するフィンガ部分延長部を持
    ったリードフレームが設けられており、前記内側に延在
    するフィンガの端部を包囲するために前記リードフレー
    ムフィンガパターン上に位置された弾性絶縁性物質から
    なるビードが設けられており、前記ビードによって取囲
    まれる区域よりも大きな区域で且つ実質的に剛性の上部
    及び下部プレートが設けられており、前記プレートは前
    記ビードに対して押圧されており従って前記外側に延在
    するフィンガ部分は前記プレートの端部を超えて外側へ
    延在しており、前記プレートの端部の周りに形成された
    モールド成形された絶縁性リングが設けられており、前
    記リングは、前記モールド成形したリングを介し且つそ
    れを超えて突出する前記外側に延在するフィンガを有す
    る前記パッケージの周辺部を画定する外側寸法を有して
    おり、前記リードフレームフィンガ部分へ接続したボン
    ディングパッドを有する半導体チップが設けられている
    ことを特徴とする半導体チップパッケージ。
  2. 【請求項２】 請求項１において、前記半導体チップボ
    ンディングパッドがワイアボンドによって前記リードフ
    レームフィンガへ接続されていることを特徴とする半導
    体チップパッケージ。
  3. 【請求項３】 請求項１において、前記半導体チップボ
    ンディングパッドがアッセンブリィテープによって前記
    リードフレームフィンガへ接続されていることを特徴と
    する半導体チップパッケージ。
  4. 【請求項４】 請求項１において、複数個の半導体チッ
    プが設けられていることを特徴とする半導体チップパッ
    ケージ。
  5. 【請求項５】 請求項１において、前記モールド成形し
    た絶縁性リングが前記上部及び下部プレートの外側面と
    同一面上の上部及び下部面を有することを特徴とする半
    導体チップパッケージ。
  6. 【請求項６】 請求項１において、前記プレートのうち
    の少なくとも１つが金属であり且つ前記半導体チップが
    前記金属に対し熱関係でボンディングされていることを
    特徴とする半導体チップパッケージ。
  7. 【請求項７】 請求項６において、前記半導体チップが
    前記金属プレートに対し半田付けされていることを特徴
    とする半導体チップパッケージ。
  8. 【請求項８】 請求項６において、前記半導体チップが
    熱伝導性の接着剤を使用して前記金属プレートへ接着さ
    れていることを特徴とする半導体チップパッケージ。
  9. 【請求項９】 請求項５において、前記プレートが、前
    記モールド成形した絶縁性リングに対してのキー止め手
    段を有する端部を有しており、その際に前記プレートが
    組立後所定位置に確実に保持されることを特徴とする半
    導体チップパッケージ。
  10. 【請求項１０】 請求項５において、前記プレートがセ
    ラミックから構成されることを特徴とする半導体チップ
    パッケージ。
  11. 【請求項１１】 請求項１０において、前記セラミック
    が、基本的に、アルミナから構成されており、且つ前記
    半導体チップが前記プレートのうちの１つの内側面へ固
    着されていることを特徴とする半導体チップパッケー
    ジ。
  12. 【請求項１２】 半導体チップパッケージを形成する方
    法において、 半導体チップを形成し、 前記半導体チップへ接続すべき内側に延在するフィンガ
    部分を具備すると共に前記パッケージピンとして作用す
    べき外側に延在するフィンガ部分を具備するフィンガパ
    ターンを有する金属リードフレームを形成し、前記内側
    に延在するフィンガ上に弾性絶縁性プラスチックからな
    るビードを形成し、 前記ビードの外側寸法よりも大きな一対のプレートを形
    成し、 前記ビードが前記プレート周辺部の内側に位置するよう
    に前記プレートのうちの前記一方に関して前記リードフ
    レームを位置決めし、 前記フィンガの前記内側端部を前記半導体装置へ接続
    し、 前記プレートの他方のものを前記プレートの前記一方と
    整合して位置決めし、前記両プレートを共に押圧してそ
    れらを前記ビードに対して押圧させ、 前記プレートの周辺端部周りに絶縁性リングをモールド
    成形し、その際に前記プレートが前記パッケージの平坦
    面となり且つ前記リングが前記プレートを所定位置に保
    持し前記パッケージを完成する、 上記各ステップを有することを特徴とする方法。
  13. 【請求項１３】 請求項１２において、複数個の半導体
    チップが形成され且つ前記リードフレームフィンガへ接
    続されることを特徴とする方法。
  14. 【請求項１４】 請求項１２において、前記位置決めス
    テップが、更に、前記ビードを前記プレートのうちの前
    記一方のプレートへ接着するステップを有することを特
    徴とする方法。
  15. 【請求項１５】 請求項１２において、前記リードフレ
    ームが、ボンディングパッドを有しており、且つ前記半
    導体チップが最初に前記ボンディングパッドへ固着され
    ることを特徴とする方法。
  16. 【請求項１６】 請求項１２において、更に、 前記一対のプレートが、前記モールド成形されたリング
    内へキー結合され且つ前記プレートを前記リング内に堅
    牢に保持すべく形状とされた凹入部分を有する周辺端部
    を有するように形成する、 上記ステップを有することを特徴とする方法。
  17. 【請求項１７】 請求項１２において、前記プレートの
    うちの少なくとも１つが金属から製造され且つ前記半導
    体チップがそれに対して熱的に固着されることを特徴と
    する方法。
  18. 【請求項１８】 請求項１７において、前記金属が銅で
    あることを特徴とする方法。
  19. 【請求項１９】 請求項１６において、前記プレートが
    セラミック形状で製造されることを特徴とする方法。
  20. 【請求項２０】 請求項１９において、前記セラミック
    が高アルミナ含有物質であることを特徴とする方法。
  21. 【請求項２１】 請求項１６において、前記モールド成
    形が前記パッケージの外形を画定する成形用キャビティ
    を持ったトランスファモールドで実施されることを特徴
    とする方法。
  22. 【請求項２２】 請求項２１において、前記成形用キャ
    ビティが、前記一対のプレートに対応する面を有し且つ
    前記トランスファモールドを閉じた場合に前記押圧ステ
    ップを発生させる間隔を有するように構成されているこ
    とを特徴とする方法。
  23. 【請求項２３】 リードフレームダムバーが除去され半
    導体チップをパッケージ内にカプセル化する方法におい
    て、 ダムバーによって相互接続されることのないフィンガを
    持ったフィンガパターンを有する金属リードフレームを
    形成し、前記フィンガは前記半導体チップへ接続される
    べき内側延長部を有すると共にパッケージピンとなるべ
    き外側延長部を有しており、 前記パッケージの周辺部を画定するリングの形態で前記
    リードフレーム上に柔軟性及び弾力性のある絶縁性物質
    からなる第一ビードを形成し、前記第一ビードは前記フ
    ィンガを前記リードフレーム内の所定の位置に保持すべ
    く作用し、 前記半導体チップ及び前記リードフレームを一体的に組
    立て、その際に前記内側延長部が前記半導体装置へ電気
    的に接続され、 前記組立体を前記パッケージを画定するキャビティを持
    ったトランスファモールド内に位置決めし、且つ前記キ
    ャビティは前記第一ビードの厚さよりも小さな間隔で噛
    み合う端部を有しており、 前記第一ビードが前記キャビティ端部と整合するように
    前記位置決めステップを制御し、 前記モールドを閉じ、 プラスチックのカプセル物質をモールディングして前記
    パッケージを形成し、尚前記ビードは、前記トランスフ
    ァモードにより変形されると、前記カプセル物質を閉じ
    込め且つバリを除去し、 前記プラスチックのカプセル物質を硬化させて前記パッ
    ケージを形成する、上記各ステップを有することを特徴
    とする方法。
  24. 【請求項２４】 請求項２３において、更に、前記半導
    体チップを前記リードフレーム上に直接的に固着するス
    テップを有することを特徴とする方法。
  25. 【請求項２５】 請求項２４において、前記固着が、前
    記リードフレームの一部として形成されたボンディング
    パッドにより達成されることを特徴とする方法。
  26. 【請求項２６】 請求項２４において、前記固着が、金
    属フィンガを前記半導体チップへ直接的にテープアッセ
    ンブリィボンディングすることにより達成されることを
    特徴とする方法。
  27. 【請求項２７】 請求項２３において、更に、前記フィ
    ンガパターンを前記半導体チップへ接続させる前に前記
    フィンガの前記内側端部を所定位置に保持するリングの
    形態の弾性絶縁性プラスチックからなる第二ビードを付
    与するステップを有することを特徴とする方法。
  28. 【請求項２８】 請求項２３において、更に、前記硬化
    ステップが完了する前に前記第一ビードを除去するステ
    ップを有することを特徴とする方法。
  29. 【請求項２９】 請求項２８において、前記弾性絶縁性
    プラスチックが水に可溶性であり且つ前記除去ステップ
    が水を付与することにより達成されることを特徴とする
    方法。
JP29130991A 1990-11-08 1991-11-07 Ｏリングパッケージ Expired - Fee Related JP3340455B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US61064090A 1990-11-08 1990-11-08
US07/661,962 US5185653A (en) 1990-11-08 1991-02-28 O-ring package
US07/751,360 US5270262A (en) 1991-02-28 1991-08-22 O-ring package
US751360 1991-08-22
US610640 1991-08-22
US661962 1996-06-12

Publications (2)

Publication Number Publication Date
JPH04284650A JPH04284650A (ja) 1992-10-09
JP3340455B2 true JP3340455B2 (ja) 2002-11-05

Family

ID=27417031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29130991A Expired - Fee Related JP3340455B2 (ja) 1990-11-08 1991-11-07 Ｏリングパッケージ

Country Status (1)

Country Link
JP (1) JP3340455B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10223035A1 (de) 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE10348715B4 (de) 2003-10-16 2006-05-04 Infineon Technologies Ag Verfahren zum Herstellen eines Flachleiterrahmens mit verbesserter Haftung zwischen diesem und Kunststoff sowie Flachleiterrahmen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629824A (en) 1984-12-24 1986-12-16 Gte Products Corporation IC package sealing technique

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629824A (en) 1984-12-24 1986-12-16 Gte Products Corporation IC package sealing technique

Also Published As

Publication number Publication date
JPH04284650A (ja) 1992-10-09

Similar Documents

Publication Publication Date Title
US5270262A (en) O-ring package
JP3062192B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
US6841414B1 (en) Saw and etch singulation method for a chip package
KR100623505B1 (ko) 반도체장치 제조방법
JP3420057B2 (ja) 樹脂封止型半導体装置
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
US5185653A (en) O-ring package
JP2002076228A (ja) 樹脂封止型半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JPH05226564A (ja) 半導体装置
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
JP3478139B2 (ja) リードフレームの製造方法
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP3340455B2 (ja) Ｏリングパッケージ
JP2002093982A (ja) 半導体装置及びその製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003068958A (ja) ディスクリート用パッケージ及びその製造方法
JP3843654B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3431993B2 (ja) Ｉｃパッケージの組立方法
EP0484772A2 (en) Semiconductor package and method of fabrication
JP2001077283A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPH09172126A (ja) 樹脂封止型半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees