JPH04284650A - Oリングパッケージ - Google Patents

Oリングパッケージ

Info

Publication number
JPH04284650A
JPH04284650A JP29130991A JP29130991A JPH04284650A JP H04284650 A JPH04284650 A JP H04284650A JP 29130991 A JP29130991 A JP 29130991A JP 29130991 A JP29130991 A JP 29130991A JP H04284650 A JPH04284650 A JP H04284650A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
lead frame
bead
ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29130991A
Other languages
English (en)
Other versions
JP3340455B2 (ja
Inventor
Andrew P Switky
アンドリュー ピイ. スウィトキー
Ranjan J Mathew
ランジャ ジェイ. マシュー
J Shia Chok
チョク ジェイ. シア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/661,962 external-priority patent/US5185653A/en
Priority claimed from US07/751,360 external-priority patent/US5270262A/en
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of JPH04284650A publication Critical patent/JPH04284650A/ja
Application granted granted Critical
Publication of JP3340455B2 publication Critical patent/JP3340455B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大略、半導体装置のパ
ッケージに関するものであって、更に詳細には、プラス
チックでカプセル化した装置のトランスファモールド技
術に関するものである。
【0002】
【従来の技術】セラミックハーメチック(気密封止)半
導体パッケージングは、幾つかの所望の利点を与えるの
で、高信頼性のパッケージングの好適な方法である。一
度封止されると、該パッケージは実質的に環境と遮断さ
れる。最終的なシール即ち封止は、半導体装置に対して
応力を加えることのない環境において実施することが可
能であり、且つこの環境は半導体装置の寿命に亘って維
持することが可能である。しかしながら、このようなパ
ッケージは高価である。多くの場合において、パッケー
ジのコストは、それが収容するチップを製造するコスト
を遥かに超えるものである。一方、公知のプラスチック
モールドした半導体装置は廉価に製造することが可能で
ある。典型的に、収納されているチップを製造するコス
トがパッケージよりも高く、このことは好ましい経済的
条件である。プラスチックカプセル化は容易であり且つ
廉価であるが、幾つかの欠点を有している。それらの欠
点のうちの最大のものは、このようなカプセル化はハー
メチック、即ち気密封止ではないという点である。この
ようなパッケージングは、長期間に亘る環境からの異物
が進入し、それが半導体チップに悪影響を与えることを
許容する。これは困難な問題であるが、半導体チップの
製造業者は保護シールコーティングの技術を改良し、ハ
ーメチックシールが不必要な状況となっている。厳しい
環境においてのプラスチックでカプセル化した半導体チ
ップの信頼性は、ハーメチックパッケージングが常に魅
力的なものではないレベルへ改善されている。確かに、
コスト/利点の関係が現在のところハーメチックパッケ
ージングに対し不利である。このことは、装置設計者に
対し、トランスファモールディングに関連する他の問題
を残すこととなる。これらの問題は、プラスチックカプ
セル化物質が半導体チップ面と接触する場合に発生する
応力の問題を包含している。このような応力は、極端な
場合には、温度サイクル動作期間中にチップを破壊する
場合がある。又、ある半導体チップは応力に対し敏感で
あり且つそれらの動作特性がカプセル化期間中に変化す
る場合がある。最後に、多くの半導体チップは、例えば
PAL(プログラムアレイロジック)装置等のように、
組立後の特性付けを必要とする。そのような1つの例に
おいては、ヒューズを吹飛ばしてクロスバースイッチア
レイを切断させて所望のパターンを形成する。プラスチ
ックカプセル化の場合には、ヒューズの吹飛ばしは困難
である。なぜならば、その場合に発生される金属蒸気は
どこへも行きようがないからである。従って、このよう
なプログラミング即ち書込みは、キャビティ型のセラミ
ックパッケージ装置においてのみ行なわれる。キャビテ
ィ型のプラスチックカプセル化パッケージを提供するこ
とが望ましい。
【0003】プラスチックカプセル化装置のトランスフ
ァモールディングにおいては、モールドのバリを制御す
るためにリードフレーム上にダムバーを使用することが
一般的である。このダムバー構成は、最終的なプラスチ
ックブロックを形成するモールディング用のダイ内のキ
ャビティの端部と噛み合うように構成される。モールデ
ィングが完了した後に、リードを一体的に接続するダム
バーセグメントを除去し、従ってリードは機能的に別々
なものとなる。このことは、別の製造ステップを必要と
し、且つ現在好まれているリード数の多いパッケージの
場合には、極めて困難な作業となる場合がある。実際に
、装置寸法がリードの間隔を約12ミル(0.3mm)
へ減少させると、機械的なパンチは実際的な方法ではな
くなる。この時点において、この切断を行なうために幅
狭に収束させたビームを使用することがスタンダードな
方法となっている。現在ポピュラとなりつつある正方形
のパッケージにおいては、150乃至200個のピンを
持ったリード数の多いパッケージでは、ダムバーを除去
することが非常に困難な間隔となっている。従って、ダ
ムバーシステムにおいて変更することが望まれている。
【0004】
【発明が解決しようとする課題】本発明は、プラスチッ
クモールドした構成体内において半導体装置をピンへ接
続させるために使用されるリードフレーム上にOリング
を組込み、その際にOリングがモールド用化合物が半導
体装置と接触することを防止する技術を提供することを
目的とする。本発明の別の目的とするところは、半導体
装置パッケージを形成するために一対のプレートを使用
し且つ該プレートをパッケージリードフレーム上に形成
した柔軟で弾性的なビード又はOリングによって該プレ
ートを分離させ、その際に該プレートの間隔がリードフ
レーム上に組込んだ半導体装置をクリアすべく維持され
且つ該プレートの端部がモールドしたプラスチックリン
グと連結することを可能とした技術を提供することであ
る。本発明の更に別の目的とするところは、半導体装置
パッケージを形成するために金属プレートを使用し、該
プレートがリードフレームに組込んだOリングビードに
よって離隔されており且つ該半導体装置が高パワー装置
を形成するために金属プレートと親密に関連することが
可能な技術を提供することである。本発明の更に別の目
的とするところは、プラスチックモールド成形した半導
体装置を製造するためのダムバーのないリードフレーム
を使用し、Oリングビードをリードフレーム上に位置さ
せてモールドのバリが発生することを防止し且つその際
にモールドしたプラスチックの外形を画定する技術を提
供することである。
【0005】
【課題を解決するための手段】本発明によれば、半導体
パッケージは、上部及び下部パッケージ表面を画定する
ために一対の比較的に剛性のプレートを使用して形成さ
れる。これらのプレートは、任意の適宜の剛性物質から
形成することが可能である。例えば、それらは、低コス
トのセラミックから構成することが可能であり、又は高
い電力散逸が所望される場合には金属から構成すること
も可能である。該プレートは、パッケージを形成する場
合に使用されるリードフレーム上に位置された弾性で絶
縁性のOリングによって互いに離隔される。該Oリング
は、半導体チップ領域の外側で且つパッケージを形成す
る場合に使用されるべきプレートの端部の内側において
リードフレーム上に形成される。1個又はそれ以上のチ
ップの形態での半導体装置が該リードフレーム及びチッ
プボンディングパッドへ接続されているリードフレーム
フィンガと関連している。リードフレーム及び半導体チ
ップは、該パッケージプレートのうちの1つと関連して
おり、且つその組立体は、指向された第二プレートと共
に、その組立体を収容するキャビティを持ったトランス
ファモールド内に配置させる。モールドキャビティの面
が該プレートに対して押圧し、従って、該プレートはリ
ードフレームビードに対して押圧され、従ってOリング
が圧縮され、従って半導体チップの両側に分離されたプ
レートを保持する。次いで、従来のプラスチックリング
を該プレートの端部の周りにトランスファモールドによ
り成形し、従ってリードフレームフィンガは従来の態様
でそれを介して延在する。このモールディングシステム
においては、Oリングビードが、モールド用化合物の進
入を防止し、且つ該プレートは、該ビードと共に、半導
体チップの周りにキャビティを形成する。該プレートの
周辺部は、モールドされたプラスチックで取囲まれてお
り、そのモールドされたプラスチックは、該プレートを
一体的に連結させて一体的なパッケージ構成体を形成す
る。所望により、プレートの端部は、プラスチック内に
キー結合され、それらが堅牢に維持されるような形状と
することが可能である。
【0006】リード数の多いパッケージが形成される場
合には、ダムバーを有することのないリードフレームを
使用することが可能である。この場合には、絶縁性で弾
性的なOリングが、ダムバーが通常位置される領域に形
成される。このOリングは、カプセル化モールド用ダイ
キャビティ端部と整合して位置される。このモールド用
ダイが閉じられると、キャビティの端部がOリングと噛
み合い、該Oリングはその際に圧縮されモールディング
のバリが発生することを排除すべく作用する。従って、
Oリングは、モールド成形されるプラスチックの外側端
部を画定し、且つ従来のダムバーは不要である。所望に
より、このOリングを可溶性プラスチックで構成し、モ
ールド成形した後に溶媒を使用して除去することが可能
である。
【0007】
【実施例】本発明は、図1に示した半導体装置パッケー
ジ10において具体化されている。上表面と同一面上の
プレート11が、所定位置にモールド成形されたプラス
チックリング12によって底部プレート(図1において
は見えない)と整合して保持されている。リード13が
プラスチックカプセル化パッケージの技術において公知
の態様で、該プラスチックリングを貫通して延在してい
る。リード13は、従来のリードフレームの態様で形成
されており且つ従来の態様でモールド成形したプラスチ
ックリング12内に収納されている。リードフレーム物
質としては銅が好適であるが、その他の適宜の金属を使
用することが可能である。
【0008】図2は、図1において2−2線に沿ってと
ったパッケージ10の概略断面を示している。図3(A
),(B),(C)は、図2のプラスチックシール領域
の幾つかの変形例を示した各拡大概略図である。上部プ
レート11は、その態様する底部プレート14と共に、
組立の前にリード13を組込んだリードフレーム上に形
成された弾性的なプラスチックビード15によりキャビ
ティ型のパッケージを形成している。
【0009】図3(A)においては、プレート11及び
14は金属プレートパンチング操作で使用されるパンチ
面により形成することが可能な傾斜端部を有している。 図3(B)においては、プレート11′及び14′は、
典型的には機械加工によって形成される凹入端部を有し
ている。何れの形態においても、端部の形状は、プラス
チックリング12と共同して、該プレートをそれらの最
終的な位置へキー結合させている。図3(C)において
は、弾性的なビード15がリード13の上側にのみ設け
られている。リード13の下側には例えばポリイミドの
シート等の適宜のテープからなる平坦リング15′が設
けられている。
【0010】図4は本発明の一実施例に基づく好適なパ
ッケージ組立プロセスを示したフローチャートである。 このプロセスにおける重要なステップはブロック19で
示した、Oリングを付与するステップである。半導体装
置チップ16は、従来の如くに用意され、且つリードフ
レームボンディングパッド17上に装着され、該リード
フレームボンディングパッド17は底部プレート14と
関連している。チップ16上のボンディングパッドは、
ワイア18によってリードフレームフィンガ13へ接続
される。
【0011】パッケージ10は、以下の好適な態様で形
成される。最初に、通常の態様でリードフレームが用意
され、且つ弾性的なプラスチックビード15がリングの
形態で付与され、該リングはチップボンディングパッド
を取囲み、従ってリードフレームフィンガの内側延長部
は、リングの内側に延在する。該リングは、プレート1
1及び14よりも小さな直径を有している。好適には、
該リングは、例えば、液体モノマの形態でダウコーニン
グ社からR−6102として購入可能なポリイミドで形
成することが可能である。該モノマは、リードフレーム
上にシルクスクリーンで付着させるか又は移動する注射
針により付着させることが可能である。所望により、そ
れは、リードフレーム上の所定位置にモールドさせるこ
とが可能である。適宜のモノマを付与した後に、それを
好適な加熱方法により所定位置に硬化させる。例えば、
70℃において1時間の間加熱し、次いで150℃にお
いて2時間の間加熱する。別法としては、RTVシリコ
ンラバーを液体の形態で付与し且つ所定位置に硬化させ
ることが可能である。
【0012】図3(C)の実施例に示した如く、該リン
グは、最初に、平坦なプラスチックリングをリード13
の下側へ接着させ次いで上述した如くビード15を該リ
ードの上側へ付与することにより製造することが可能で
ある。プラスチックリング15′は、好適には、リード
13及びテーブプレート14の両方に対して面接着する
Bステージ型エポキシでコーティングしたシート状のポ
リイミドとすることが可能である。本発明のこの実施例
においては、ボンディングパッド17は、所望により、
除去することが可能であり、且つチップ16をテーブプ
レート14へ直接的に固着させることが可能である。
【0013】リング15は、所望のパッケージの厚さを
与えるために、それに対してプレート11及び14が押
圧されねばならない充分な厚さに構成されている。この
圧縮は、以下に説明する如く、リング12を付与するた
めに使用されるプラスチックカプセル化トランスファモ
ールド内において行なわれる。ビード15をリードフレ
ーム上に形成した後に、半導体チップ16をリードフレ
ームボンディングパッドへ取付ける。好適なOリング付
与がチップ取付け前に示されているが、所望により、そ
れは、半導体チップをリードフレームと関連させた後に
付与することも可能である。この別法は図4に点線で示
してある。チップのボンディングパッドは従来のワイア
ボンドによりプラスチックリング内側のリードフレーム
フィンガへ接続されている。ワイア18と上部プレート
11との間に適宜のクリアランス即ち間隙が、ビード1
5を充分に厚くすることにより与えられている。しかし
ながら、所望により、該ワイアを収容するために、上部
プレート11に凹所を設けることも可能である。アルミ
ニウムのワイアボンディングを使用しているが、リード
フレームボンディングパッド及び金属フィンガの内側端
部をアルミニウム層でコーティングすることが可能であ
る。このことは、超音波によりボンドさせたアルミニウ
ムワイアを容易に受付ける銅リードフレームに対する適
宜な表面を提供する。
【0014】別法として、チップボンディングパッドを
テープフィンガへ接続させるために熱圧縮ボンディング
を使用することが可能である。この組立方法においては
、リードフレームボンディングパッドを除去することが
可能である。テープアッセンブリィボンディング(TA
B)に関連するこの動作においては、薄い銅の中間リー
ドフレームが形成されて、チップのボンディングパッド
と噛み合う内側に延在するフィンガパターンが与えられ
る。これらのフィンガパターンは、リードフレームフィ
ンガと噛み合う即ち係合する外側に延在する部分を有し
ている。最初に、TABフィンガが内側リードボンドに
おいて、チップボンディングパッドへ熱圧縮ボンドされ
る。次いで、該チップ及びそれと関連するフィンガがT
ABアッセンブリィテープから切除される。次いで、チ
ップと関連したフィンガが、外側リードボンドにおいて
、リードフレームフィンガへ熱圧縮ボンドされる。TA
Bアッセンブリィにおいて、チップとそのパッケージと
の間の接続は平坦的であり、且つ上部プレート11の下
側には殆どクリアランス即ち間隙が必要とされることは
ない。更に、所望により、リードフレームフィンガは、
ICチップボンディングパッドと直接的に噛み合うよう
に構成することが可能である。従って、所望により、チ
ップは、TABを使用して直接的にリードフレームと関
連させることが可能であり、且つ中間リードフレームを
除去することが可能である。
【0015】理解すべきことであるが、単一の半導体チ
ップについて説明したが、複数個のチップを有する構成
を使用することも可能である。この場合には、複数個の
チップがボンディングパッド(又は直接的にプレート1
4)へ取付けられ、且つ所望によりリードフレームフィ
ンガへ相互接続される。従って、比較的複雑な回路を構
成することが可能である。
【0016】チップが装着され且つリードフレームテー
プフィンガへ接続された後に、リードフレームボンディ
ングパッドがテーブプレート14へ固着される。別法と
して、リードフレームボンディングパッドが、上述した
如く、除去されている場合には、チップ16は、直接的
に下部プレート14へ取付けられる。このことは、典型
的には、半田付けにより行なわれるが、所望により、接
着性ボンドを使用することも可能である。例えば、銀粒
子を混入させたポリイミド接着剤は、適宜の熱伝導性を
与え且つ信頼性のあり弾性のある長期間安定なアッセン
ブリィ即ち組立体を提供する。このようなボンドは、下
部プレート14の熱膨張がチップ16の熱膨張と著しく
異なる場合に極めて有用である。所望により、Oリング
15を、1つ又はそれ以上の接着剤からなるビードによ
りテーブプレートへ接着させ、その際に良好に確立され
たアッセンブリィ即ち組立体を形成することが可能であ
る。Oリング15のテーブ部分15′がテープである図
3(C)の場合においては、それをプレート14へボン
ドさせるためにBステージ型エポキシ面を使用すること
が可能である。
【0017】次いで、取付けたチップ16及びテーブプ
レート10と共に、該テープをカプセル化トランスファ
モールドにおける下部プラテン上に配置させる。該モー
ルドプラテンは、凹所乃至はキャビティを有しており、
その場合に幅広面は下部プレート14よりも一層大きい
。次いで、上部プレート11を下部プレート14と整合
させて該組立体の上部に配置させる。所望により、該上
部プレートを、リードフレームOリングビード15上の
所定の位置にセメント即ち接着させることが可能である
。次いで、該トランスファモールドを閉じ、従って上部
プラテンにおけるキャビティは下部プラテンのキャビテ
ィと整合する。これらのトランスファモールドのプラテ
ンは、閉じられた場合に、キャビティの面は、プラテン
11及び14に沿ってビード15から構成されるサンド
イッチ構成体よりもより近くに位置するように構成され
ている。従って、該アッセンブリィ即ち組立体は圧縮さ
れ、従ってビード15は押し潰されて平坦化される。 この作用により、トランスファモールディング期間中に
流動性のカプセル化物質が進入することを排除するシー
ルを与えている。該プレートとモールドキャビティ面と
の間の接触状態も、流動性のカプセル化物質がプレート
面から排除されるようなものである。従って、流動性の
カプセル化物質がモールドキャビティ内に強制的に供給
されると、それはプレート11及び14を取囲むプラス
チックカプセル化物質からなるリング12を形成する。
【0018】図5は、本発明を実施するのに適したリー
ドフレームパターンを示している。この図は、簡単化の
ために、リードフレームフィンガパターンの1つの角部
のみを示している。この図は、単一の完全なフィンガパ
ターンを得るためには、7回繰返されるパターンの一部
を示している。従って、この図においては、12本のフ
ィンガが示されているに過ぎないが、完成したパッケー
ジは、図1の20ピンパッケージ構成体に一般的に示さ
れる如く、4つの側部上に配列された96本のピンを有
している。リードフレームチップボンディングパッド1
7が、その4つの角部においてフィンガへ取付けられて
おり、そのうちの1つが21で示されている。このよう
な4個のフィンガが、パッド17をメインのテープセグ
メント20へ接続させている。理解すべきことであるが
、上述した如く、TABスパイダボンディングが使用さ
れるべき場合には、図5に示したパターンはパッド17
とフィンガ21とを排除するものである。プラスチック
ビード15が、上述した如くテープフィンガへ付与され
、且つその位置は、上部プレート11及び下部プレート
14の端部を表わす点線22の内側に位置している。 該フィンガパターンは、ボンディングパッド17の手前
で終端する内側端部及び究極的にパッケージピンを形成
する外側延長部13からなるアレイを有している。該フ
ィンガパターンは、オプションとして、各々が中央孔を
有する複数個の拡大部分からなる行23を有している。 更に、一連の金属リンク24が、隣接するフィンガを一
体的に連結しており、従ってダムバーが形成されている
。該パッケージがトランスファモールド成形される場合
には、該モールドは、ダムバー24の左側端部と整合す
る端部を持ったキャビティを有している。従って、トラ
ンスファモールド成形が行なわれる場合には、該ダムバ
ーは、流動性のモールド用化合物が流失することを制限
することによりモールドのバリが形成されることを防止
する。トランスファモールドが行なわれる場合には、プ
ラスチックのカプセル化物質が該フィンガ内の孔を介し
て通過し、従って硬化した後に、リードフレームは該プ
ラスチックに確実にキー止めされる。
【0019】注意すべきことであるが、2番目のダムバ
ータイプの構成が25で示されている。このダムバーは
、フィンガ13が比較的長い場合にオプションにより使
用されるものであり、且つ該フィンガを取扱い期間中に
それらの所望の位置に維持すべく作用する。トランスフ
ァモールディングを完了した後に、プラスチックを硬化
させ、従ってプラスチックリング12はそこから外側に
延在する金属フィンガ13と共に完成される。次いで、
その組立体をアッセンブリィテープから切除し、且つダ
ムバー要素は、例えばパンチング、クリッピング又はレ
ーザビーム蒸発化等の手段により除去する。この後者の
方法は、最もリード数の多いパッケージに対して選択さ
れるものの1つである。実際に、ダムバーを除去する能
力は、よりリード数の多い構成体を製造する上での主要
な制限のうちの1つである。切除した後に、パッケージ
リードを所望の形状とさせ、クリーニングし、且つ耐腐
食性コーティングを与える。以上により、パッケージは
使用する準備がなされる。図7は、ダムバーを取除いた
テープ構成体を示している。これは、ダムバーなしテー
プアッセンブリィ方法及び構成体として知られているも
のである。理解すべきことであるが、ダムバーなしテー
プアッセンブリィはダムバーの除去が問題となるリード
数の多いパッケージングにおいて極めて有用なものであ
るが、モールディングのバリが発生することを回避すべ
き任意のトランスファモールドプロセスにおいて使用す
ることが可能なものである。
【0020】図7に示した如く、プラスチックビード2
7がリードフレームへ付与されており、それは、図5の
ものとほぼ同様なものとして示されている。側部レール
26が、フィンガ13の外側端部を連結しており、且つ
ビード27がフィンガの内側端部を所定位置に保持して
いる。内側端部が更に所定の位置に確保されるべき場合
には、フィンガの安定性を確保するために位置22にお
いて従来の態様でポリイミドテープ(不図示)を付与す
ることが可能である。明らかに、ダムバーOリング27
及び何れの付加的なフィンガ固定手段を、チップ組立の
前に、テープへ付与すべきである。通常、半導体チップ
は、点線16′によって示した区域の内側においてリー
ドフレームボンディングパッド17上に装着される。従
って、チップボンディングパッドは、図5に関して上述
した如く、ワイア(又は、TABスパイダを使用するこ
とも可能)によってテープフィンガの内側端部へ接続さ
れている。
【0021】該テープは、半導体チップと共に、トラン
スファモールド内に配置させ、パッケージハウジングを
形成するために該モールドへカプセル化用化合物を付与
する。該モールドは、該パッケージを画定する凹所を有
しており、且つこれらの凹所はビード27の内側端部と
噛み合う端部を有している。トランスファモールドが、
そのOリングビード及び装着した半導体チップと共に、
該テープ上で閉じられると、弾力性のあるビードは変形
し且つモールドキャビティを封止する。流動性のあるカ
プセル化物質が強制的に該モールド内に供給されると、
ビード27の作用により、モールドの外側にカプセル化
物質が逃げることが防止される。従って、ダムバーを使
用することなしに、モールド成形により発生されるバリ
は回避される。
【0022】図8は、図7に示した位置においてとった
Oリング27の断面を示しており、且つ好適な形状の要
素をモールドする関係を示している。要素30及び31
は、半導体装置をカプセル化するために使用されるトラ
ンスファモールドの一部を示している。理解される如く
、モールド要素は、通常の態様で、リードフレームのフ
ィンガ13と噛み合い且つ該フィンガ13をクランプす
る面を有している。モールド要素は、更に、モールド要
素30及び31によって形成されるキャビティの内側周
辺部周りに延在するノッチ32及び33を有している。 これらのノッチは、該モールドがOリングビード27と
接触する箇所においてモールド面の間隔を形成しており
、それにより、該モールドが閉じられた場合に、所望の
ビードの変形を得ることが可能である。従って、理解さ
れる如く、ビード27はモールドキャビティをシール即
ち封止する作用をなし、その際にトランスファモールデ
ィングの注入期間中にモールド用の流体が逃げることを
防止している。
【0023】Oリングビードを使用することにより、モ
ールディングした後に、凹所を有するプラスチックカプ
セル化物質が得られる。これは、図9に明瞭に示されて
いる。図9は、当該技術分野において公知なプラスチッ
クリード付きチップキャリア(PLCC)の一部34を
示している。この構成においては、ビードフレームフィ
ンガ13は、カプセル化した装置を硬化し且つアッセン
ブリィテープから切除した後に、下方向へ形成される。 該リードは形成され且つモールドしたパッケージ内に形
成されたリップ35の周りに湾曲状とされる。
【0024】最後に、所望により、カプセル化した後に
、Oリングビード27を除去することが可能である。 しかしながら、それは絶縁体であるので、最終的な製品
においてもその位置に残存させることが可能である。O
リングが所定の位置に残存される場合には、モールディ
ングの後に、それはリードに対する歪み緩和要素として
作用することが可能である。該リードが、例えば図9に
示した如く、屈曲される場合には、特に、それらがプラ
スチックハウジング34の外側に出る箇所においてかな
りの歪みが導入される。Oリングダムバーは柔軟性があ
るので、それは、その結果発生する歪みを吸収し且つ緩
和する作用を与えることが可能である。
【0025】ある場合においては、モールディングを完
了した後にOリングダムバーを除去することが望ましい
と考えられる場合がある。これらの場合においては、O
リングを、適宜の溶媒により溶融することが可能な物質
から形成することが必要である。通常Oリングを形成す
る場合の好適な物質であるポリイミドは、モールディン
グの後に除去することが困難である。それを除去するに
は、パッケージ化した装置に対して有害な溶媒を必要と
する。Oリングダムバーの場合、水溶性で柔軟性のある
プラスチックを使用することが望ましい。例えば、適宜
のプラスチック物質としては、1697ワンダーマスク
(Wonder  Mask)Wという商標名でテクス
プレイ,インコーポレイテッドから入手可能な高粘度の
熱硬化性の柔軟性のある半田マスク組成物である。この
物質は、液状で入手可能であり、容易に配給され、熱硬
化性であり、且つ硬化した後に、水に溶けるものである
。 別の適宜のプラスチックとしては、ポリブタジエン−ポ
リアクリレートがあり、それはFJM−10  UV 
 Resinという商標名でフジインダスツリアルカン
パニ,リミテッドから入手可能な柔軟性のあるUV硬化
性プラスチックである。このフジインダスツリアルカン
パニは、更に、その硬化した状態においてこの物質に対
するアルカリ溶媒を供給している。
【0026】別の適宜のOリングダムバー物質は、ペン
シルバニア州のパオリにあるPPIアドフィーシブプロ
ダクツ社から入手可能なRD131として知られるタイ
プのアクリリックをベースとした接着剤がある。この物
質は、約25ミクロンの厚さの水溶性のアクリリック接
着性表面層と共に、約46ミクロンの厚さの水溶性アク
リリックテープを有している。このテープを銅のリード
フレームテープの両面へ付与することが可能なストリッ
プへ切断する。該接着剤が、該ストリップをリードフレ
ームへ接着させ、且つ該プラスチックはリードフレーム
フィンガの間の空間内に押し出されてOリング構成体を
完成する。組立後に、該テープを、撹拌を伴って約10
分間の間約70℃に加熱した水の中で除去させることが
可能である。
【0027】図10はダムバーなしパッケージング方法
の動作プロセスを示したフローチャートである。このプ
ロセスの殆どは図4のプロセスと類似しており、従って
これら2つのプロセスは両立性があり且つ容易に一体化
させることが可能である。ダムバーなしプロセスを使用
する主要な利点のうちの1つは腐食箇所を除去すること
である。銅のリードフレームが使用される殆どの適用例
においては、アッセンブリィテープは耐腐食性コーティ
ングでコーティングされている。このコーティングは、
組立前にテープへ付与することが可能であり、又は、そ
れは、モールディングの後に、プラスチックパッケージ
から延在するリードへ付与することが可能である。両方
の場合において、ダムバーは、コーティング期間中所定
位置にある。次いで、ダムバーが除去される場合には、
前にダムバーが存在していた箇所において銅が露出され
る。従って、銅のリードが化学的にアタックされる箇所
において腐食位置が発生される。しかしながら、Oリン
グダムバーなしプロセスの場合には、腐食防止層は不変
のまま残存され、腐食位置が形成されることはない。
【0028】理解すべきことであるが、このダムバーな
し方法は、任意のプラスチックカプセル化製品について
使用することが可能なものである。それは、更に、図1
乃至5に関して説明した組立体構成及びプロセスと共に
使用することも可能である。この動作においては、2つ
のビードが付与され、即ち一方のビードが図示される如
く位置27において、次いで他方のビードが要素15と
して図5に示される如く位置22の内側に設けられる。 これら2つのビードは、ダムバーが存在しない場合であ
っても、テープフィンガを所定位置に完全に固定するも
のであることが明らかである。次いで、爾後にダムバー
除去を行なう必要がないという点を除いて、図1乃至5
に関して上述した組立プロセスが続いて行なわれる。図
1のモールド成形したプラスチックキャビティパッケー
ジが得られる。唯一の違いは、図9に示される如く、プ
ラスチックリング12を取囲むフィンガ13上にプラス
チックビードが設けられているという点である。
【0029】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
【図面の簡単な説明】
【図1】  本発明を使用した正方形パッケージの概略
斜視図。
【図2】  図1に示した2−2線に沿ってとったパッ
ケージの概略断面図。
【図3】  図2において3−3に沿ってとった封止領
域の拡大概略図であって、(A)はシートストックから
パンチングにより形成された金属プレートを使用して構
成されたシールを示した概略図、(B)は凹入状に形成
された端部を有するプレートを使用して構成されたシー
ルを示した概略図、(C)は下部部分が柔軟性のあるビ
ードを載置した平坦なテープセグメントであるOリング
構成を示した概略図。
【図4】  本発明を実施するための1プロセスを示し
たフローチャート図。
【図5】  フィンガ構成体及び半導体装置パッケージ
を形成する柔軟性のあるOリングの位置を示した金属性
リードフレームの一部を示した概略平面図。
【図6】  図5において6−6の線に沿ってとったリ
ング15の部分的概略断面図。
【図7】  ダムバーがなく且つ従来のバリ防止用ダム
バーの代わりにプラスチックOリングを設けた金属性リ
ードフレームの一部を示した概略平面図。
【図8】  Oリングダムバーとリードフレームピンと
の関係を示した一対のトランスファモールディング用ダ
イ要素の部分的概略断面図。
【図9】  Oリングダムバーを組込んだプラスチック
チップキャリアパッケージの一部を示した概略斜視図。
【図10】  Oリングダムバー組立用のプロセスを示
したフローチャート図。
【符号の説明】
10  半導体装置パッケージ 11  上部プレート 12  プラスチックリング 13  リードフレームフィンガ 14  下部プレート 15  プラスチックビード(Oリング)16  半導
体装置チップ 17  ボンディングパッド 18  ワイア

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】  半導体チップパッケージにおいて、半
    導体チップ上のボンディングパッドパターンへ接続すべ
    くアレイ状に内側が終端しており且つパッケージピンア
    レイを形成すべく外側に延在するフィンガ部分延長部を
    持ったリードフレームが設けられており、前記内側に延
    在するフィンガの端部を包囲するために前記リードフレ
    ームフィンガパターン上に位置された弾性絶縁性物質か
    らなるビードが設けられており、前記ビードによって取
    囲まれる区域よりも大きな区域で且つ実質的に剛性の上
    部及び下部プレートが設けられており、前記プレートは
    前記ビードに対して押圧されており従って前記外側に延
    在するフィンガ部分は前記プレートの端部を超えて外側
    へ延在しており、前記プレートの端部の周りに形成され
    たモールド成形された絶縁性リングが設けられており、
    前記リングは、前記モールド成形したリングを介し且つ
    それを超えて突出する前記外側に延在するフィンガを有
    する前記パッケージの周辺部を画定する外側寸法を有し
    ており、前記リードフレームフィンガ部分へ接続したボ
    ンディングパッドを有する半導体チップが設けられてい
    ることを特徴とする半導体チップパッケージ。
  2. 【請求項2】  請求項1において、前記半導体チップ
    ボンディングパッドがワイアボンドによって前記リード
    フレームフィンガへ接続されていることを特徴とする半
    導体チップパッケージ。
  3. 【請求項3】  請求項1において、前記半導体チップ
    ボンディングパッドがアッセンブリィテープによって前
    記リードフレームフィンガへ接続されていることを特徴
    とする半導体チップパッケージ。
  4. 【請求項4】  請求項1において、複数個の半導体チ
    ップが設けられていることを特徴とする半導体チップパ
    ッケージ。
  5. 【請求項5】  請求項1において、前記モールド成形
    した絶縁性リングが前記上部及び下部プレートの外側面
    と同一面上の上部及び下部面を有することを特徴とする
    半導体チップパッケージ。
  6. 【請求項6】  請求項1において、前記プレートのう
    ちの少なくとも1つが金属であり且つ前記半導体チップ
    が前記金属に対し熱関係でボンディングされていること
    を特徴とする半導体チップパッケージ。
  7. 【請求項7】  請求項6において、前記半導体チップ
    が前記金属プレートに対し半田付けされていることを特
    徴とする半導体チップパッケージ。
  8. 【請求項8】  請求項6において、前記半導体チップ
    が熱伝導性の接着剤を使用して前記金属プレートへ接着
    されていることを特徴とする半導体チップパッケージ。
  9. 【請求項9】  請求項5において、前記プレートが、
    前記モールド成形した絶縁性リングに対してのキー止め
    手段を有する端部を有しており、その際に前記プレート
    が組立後所定位置に確実に保持されることを特徴とする
    半導体チップパッケージ。
  10. 【請求項10】  請求項5において、前記プレートが
    セラミックから構成されることを特徴とする半導体チッ
    プパッケージ。
  11. 【請求項11】  請求項10において、前記セラミッ
    クが、基本的に、アルミナから構成されており、且つ前
    記半導体チップが前記プレートのうちの1つの内側面へ
    固着されていることを特徴とする半導体チップパッケー
    ジ。
  12. 【請求項12】  半導体チップパッケージを形成する
    方法において、半導体チップを形成し、前記半導体チッ
    プへ接続すべき内側に延在するフィンガ部分を具備する
    と共に前記パッケージピンとして作用すべき外側に延在
    するフィンガ部分を具備するフィンガパターンを有する
    金属リードフレームを形成し、前記内側に延在するフィ
    ンガ上に弾性絶縁性プラスチックからなるビードを形成
    し、前記ビードの外側寸法よりも大きな一対のプレート
    を形成し、前記ビードが前記プレート周辺部の内側に位
    置するように前記プレートのうちの前記一方に関して前
    記リードフレームを位置決めし、前記フィンガの前記内
    側端部を前記半導体装置へ接続し、前記プレートの他方
    のものを前記プレートの前記一方と整合して位置決めし
    、前記両プレートを共に押圧してそれらを前記ビードに
    対して押圧させ、前記プレートの周辺端部周りに絶縁性
    リングをモールド成形し、その際に前記プレートが前記
    パッケージの平坦面となり且つ前記リングが前記プレー
    トを所定位置に保持し前記パッケージを完成する、上記
    各ステップを有することを特徴とする方法。
  13. 【請求項13】  請求項12において、複数個の半導
    体チップが形成され且つ前記リードフレームフィンガへ
    接続されることを特徴とする方法。
  14. 【請求項14】  請求項12において、前記位置決め
    ステップが、更に、前記ビードを前記プレートのうちの
    前記一方のプレートへ接着するステップを有することを
    特徴とする方法。
  15. 【請求項15】  請求項12において、前記リードフ
    レームが、ボンディングパッドを有しており、且つ前記
    半導体チップが最初に前記ボンディングパッドへ固着さ
    れることを特徴とする方法。
  16. 【請求項16】  請求項12において、更に、前記一
    対のプレートが、前記モールド成形されたリング内へキ
    ー結合され且つ前記プレートを前記リング内に堅牢に保
    持すべく形状とされた凹入部分を有する周辺端部を有す
    るように形成する、上記ステップを有することを特徴と
    する方法。
  17. 【請求項17】  請求項12において、前記プレート
    のうちの少なくとも1つが金属から製造され且つ前記半
    導体チップがそれに対して熱的に固着されることを特徴
    とする方法。
  18. 【請求項18】  請求項17において、前記金属が銅
    であることを特徴とする方法。
  19. 【請求項19】  請求項16において、前記プレート
    がセラミック形状で製造されることを特徴とする方法。
  20. 【請求項20】  請求項19において、前記セラミッ
    クが高アルミナ含有物質であることを特徴とする方法。
  21. 【請求項21】  請求項16において、前記モールド
    成形が前記パッケージの外形を画定する成形用キャビテ
    ィを持ったトランスファモールドで実施されることを特
    徴とする方法。
  22. 【請求項22】  請求項21において、前記成形用キ
    ャビティが、前記一対のプレートに対応する面を有し且
    つ前記トランスファモールドを閉じた場合に前記押圧ス
    テップを発生させる間隔を有するように構成されている
    ことを特徴とする方法。
  23. 【請求項23】  リードフレームダムバーーが除去さ
    れ半導体チップをパッケージ内にカプセル化する方法に
    おいて、ダムバーによって相互接続されることのないフ
    ィンガを持ったフィンガパターンを有する金属リードフ
    レームを形成し、前記フィンガは前記半導体チップへ接
    続されるべき内側延長部を有すると共にパッケージピン
    となるべき外側延長部を有しており、前記パッケージの
    周辺部を画定するリングの形態で前記リードフレーム上
    に柔軟性及び弾力性のある絶縁性物質からなる第一ビー
    ドを形成し、前記第一ビードは前記フィンガを前記リー
    ドフレーム内の所定の位置に保持すべく作用し、前記半
    導体チップ及び前記リードフレームを一体的に組立て、
    その際に前記内側延長部が前記半導体装置へ電気的に接
    続され、前記組立体を前記パッケージを画定するキャビ
    ティを持ったトランスファモールド内に位置決めし、且
    つ前記キャビティは前記第一ビードの厚さよりも小さな
    間隔で噛み合う端部を有しており、前記第一ビードが前
    記キャビティ端部と整合するように前記位置決めステッ
    プを制御し、前記モールドを閉じ、プラスチックのカプ
    セル物質をモールディングして前記パッケージを形成し
    、尚前記ビードは、前記トランスファモードにより変形
    されると、前記カプセル物質を閉じ込め且つバリを除去
    し、前記プラスチックのカプセル物質を硬化させて前記
    パッケージを形成する、上記各ステップを有することを
    特徴とする方法。
  24. 【請求項24】  請求項23において、更に、前記半
    導体チップを前記リードフレーム上に直接的に固着する
    ステップを有することを特徴とする方法。
  25. 【請求項25】  請求項24において、前記固着が、
    前記リードフレームの一部として形成されたボンディン
    グパッドにより達成されることを特徴とする方法。
  26. 【請求項26】  請求項24において、前記固着が、
    金属フィンガを前記半導体チップへ直接的にテープアッ
    センブリィボンディングすることにより達成されること
    を特徴とする方法。
  27. 【請求項27】  請求項23において、更に、前記フ
    ィンガパターンを前記半導体チップへ接続させる前に前
    記フィンガの前記内側端部を所定位置に保持するリング
    の形態の弾性絶縁性プラスチックからなる第二ビードを
    付与するステップを有することを特徴とする方法。
  28. 【請求項28】  請求項23において、更に、前記硬
    化ステップが完了する前に前記第一ビードを除去するス
    テップを有することを特徴とする方法。
  29. 【請求項29】  請求項28において、前記弾性絶縁
    性プラスチックが水に可溶性であり且つ前記除去ステッ
    プが水を付与することにより達成されることを特徴とす
    る方法。
  30. 【請求項30】  モールド成形したプラスチック半導
    体装置パッケージにおいて、前記パッケージから外側へ
    突出するパッケージピン延長部を与える金属リードフレ
    ームが設けられており、前記パッケージピン延長部と係
    合して前記パッケージの周辺部の周りに延在する弾性絶
    縁性プラスチックリングが設けられており、前記リード
    フレームからダムバーが除去されていることを特徴とす
    るモールド成形したプラスチック半導体装置パッケージ
  31. 【請求項31】  請求項28の方法によって製造され
    たモールド成形されたICパッケージ。
JP29130991A 1990-11-08 1991-11-07 Oリングパッケージ Expired - Fee Related JP3340455B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US61064090A 1990-11-08 1990-11-08
US610640 1990-11-08
US07/661,962 US5185653A (en) 1990-11-08 1991-02-28 O-ring package
US661962 1991-02-28
US07/751,360 US5270262A (en) 1991-02-28 1991-08-22 O-ring package
US751360 1991-08-22

Publications (2)

Publication Number Publication Date
JPH04284650A true JPH04284650A (ja) 1992-10-09
JP3340455B2 JP3340455B2 (ja) 2002-11-05

Family

ID=27417031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29130991A Expired - Fee Related JP3340455B2 (ja) 1990-11-08 1991-11-07 Oリングパッケージ

Country Status (1)

Country Link
JP (1) JP3340455B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417198B2 (en) 2002-05-22 2008-08-26 Infineon Technologies Ag Radiofrequency power semiconductor module with cavity housing, and method for producing it
US7732333B2 (en) 2003-10-16 2010-06-08 Infineon Technologies Ag Process for producing and apparatus for improving the bonding between a plastic and a metal

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4629824A (en) 1984-12-24 1986-12-16 Gte Products Corporation IC package sealing technique

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417198B2 (en) 2002-05-22 2008-08-26 Infineon Technologies Ag Radiofrequency power semiconductor module with cavity housing, and method for producing it
US7732333B2 (en) 2003-10-16 2010-06-08 Infineon Technologies Ag Process for producing and apparatus for improving the bonding between a plastic and a metal

Also Published As

Publication number Publication date
JP3340455B2 (ja) 2002-11-05

Similar Documents

Publication Publication Date Title
US5270262A (en) O-ring package
US6841414B1 (en) Saw and etch singulation method for a chip package
US5185653A (en) O-ring package
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2972096B2 (ja) 樹脂封止型半導体装置
US20030030131A1 (en) Semiconductor package apparatus and method
JP2002076228A (ja) 樹脂封止型半導体装置
KR100701720B1 (ko) 밀봉형 전자부품을 제조하는 방법
JPH10200016A (ja) ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US6541856B2 (en) Thermally enhanced high density semiconductor package
JP2002093982A (ja) 半導体装置及びその製造方法
JP3340455B2 (ja) Oリングパッケージ
JP2003068958A (ja) ディスクリート用パッケージ及びその製造方法
JPS6389313A (ja) 電子部品の金型樹脂成形法
EP0484772A2 (en) Semiconductor package and method of fabrication
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JPH0864715A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
KR0168841B1 (ko) 금속전자 패키지 및 그 제조공정
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法
KR0137067B1 (ko) 히트싱크 내장형 패키지 제조방법
JPS61240664A (ja) 半導体装置
JPH05275570A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees