CN107424980A - 半导体封装件及半导体封装件的制造方法 - Google Patents

半导体封装件及半导体封装件的制造方法 Download PDF

Info

Publication number
CN107424980A
CN107424980A CN201710227962.4A CN201710227962A CN107424980A CN 107424980 A CN107424980 A CN 107424980A CN 201710227962 A CN201710227962 A CN 201710227962A CN 107424980 A CN107424980 A CN 107424980A
Authority
CN
China
Prior art keywords
recess
package part
semiconductor package
semiconductor device
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710227962.4A
Other languages
English (en)
Other versions
CN107424980B (zh
Inventor
竹原靖之
北野彦
北野一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amkor Technology Japan Inc
Original Assignee
J Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by J Devices Corp filed Critical J Devices Corp
Priority to CN202210347036.1A priority Critical patent/CN114823629A/zh
Publication of CN107424980A publication Critical patent/CN107424980A/zh
Application granted granted Critical
Publication of CN107424980B publication Critical patent/CN107424980B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明提供用于获得在将半导体装置配置于基材时的高对准精度的半导体封装件的制造方法。半导体封装件具有：基材，设置有凹部；半导体装置，配置于基材的设置有凹部的面一侧；以及树脂绝缘层，覆盖半导体装置。半导体封装件还可以具有在基材与半导体装置之间的粘接层。粘接层具有用于露出凹部的开口部，树脂绝缘层可以与开口部的侧壁相接触。

Description

半导体封装件及半导体封装件的制造方法
技术领域
本发明涉及半导体封装件及半导体封装件的制造方法。尤其，本发明涉及基材上的半导体装置的封装技术。
背景技术
以往，在移动电话或智能电话等的电子设备中，采用在支承基板上搭载有集成电路(integrated circuit，IC)芯片等的半导体装置的半导体封装件结构(例如日本特开2010-278334号公报)。在这种半导体封装件中，通常采用如下结构：在支承基材上经由粘接层粘合IC芯片或存储器等的半导体装置，并通过利用密封体(密封用树脂材料)覆盖该半导体装置来保护半导体器件。
作为用于半导体装置的支承基材，使用印刷基材、陶瓷基材等各种基材。尤其，近年来，使用金属基材的半导体封装件的开发不断推进。在金属基材上搭载半导体装置，并利用再布线而扇出的半导体封装件具有电磁屏蔽性能、热性能优异的优点，且作为高可靠性的半导体封装件而备受瞩目。这种半导体封装件还具有封装设计的自由度高的优点。
在采用了在支承基材上搭载有半导体装置的结构的情况下，在大型支承基材上搭载有多个半导体装置，由此利用同一工序能够制造多个半导体封装件。在这种情况下，形成于支承基材上的多个半导体封装件，在结束制造工序之后被单片化，从而完成各个半导体封装件。像这种在支承基材上搭载有半导体装置的半导体封装件的结构具有生产率高的优点。
发明内容
如上所述，在考虑到使用大型金属基材来作为支承基材的大量生产方法的情况下，需要满足如下条件：向该金属基材配置半导体装置时的高对准精度、半导体装置与布线之间的良好的接触、或成品率高的半导体封装件的单片化等。
本发明是鉴于这些技术问题而作出的，其目的在于提供用于获得向基材配置半导体装置时的高对准精度的半导体封装件的制造方法。
(解决问题的手段)
本发明的一个实施方式的半导体封装件具有：基材，设置有至少一个凹部；半导体装置，配置于所述基材的设置有所述凹部的面一侧；以及树脂绝缘层，覆盖所述半导体装置。
还可以具有在所述基材与所述半导体装置之间的粘接层。
所述粘接层具有用于露出所述凹部的开口部，所述树脂绝缘层可以与所述开口部的侧壁相接触。
设置有两个以上的所述凹部，所述凹部可以设置在与所述半导体装置的各个对角相对应的位置。
所述树脂绝缘层可以与所述凹部的侧壁相接触。
所述树脂绝缘层可以充满所述凹部的内部。
所述凹部的大小可以为0.05mm以上且1.0mm以下。
所述凹部的大小可以为0.1mm以上且0.3mm以下。
所述凹部与所述半导体装置之间的距离为0.05mm以上且0.5mm以下。
本发明的一个实施方式的半导体封装件的制造方法包括如下步骤：在基材的第一面一侧形成至少一个凹部；通过基于凹部进行位置对准，来在基材的第一面一侧配置半导体装置；以及形成覆盖半导体装置的树脂绝缘层。
在所述第一面上还形成粘接层，半导体装置可以配置在粘接层上。
于粘接层还形成用于露出凹部的开口部，树脂绝缘层可以形成为与开口部的侧壁相接触。
形成两个以上的凹部，可以基于两个以上的凹部来进行位置对准。
所述粘接层为片状粘接层，所述片状粘接层可以以在所述凹部与所述片状粘接层之间形成空洞的方式覆盖所述凹部而形成在所述第一面上。
尤其，可以利用湿法刻蚀来对所述基材的与第一面相反一侧的第二面以及连接所述第一面和所述第二面之间的第三面进行粗面化处理，在对所述第二面和所述第三面进行粗面化处理之后，于所述粘接层形成所述开口部。
所述基材为不锈钢，可以利用包含铜的化学溶液来进行所述湿法刻蚀。
本发明的一个实施方式的半导体封装件的制造方法包括如下步骤：于基材形成第一凹部、第二凹部及第三凹部；通过基于第一凹部和第二凹部进行位置对准，来在基材的形成有第一凹部和第二凹部的面一侧配置第一半导体装置；通过基于第二凹部和第三凹部进行位置对准，来在基材的形成有第二凹部和第三凹部的面一侧配置第二半导体装置；以及形成覆盖第一半导体装置和第二半导体装置的树脂绝缘层。
在形成有第一凹部、第二凹部及第三凹部的基材上形成粘接层，第一半导体装置和第二半导体装置配置在粘接层上。
还在粘接层形成用于露出第一凹部的第一开口部、用于露出第二凹部的第二开口部及用于露出第三凹部的第三开口部，树脂绝缘层可以形成为与第一开口部的侧壁、第二开口部的侧壁及第三开口部的侧壁相接触。
(发明效果)
根据本发明的半导体封装件的制造方法，能够提供用于获得向基材配置半导体装置时的高对准精度的半导体封装件的制造方法。
附图说明
图1A为本发明的一个实施方式的半导体封装件的截面示意图。
图1B为示出本发明的一个实施方式的对准标记与半导体装置之间的位置关系的俯视示意图。
图2为示出在本发明的一个实施方式的半导体封装件的制造方法中，于支承基材形成对准标记的工序的图。
图3为示出在本发明的一个实施方式的半导体封装件的制造方法中，于支承基材形成粘接层的工序的图。
图4为示出在本发明的一个实施方式的半导体封装件的制造方法中，对支承基材的背面和侧面进行粗化的工序的图。
图5为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除粘接层的一部分的工序的图。
图6为示出在本发明的一个实施方式的半导体封装件的制造方法中，在支承基材上配置半导体装置的工序的图。
图7为示出在本发明的一个实施方式的半导体封装件的制造方法中，形成树脂绝缘层的工序的图。
图8为示出在本发明的一个实施方式的半导体封装件的制造方法中，在树脂绝缘层上形成导电层的工序的图。
图9为示出在本发明的一个实施方式的半导体封装件的制造方法中，对导电层的表面进行粗化的工序的图。
图10为示出在本发明的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成开口部的工序的图。
图11为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除导电层的表面的被粗化的区域，并去除开口底部的残渣的工序的图。
图12为示出在本发明的一个实施方式的半导体封装件的制造方法中，利用无电解镀敷法形成导电层的工序的图。
图13为示出在本发明的一个实施方式的半导体封装件的制造方法中，形成感光性光刻胶的工序的图。
图14为示出在本发明的一个实施方式的半导体封装件的制造方法中，利用光刻去除感光性光刻胶的一部分的工序的图。
图15为示出在本发明的一个实施方式的半导体封装件的制造方法中，利用电解镀敷法形成导电层的工序的图。
图16为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除感光性光刻胶的工序的图。
图17为示出在本发明的一个实施方式的半导体封装件的制造方法中，通过去除导电层的一部分来形成布线的工序的图。
图18为示出在本发明的一个实施方式的半导体封装件的制造方法中，形成覆盖布线的树脂绝缘层的工序的图。
图19为示出在本发明的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成用于露出布线的开口部的工序的图。
图20为示出在本发明的一个实施方式的半导体封装件的制造方法中，在与被露出的布线相对应的位置配置焊料球的工序的图。
图21为示出在本发明的一个实施方式的半导体封装件的制造方法中，将焊料球回流的工序的图。
图22为示出在本发明的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成达到支承基材的槽的工序的图。
图23为示出在本发明的一个实施方式的半导体封装件的制造方法中，通过切断支承基材来对半导体封装件进行单片化的工序的图。
图24为示出本发明的一个实施方式的对准标记与半导体装置之间的位置关系的俯视示意图。
图25为示出本发明的一个实施方式的对准标记与半导体装置之间的位置关系的俯视示意图。
(附图标记的说明)
10、20、30：半导体封装件；100、300、400：支承基材；
102、302、304、306、401、403、405、407、409：对准标记；
104：粗化区域；110：粘接层；112：开口部；
120、320、322、420、422、424、426：半导体装置；122：外部端子；
130：第一树脂绝缘层；132、152：开口部；140：布线；142：第一导电层；
144：第二导电层；146：粗化区域；150：第二树脂绝缘层；160：焊料球；
200：镀层；210：光刻胶；220：阻挡剂图案；230：厚膜区域；
240：薄膜区域；250：切口
具体实施方式
以下，参照附图，对本发明的一个实施方式的半导体封装件的结构及其制造方法进行详细说明。以下所示的实施方式只是本发明的实施方式的一个示例，本发明不应局限于这些实施方式来进行解释。在本实施方式所参照的附图中，存在对同一部分或具有相同功能的部分赋予同一附图标记或类似的附图标记而省略对其的反复说明的情况。为了便于说明，存在附图的尺寸比率与实际的比率不同，或结构的一部分从图面中省略的情况。为了便于说明，利用上方或下方的语句来进行说明，但可以配置成例如第一部件与第二部件之间的上下关系与图示相反的结构。以下的说明中基板的第一面和第二面不指基板的特定面，而是用于确定基板的表面方向或背面方向，换句话说是用于确定对于基板的上下方向的名称。
<实施方式1>
参照图1A和图1B，对本发明的实施方式1的半导体封装件的概述进行详细说明。图1A为本发明的一个实施方式的半导体封装件的截面示意图。图1B为示出本发明的一个实施方式的对准标记与半导体装置之间的位置关系的侧视示意图。在图1B中，为了便于说明，省略了对比半导体装置120更靠上层的、例如布线140和焊料球160的说明。
[半导体封装件10的结构]
如图1A所示，半导体封装件10具有支承基材100、粘接层110、半导体装置120、第一树脂绝缘层130、布线140、第二树脂绝缘层150及焊料球160。如图1B所示，在支承基材100上，在半导体装置120的周围设置有对准标记102。在图1B中，在与半导体装置120的对角相对应的位置设置有两个对准标记102。
支承基材100设置有支承基材100的一部分呈凹陷形状的对准标记102(凹部)。换言之，半导体封装件10使用不平整的支承基材100。粘接层110配置于支承基材100的表面，以露出对准标记102的方式使粘接层110的一部分开口。支承基材100的表面指设置有支承基材100的对准标记102的面一侧。粘接层110设置有在比对准标记102宽的区域上开口的开口部112。开口部112露出了对准标记102及其周围的支承基材100的表面。
对准标记102的大小(直径最大的部分的大小)可以在0.05mm以上且1.0mm以下的范围内选择。优选地，对准标记102的大小为0.1mm以上且0.3mm以下即可。对准标记102与半导体装置120之间的距离可以在0.05mm以上且0.5mm以下的范围内选择。对准标记102的大小为对准标记的读取装置能够识别的大小即可。在图1B中，示出了对准标记102的形状为圆形形状的示例，但也可以为其他形状。对准标记102可以为数字或文字。对准标记102的大小指在一个对准标记102中直径最大的部分的大小。对准标记102与半导体装置120之间的距离指两者的间隔之中最短部分的距离。
半导体装置120配置在粘接层110上。在半导体装置120的上部设置有与半导体装置120所包括的电子电路连接的外部端子122。在图1A中，例示了粘接层110为单层的结构，但不限于此结构，粘接层110可以为多层。在图1B中，例示了针对一个半导体装置120上设置两个对准标记102的结构，但不限于此结构。例如，针对一个半导体装置120上设置至少一个以上的对准标记102即可。也可以针对一个半导体装置120设置3个以上的对准标记102。
第一树脂绝缘层130以覆盖半导体装置120的方式配置在支承基材100上。第一树脂绝缘层130配置为埋入开口部112以及对准标记102的凹部。换言之，第一树脂绝缘层130与开口部112的侧壁相接触。同样，第一树脂绝缘层130与对准标记102的凹部的侧壁相接触。第一树脂绝缘层130设置有开口部132。开口部132达到外部端子122。换言之，开口部132设置为露出外部端子122。
在图1A中示出了如下结构，即，开口部112的侧壁的形状为垂直，该侧壁与粘接层110的表面成直角，但是不限于此结构。例如，开口部112的侧壁可以为相对于针对粘接层110的表面的垂线而倾斜的锥形。作为锥形，可以为从开口部112的下方朝向上方而开口部112的开口直径变大的正锥形，相反地，也可以为从开口部112的下方朝向上方而开口部112的开口直径变小的倒锥形。开口部112的侧壁与粘接层110的表面之间可以呈弯曲形状。即，开口部112的侧壁与粘接层110的表面之间的角部(两者的边界附近)可以为圆形形状。
布线140具有第一导电层142和第二导电层144。第一导电层142配置于第一树脂绝缘层130的上部面。第二导电层144配置于第一导电层142上和开口部132的内部，与外部端子122相连接。在图1A中示出了如下的结构，即，第一导电层142仅配置于第一树脂绝缘层130的上部面，而全然未配置在开口部132的内部，但不限于此结构。例如，也可以为第一导电层142的一部分配置于开口部132的内部。第一导电层142和第二导电层144各个可以为图1A所示的单层，第一导电层142和第二导电层的一者或两者也可以为多层。
第二树脂绝缘层150以覆盖布线140的方式配置在第一树脂绝缘层130上。第二树脂绝缘层150设置有开口部152。开口部152达到布线140。换言之，开口部152设置为露出于布线140。
焊料球160配置于开口部152的内部和第二树脂绝缘层150的上部面，并与布线140相连接。焊料球160的上部面从第二树脂绝缘层150的上部面向上方突出。焊料球160的突出部具有向上凸出的弯曲形状。在剖视图中，焊料球160的弯曲形状可以为圆弧形，也可以为抛物线形。
如上所述，根据实施方式1的半导体封装件，通过第一树脂绝缘层130与对准标记102的凹部的侧壁相接触，能够提高粘接层110与第一树脂绝缘层130之间的紧贴性。例如，若在支承基材100上设置对准标记102，则在设置有对准标记102的区域中，粘接层110的粘接效果会变弱。由此，存在局部的第一树脂绝缘层130从支承基材100被剥离，并且该剥离为起因，导致第一树脂绝缘层130从粘接层110剥离。但是，如上所述，通过第一树脂绝缘层130与对准标记102的凹部的侧壁相接触，能够抑制局部的第一树脂绝缘层130从支承基材100剥离。
[半导体封装件10的各部件的材质]
对图1A和图1B所示的半导体封装件10所包括的各个部件(各层)的材料，进行详细说明。
作为支承基材100，可以使用金属基材。作为金属基材，可以使用不锈钢(SUS)基材、铝(Al)基材、钛(Ti)基材及铜(Cu)等的金属材料。作为支承基材100，除了金属基材之外可以使用硅基板、炭化硅基板及化合物半导体基板等的半导体基材。由于SUS基材的热膨胀系数低且价格低，因此优选地，作为支承基材100使用SUS基材。
作为粘接层110，可以使用包含环氧类树脂或丙烯酸类树脂的粘接剂。
作为半导体装置120，可以使用中央处理单元(Central Processing Unit，CPU)、存储器、微机电系统(Micro Electro Mechanical Systems，MEMS)及功率半导体器件(功率器件，power device)等。
作为第一树脂绝缘层130和第二树脂绝缘层150，可以使用聚酰亚胺、环氧树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚酰胺、酚醛树脂、硅酮树脂、氟树脂、液晶聚合物、聚酰胺酰亚胺、聚苯并恶唑、氰酸酯树脂、芳族聚酰胺、聚烯烃、聚酯、BT树脂、FR-4、FR-5、聚缩醛、聚对苯二甲酸丁二酯、间规聚苯乙烯、聚苯硫醚、聚醚醚酮、聚醚腈、聚碳酸酯、聚苯醚类聚砜、聚醚砜、聚芳酯及聚醚酰亚胺等。环氧类树脂具有优异的电气特性以及加工特性，因此优选地，作为第一树脂绝缘层130和第二树脂绝缘层150使用环氧类树脂。
在本实施方式中所使用的第一树脂绝缘层130包括填料。作为填料，可以使用玻璃、滑石、云母、二氧化硅及氧化铝等的无机填料。作为填料，也可以使用氟树脂填料等的有机填料。但是，第一树脂绝缘层130并不限定为必须为包括填料的树脂。在本实施方式中，第二树脂绝缘层150不包括填料，但也可以在第二树脂绝缘层150包括有填料。
作为第一导电层142和第二导电层144，可以从铜(Cu)、金(Au)、银(Ag)、铂(Pt)、铑(Rh)、锡(Sn)、铝(Al)、镍(Ni)、钯(Pd)及铬(Cr)等的金属或使用这些的合金等中选择。第一导电层142和第二导电层144可以使用相同的材料，也可以使用不同的材料。
作为焊料球160，可以使用由例如在Sn中添加了少量的Ag、Cu、Ni、铋(Bi)或锌(Zn)的锡合金而形成的球状的物体。除了焊料球以外，也可以使用通常的导电颗粒。例如，作为导电颗粒，可以使用在颗粒状的树脂的周围形成有导电膜的物体。除了焊料球以外，也可以使用焊膏。作为焊膏，可以使用锡Sn、Ag、Cu、Ni、Bi、磷(P)、锗(Ge)、铟(In)、锑(Sb)、钴(Co)及铅(Pb)。
[半导体封装件10的制造方法]
利用图2至图23，对本发明的实施方式1的半导体封装件10的制造方法进行说明。在图2至图23中，对于与在图1A及图1B中示出的要素相同的要素赋予相同的附图标记。在以下说明中，对半导体封装件的制造方法进行说明，其中，作为支承基材100使用SUS基材，作为第一树脂绝缘层130使用环氧类树脂，作为第一导电层142以及第二导电层144使用Cu，作为焊料球160使用上述Sn合金，来制造半导体封装件。
图2为示出在本发明的一个实施方式的半导体封装件的制造方法中，在支承基材上形成对准标记的工序的图。利用光刻及蚀刻来形成对准标记102(凹部)。对准标记102的位置及平面形状可以根据目的适当决定。对准标记102设置为具有当利用光学显微镜等从上部面侧观察支承基材100时，能够视觉辨识的程度的高度差即可。
在图2中，示出了针对在后续工序中配置半导体装置120的区域形成两个对准标记102的制造方法，但是不限于此制造方法。例如，针对配置一个半导体装置120的区域设置至少一个以上对准标记102即可。也可以针对配置一个半导体装置120的区域设置3个以上对准标记102。
作为对准标记102的形成方法，可以使用基于所述光刻及蚀刻的形成之外的方法。例如，可以通过从支承基材100的表面进行激光照射来形成对准标记102。作为激光照射的一种，可以采用不使用掩膜而是通过扫描激光束，来对支承基材100进行直接绘制的激光直接绘制装置。可以利用与对准标记102相对应的形状的模具，来形成支承基材100。
图3为示出在本发明的一个实施方式的半导体封装件的制造方法中，于支承基材形成粘接层的工序的图。在形成有对准标记102的支承基材100的上部面形成粘接层110。作为粘接层110粘贴片状的粘接层。可以利用涂敷法涂覆溶解有粘接层材料的溶剂来形成粘接层110。在图3中，对准标记102的凹部为空洞状态，但形成有对准标记102的区域的粘接层110在后续工序中被去除，因此在本工序中，粘接层110可以埋入于对准标记102的凹部。
图4为示出在本发明的一个实施方式的半导体封装件的制造方法中，对支承基材的背面及侧面进行粗化的工序的图。为了抑制在后续工序中利用无电解镀敷法形成的镀层的剥离现象，而对支承基材100的背面及侧面进行粗化(或粗面化处理)处理。支承基材100的粗化可以通过使用包含Cu的化学溶液(蚀刻液)进行。在图4中，用虚线来表示粗化区域104。
对支承基材100的粗化进行更详细的说明。在支承基材100使用SUS基材的情况下，SUS基材的表面被处理为非导体状态。包含在所述蚀刻液的Cu离子被SUS基材中的铁(Fe)、铬(Cr)、Ni的至少一个置换。通过Cu离子与Fe、Cr、Ni的至少一个之间的置换，来进行SUS的蚀刻。但是，由于局部进行不锈钢的蚀刻，SUS被不均匀地蚀刻。因此，蚀刻之后的SUS表面的凹凸会变大。即，由于在图4所示的状态下浸渍于蚀刻液中，可利用同一处理对SUS基材的背面及侧面进行粗化。
在此，例示出粘贴粘接层110之后对SUS基材进行粗化的制造方法，但不限于此制造方法。例如，可以在粘贴粘接层110之前，或在形成对准标记102之前进行粗化。
图5为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除粘接层的一部分的工序的图。为了更加精度良好地读取对准标记102，去除对准标记102的上方的粘接层110来形成开口部112。粘接层110的去除可根据例如基于利用二氧化碳激光的激光照射的升华或烧蚀(ablation)来进行。开口部112可以利用光刻及蚀刻来形成。开口部112为了可靠地露出对准标记102，而形成在比对准标记102宽广的区域。即，开口部112露出支承基材100的上部面(形成有对准标记102的面侧)。换言之，开口部112形成为在侧视图中，开口部112的外缘包围对准标记102的外缘。
图6为示出在本发明的一个实施方式的半导体封装件的制造方法中，在支承基材上配置半导体装置的工序的图。如上所述基于露出的对准标记102来进行位置对准，并经由粘接层110将在上部面具有外部端子122的半导体装置120配置于支承基材100。对准标记102的读取可以利用例如光学显微镜、CCD摄像机及电子显微镜等的方法来进行。通过这些方法，能够以高对准精度来实现半导体装置120的安装。
图7为示出在本发明的一个实施方式的半导体封装件的制造方法中，形成树脂绝缘层的工序的图。第一树脂绝缘层130通过粘贴绝缘性的片状膜来形成。具体而言，在将该片状膜粘贴于安装有半导体装置120的支承基材100之后，利用加热处理使片状膜熔化。通过加压处理将熔化的片状膜埋入于对准标记102的凹部。通过该加热处理以及加压处理从所述片状膜获得图7所示的第一树脂绝缘层130。第一树脂绝缘层130形成为埋入开口部112及对准标记102的凹部。换言之，第一树脂绝缘层130形成为与开口部112的侧壁相接触。同样，第一树脂绝缘层130形成为与对准标记102的凹部的侧壁相接触。第一树脂绝缘层130的膜厚设定为第一树脂绝缘层130覆盖半导体装置120的程度。即，第一树脂绝缘层130的膜厚大于半导体装置120的厚度(高度)。第一树脂绝缘层130因缓和(平坦化)由半导体装置120、粘接层110等形成的高度差，而被称作平坦化膜。
第一树脂绝缘层130防止半导体装置120以及外部端子122与布线140之间的导通。即，在半导体装置120以及外部端子122与布线140之间设置有间隙。若第一树脂绝缘层130配置于半导体装置120和外部端子122的至少上部面及侧面，则第一树脂绝缘层130的膜厚可以小于半导体装置120的厚度。在图7的说明中，例示出通过片状膜的粘贴来形成第一树脂绝缘层130的制造方法，但不限于此方法。例如，可以通过旋涂法、浸渍法、喷墨法及蒸镀法等的各种方法来形成第一树脂绝缘层130。
图8为示出在本发明的一个实施方式的半导体封装件的制造方法中，在树脂绝缘层上形成导电层的工序的图。于第一树脂绝缘层130的上部面粘贴具有导电性的片状膜。该导电膜为第一导电层142的一部分。在此，例示了通过膜的粘贴来形成第一导电层142的制造方法，但不限于此方法。例如，第一导电层142可以利用镀敷法或物理气相沉积(PhysicalVapor Deposition，PVD)法来形成。作为物理气相沉积法，可以使用溅射法、真空蒸镀法、电子束蒸镀法及分子束外延法等。可以通过涂敷溶解有具有导电性的树脂材料的溶剂，来形成第一导电层142。
图9为示出在本发明的一个实施方式的半导体封装件的制造方法中，对导电层的表面进行粗化的工序的图。如图9所示，对形成在第一树脂绝缘层130上的第一导电层142的表面进行粗化。对于第一导电层142表面的粗化，可以通过使用三氯化铁溶液的蚀刻来进行。在图9中，用虚线来表示粗化区域146。
图10为示出在本发明的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成开口部的工序的图。如图10所示，在与外部端子122相对应的位置，用激光照射第一导电层142表面的粗化区域146，来形成用于露出外部端子122的开口部132。在开口部132的形成中，可以一并处理第一导电层142和第一树脂绝缘层130。作为用于形成开口部132的激光，可以使用CO2激光。关于CO2激光，可以根据开口部132的大小来调整光斑直径以及能量大小，并进行多次脉冲照射。可通过在第一导电层142的表面形成粗化区域146，来使第一导电层142高效地吸收所照射的激光束的能量。激光束被照射到外部端子122的内侧。即，以不脱离外部端子122的图案的方式来照射激光束。当需要加工半导体装置120的一部分时，也可以以有意使激光束的一部分露出于外部端子122的外侧的方式照射。
在图10中，例示出被开口的第一导电层142的侧壁与第一树脂绝缘层130的侧壁相连续的结构，但是不限于此结构。例如，在被激光照射而开口的情况下，存在与第一导电层142相比，第一树脂绝缘层130的一侧更向支承基材100的平面方向(开口直径变宽的方向)大幅后退的情况。即，可以是第一导电层142的端部比第一树脂绝缘层130的端部更向开口部132的内侧方向突出的结构。换言之，可以是第一导电层142突出的檐形状。或者换言之，当形成开口部132时，第一导电层142的一部分的下部面可以露出于开口部132的内部。此时，突出的第一导电层142可以呈在开口部132的内部中向外部端子122的方向弯曲的形状。
图11为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除导电层的表面的被粗化的区域，并去除开口底部的残渣的工序的图。首先，在形成开口部132之后，去除第一导电层142表面的粗化区域146。粗化区域146的去除可以通过酸处理来进行。去除粗化区域146之后，接着去除开口部132的底部的残渣(胶渣，smear)。通过两个步骤的工序来去除残渣(除胶渣)。
对去除开口部132的底部的残渣的方法进行详细说明。首先，对开口部132的底部进行等离子处理。作为等离子处理，可以利用包含氟(CF4)气及氧(O2)气的等离子处理。通过等离子处理，主要去除在形成开口部132时未被去除的第一树脂绝缘层130。此时，可以去除在形成开口部132时产生的第一树脂绝缘层130的变质层。例如，在利用激光照射来形成开口部132的情况下，存在因激光的能量而变质的第一树脂绝缘层130残留在开口部132的底部的情况。可通过如上所述进行等离子处理，来有效地去除上述变质层。
在所述等离子处理之后，接着进行化学溶液处理。作为化学溶液处理，可以使用高锰酸钠或高锰酸钾。利用化学溶液处理，能够去除未被所述等离子处理去除的残渣。例如，能够去除包含在第一树脂绝缘层130且在所述等离子处理中未被去除的填料。高锰酸钠或高锰酸钾是具有用于蚀刻残渣的作用的蚀刻液。可以在利用所述蚀刻液来进行处理之前，使用使第一树脂绝缘层130溶胀(swelling)的溶胀液。可以在利用所述蚀刻液来进行处理之后，使用中和蚀刻液的中和液。
通过使用溶胀液而扩大树脂环，因此液体的润湿性提高。由此，能够抑制出现不被蚀刻的区域的情况。通过使用中和液，能够高效地去除蚀刻液，因此能够抑制不期望的蚀刻处理的进行。例如，在蚀刻液使用碱性溶液的情况下，由于利用水洗处理很难去除碱性溶液，因此存在不期望的蚀刻处理不断进行的情况。在这种情况下，在蚀刻处理之后，若利用中和液，则能够抑制不期望的蚀刻处理的进行。
作为溶胀液，可以使用二甘醇单丁基醚、乙二醇等的有机溶剂。作为中和液，可以使用羟胺硫酸盐等的硫酸类溶液。
例如，在第一树脂绝缘层130使用无机材料的填料的情况下，存在如下情况，即，填料未被等离子处理中去除，而成为残渣。即使在这种情况下，也可通过在等离子处理之后进行化学溶液处理，来去除由填料而引起的残渣。
图12为示出在本发明的一个实施方式的半导体封装件的制造方法中，利用无电解镀敷法形成导电层的工序的图。利用无电解镀敷法，形成与在所述除胶渣工序之后露出的外部端子122相连接的镀层200(导电体)。无电解镀敷法为使钯(Pd)胶体吸附于树脂之后浸渍于包含铜的化学溶液中，并通过钯与铜的置换，来析出铜的方法。通过在去除粗化区域146之后利用无电解镀敷法形成镀层200，能够提高镀层200对于第一导电层142的紧贴性。
图13为示出在本发明的一个实施方式的半导体封装件的制造方法中，形成感光性光刻胶(photoresist)的工序的图。如图13所示，在镀层200上形成感光性的光刻胶210。光刻胶通过旋涂法等的涂敷法来形成。在形成光刻胶之前，可以进行提高镀层200与光刻胶210之间的紧贴性的处理(HMDS处理等的疏水化表面处理)。光刻胶210可以使用利用显影液难以蚀刻被感光的区域的负型，相反，也可以使用利用显影液来蚀刻被感光的区域的正型。
图14为示出本发明的一个实施方式的半导体封装件的制造方法中，利用光刻去除感光性光刻胶的一部分的工序的图。通过对涂敷的光刻胶210进行曝光及显影，来去除形成图1所示的布线140的区域的光刻胶210，从而形成如图14所示的阻挡剂图案(resistpattern)220。此外，在进行形成阻挡剂图案220的曝光时，利用形成于支承基材100的对准标记102来进行位置对准。
图15为示出在本发明的一个实施方式的半导体封装件的制造方法中，利用电解镀敷法来形成导电层的工序的图。在形成阻挡剂图案220之后，对利用无电解镀敷法形成的镀层200通电，来进行电解镀敷法，从而使从阻挡剂图案220露出的镀层200进一步成长并加厚，以形成第二导电层144。阻挡剂图案220之下的第一导电层142及镀层200因蚀刻整体而被去除，因此被加厚的第二导电层144的膜也变薄。因此，考虑到所述膜的变薄量来调整需要加厚的第二导电层144的量。
图16为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除感光性光刻胶的工序的图。如图16所示，在通过加厚镀层200来形成第二导电层144之后，利用有机溶剂来去除构成阻挡剂图案220的光刻胶。在去除光刻胶时，可以代替有机溶剂来使用基于氧等离子的灰化。可通过去除光刻胶，来获得形成有第二导电层144的厚膜区域230及仅形成有镀层200的薄膜区域240。此外，在厚膜区域230中，在镀层200上利用电解镀敷法形成加厚的镀层，因此，严格地说，第二导电层144形成为双层，但在此处不区分两层来图示。
图17为示出在本发明的一个实施方式的半导体封装件的制造方法中，去除导电层的一部分来形成布线的工序的图。如图17所示，被阻挡剂图案220覆盖，并通过去除(蚀刻)未被加厚的区域的镀层200及第一导电层142，来将各个布线140进行电隔离。通过镀层200及第一导电层142的蚀刻，厚膜区域230的第二导电层144的表面也被蚀刻并薄膜化，因此优选地，在考虑到该薄膜化的影响下设定第二导电层144的膜厚。作为该工序中的蚀刻，可以使用湿法刻蚀或干法蚀刻。在图17中，例示了形成一层布线140的制造方法，但不限于此方法，可以使绝缘层及导电层层叠在布线140的上方，来形成层叠有多个布线层的多层布线。此时，在每次形成布线层时形成新的对准标记，从而用于形成上层的布线层时的位置对准。
图18为示出在本发明的一个实施方式的半导体封装件的制造方法中，形成覆盖布线的树脂绝缘层的工序的图。第二树脂绝缘层150与第一树脂绝缘层130相同，通过粘贴绝缘性的片状膜，并进行加热/加压处理来形成。第二树脂绝缘层150的膜厚被设定为第二树脂绝缘层150覆盖布线140。即，第二树脂绝缘层150的膜厚大于布线140的厚度。第二树脂绝缘层150因缓和(平坦化)由布线140等而形成的高度差，而被称作平坦化膜。
第二树脂绝缘层150防止布线140与焊料球160导通。即，在布线140与焊料球160之间设有间隙。若第二树脂绝缘层150配置于布线140的至少上部面及侧面，则第二树脂绝缘层150的膜厚可以比布线140的厚度薄。在图18的说明中，例示出通过粘贴片状膜来形成第二树脂绝缘层150的制造方法，但不限于此方法。例如，可以利用旋涂法、浸渍法、喷墨法及蒸镀法等的各种方法来形成第二树脂绝缘层150。
图19为示出在本发明的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成用于露出布线的开口部的工序的图。如图19所示，于第二树脂绝缘层150形成用于露出布线140的开口部152。开口部152可以通过光刻及蚀刻来形成。在作为第二树脂绝缘层150使用感光性树脂的情况下，开口部152可以通过曝光及显影来形成。也可以对开口部152实施对第一树脂绝缘层130的开口部132实施的除胶渣处理。可通过基于与形成布线140相同的工序而形成的对准标记来进行位置对准，来形成开口部152。
图20为示出在本发明的一个实施方式的半导体封装件的制造方法中，在与露出的布线相对应的位置配置焊料球的工序的图。如图20所示，针对开口部152配置焊料球160。在图20中，例示了针对一个开口部152配置一个焊料球160的制造方法，但不限于此方法。例如，可以针对一个开口部152配置多个焊料球160。在图20中，例示出在将焊料球160配置于开口部152的步骤中，焊料球160与布线140相接触的制造方法，但不限于此方法。例如，在图20所示的步骤中，焊料球160也可以不与布线140相接触。可通过基于与形成布线140相同的工序而形成的对准标记来进行位置对准，来配置焊料球160。
图21为示出在本发明的一个实施方式的半导体封装件的制造方法中，回流焊料球的工序的图。通过在图20所示的状态下进行热处理，来使焊料球160回流。回流(reflow)是指使固体的对象物的至少一部分变为液状，来赋予对象物流动性，由此使对象物流入凹部的内部。可通过回流焊料球160，在开口部152的内部中露出的布线140的上部面的整个区域中使焊料球160与布线140相接触。
图22为示出在本发明的一个实施方式的半导体封装件的制造方法中，于树脂绝缘层形成达到支承基材的槽的工序的图。在此，利用划片刀(例如，金刚石制圆形旋转刀刃)在粘接层110、第一树脂绝缘层130及第二树脂绝缘层150划出切口250。切口250是通过使划片刀高速旋转，并用纯水进行冷却/切屑的冲洗的同时进行切断而形成的。在图22中，切口250形成于粘接层110、第一树脂绝缘层130及第二树脂绝缘层150。但，也可以划片直至支承基材来形成切口250。即，可通过划片来在支承基材100的上部面附近形成凹部。相反，也可以以残留粘接层110的一部分、或粘接层110及第一树脂绝缘层130的一部分的方式进行划片。
图23为示出在本发明的一个实施方式的半导体封装件的制造方法中，通过切断支承基材来对半导体封装件进行单片化的工序的图。如图23所示，通过从支承基材100的背面侧(与配置有半导体装置120的一侧相反的一侧)进行激光照射，来对半导体封装件进行单片化。作为向支承基材100照射的激光，可以使用CO2激光。可通过基于支承基材100的对准标记102进行位置对准，来进行激光照射。激光被照射在比侧视图中的切口250小的区域。
在此，示出了从支承基材100的背面侧进行激光照射的制造方法，但不限于此方法。例如，可以从支承基材100的表面侧经由切口250，来从支承基材100的表面侧进行激光照射。在上述说明中，示出了在俯视图中比形成有侧视图中的切口250的区域小的区域中照射激光的制造方法，但不限于此方法。例如，可以在俯视图中与形成有侧视图中的切口250的区域相同的区域中照射激光，也可以在更宽广的区域中照射激光。
在此，在支承基材100使用金属基材的情况下，若将粘接层110、第一树脂绝缘层130、第二树脂绝缘层150及支承基材100一并加工，则划片刀的磨耗变大，进而划片刀的使用寿命变短。另外，若利用划片刀对金属基材进行机械加工，则在加工端部中的角形状上会残生尖锐的“毛刺”，进而在装卸时存在作业人受伤的危险。但是，通过对支承基材100进行激光加工，能够抑制划片刀的消耗，进而可使支承基材100的加工端部的形状光滑。因此，尤其在作为支承基材100来使用金属基材的情况下，优选地，如上所述，利用划片刀来加工支承基材100上的结构物，利用激光来加工支承基材100。
如上所述，根据实施方式1的半导体封装件的制造方法，在将半导体装置120配置于支承基材100之前，通过在支承基材100上形成对准标记，能够提高在半导体装置120的配置中的对准精度。因此，根据实施方式1的半导体封装件的制造方法，能够提供在将半导体装置配置于基材时，用于获得高定位精度的半导体封装件的制造方法。
<实施方式2>
参照图24，对在本发明的实施方式2的半导体封装件的制造方法中，配置半导体装置时的对准方法进行详细的说明。图24为示出本发明的一个实施方式的对准标记与半导体装置之间的位置关系的俯视示意图。在图24中，为了便于说明，仅示出支承基材300、半导体装置320、322及对准标记302、304、306，但是可以具有与图1A相同的结构。
[半导体封装件20的结构]
如图24所示，关于半导体封装件20，在支承基材300上，在第一半导体装置320及第二半导体装置322的周围设置有第一对准标记302(第一凹部)、第二对准标记304(第二凹部)及第三对准标记306(第三凹部)。第一对准标记302和第二对准标记304设置于与第一半导体装置320的对角相对应的位置，第二对准标记304和第三对准标记306设置于与第二半导体装置322的对角相对应的位置。换言之，在第一半导体装置320与第二半导体装置322之间设置有第二对准标记304。
[半导体封装件20的制造工序的位置对准方法]
利用图24，对第一半导体装置320及第二半导体装置322的对准方法进行详细的说明。首先，利用与图2所示的方法相同的方法于支承基材300形成第一对准标记302、第二对准标记304及第三对准标记306。接下来，利用与图6所示的方法相同的方法，基于第一对准标记302和第二对准标记304进行位置对准，来配置第一半导体装置320，并基于第二对准标记304和第三对准标记306进行位置对准，来配置第二半导体装置322。而且，形成覆盖第一半导体装置320和第二半导体装置322的第一树脂绝缘层130。针对除上述制造工序以外的制造工序，可以采用与图2～图23相同的方法。
如上所述，在半导体封装件20的制造工序中，第一半导体装置320和第二半导体装置322共有同一个对准标记。换言之，在半导体封装件20的制造工序中配置半导体装置320、322时所使用的对准标记的数量，少于在实施方式1的半导体封装件10的制造工序中配置半导体装置120时所使用的对准标记的数量。另外，换言之，在实施方式1的半导体封装件10的制造方法中，在配置一个半导体装置120时，使用两个对准标记102，但是在半导体封装件20的制造方法中，在配置两个半导体装置320、322时使用三个对准标记302、304、306。即，在半导体封装件20的制造方法中，在配置一个半导体装置时，可以使用1.5个对准标记来进行位置对准。换言之，在半导体封装件20的制造方法中，在配置一个半导体装置时，可以使用少于两个对准标记来进行位置对准。
在半导体封装件20的制造工序中，在对各个半导体封装件20进行单片化时，可以采用第二对准标记304包括在第一半导体装置320侧或第二半导体装置322侧的任意一个的方式来截断支承基材300。在对各个半导体封装件20进行单片化时，支承基材300可以截断成如下：第二对准标记304被割断为两个，第二对准标记304的一部分包括在第一半导体装置320侧，第二对准标记304的残留部分包括在第二半导体装置322侧。在对各个半导体封装件20进行单片化时，第二对准标记304可以不包括在第一半导体装置320和第二半导体装置322中的任一个。即，包括在单片化的半导体封装件20的对准标记的数量可以少于两个。
如上所述，根据实施方式2的半导体封装件20，能够减少用于配置半导体装置的对准标记的数量。因此，在单独形成对准标记的制造方法的情况下，能够缩短形成位置对准的工序。在难以充分确保配置对准标记的区域的情况下，上述结构也是有效的。
<实施方式3>
参照图25，对在本发明的实施方式3的半导体封装件的制造方法中，配置半导体装置时的位置对准方法进行详细说明。图25为示出本发明的一个实施方式的对准标记与半导体装置之间的位置关系的俯视示意图。在图25中，为了便于说明，仅示出了支承基材400、半导体装置420、422、424、426及对准标记401、403、405、407、409，但可以具有与图1A相同的结构。
[半导体封装件30的结构]
如图25所示，关于半导体封装件30，在支承基材400中，在第一半导体装置420、第二半导体装置422、第三半导体装置424及第四半导体装置426的周围，设置有第一对准标记401、第二对准标记403、第三对准标记405、第四对准标记407及第五对准标记409。
第一对准标记401和第三对准标记405设置于与第一半导体装置420的对角相对应的位置。第二对准标记403和第三对准标记405设置于与第二半导体装置422的对角相对应的位置。第三对准标记405和第四对准标记407设置于与第三半导体装置424的对角相对应的位置。第三对准标记405和第五对准标记409设置于与第四半导体装置426的对角相对应的位置。换言之，在第一半导体装置420、第二半导体装置422、第三半导体装置424及第四半导体装置426之间设置有第三对准标记405。
[半导体封装件30的制造工序中的对准方法]
使用图25，对第一半导体装置420、第二半导体装置422、第三半导体装置424、及第四半导体装置426的对准方法进行详细说明。首先，利用与在图2中示出的方法相同的方法于支承基材400形成第一对准标记401、第二对准标记403、第三对准标记405、第四对准标记407及第五对准标记409。接下来，利用与在图6中示出的方法相同的方法，基于第一对准标记401和第三对准标记405进行位置对准来配置第一半导体装置420，基于第二对准标记403和第三对准标记405进行位置对准来配置第二半导体装置422，基于第三对准标记405和第四对准标记407进行位置对准来配置第三半导体装置424，基于第三对准标记405和第五对准标记409进行位置对准来配置第四半导体装置426。并且，形成覆盖第一半导体装置420、第二半导体装置422、第三半导体装置424及第四半导体装置426的第一树脂绝缘层130。针对除了上述制造工序以外的制造工序，可以使用与图2～图23相同的方法。
如上所述，在半导体封装件30的制造工序中，第一半导体装置420、第二半导体装置422、第三半导体装置424及第四半导体装置426分别共有同一对准标记。换言之，在半导体封装件30的制造工序中配置半导体装置420、422、424、426时所使用的对准标记的数量，少于在实施方式1的半导体封装件10的制造工序中配置半导体装置120时所使用的对准标记的数量。另外，换言之，在实施方式1的半导体封装件10的制造方法中，在配置一个半导体装置120时使用了两个对准标记102，但在半导体封装件30的制造方法中，在配置四个半导体装置420、422、424、426时使用五个对准标记401、403、405、407、409。即，在半导体封装件30的制造方法中，在配置一个半导体装置时可以使用1.25的对准标记来进行位置对准。换言之，在半导体封装件30的制造方法中，在配置一个半导体装置时可以使用少于两个对准标记来进行位置对准。
在半导体封装件30的制造工序中，在对各个半导体封装件30进行单片化时，能够以第三对准标记405包括在第一半导体装置420侧、第二半导体装置422侧、第三半导体装置424侧或第四半导体装置426侧的任一个中的方式，来截断支承基材400。在对各个半导体封装件30进行单片化时，可以将第三对准标记405割断成2～4个。在对各个半导体封装件30进行单片化时，第三对准标记405也可以不包括在第一半导体装置420侧、第二半导体装置422侧、第三半导体装置424侧及第四半导体装置426侧的任一个中。即，包括在单片化的半导体封装件30中的对准标记的数量可以少于两个。
如上所述，根据实施方式3的半导体封装件30，能够减少用于配置半导体装置的对准标记的数量。因此，在单独形成对准标记的制造方法的情况下，能够缩短形成位置对准的工序。
此外，本发明不仅仅限于上述实施方式，可以在不脱离要旨的范围内适当进行变更。

Claims (20)

1.一种半导体封装件，具有：
基材，设置有凹部；
半导体装置，配置于所述基材的设置有所述凹部的面一侧；以及
树脂绝缘层，覆盖所述半导体装置。
2.根据权利要求1所述的半导体封装件，其还具有在所述基材与所述半导体装置之间的粘接层。
3.根据权利要求2所述的半导体封装件，其中，
所述粘接层具有用于露出所述凹部的开口部，
所述树脂绝缘层与所述开口部的侧壁相接触。
4.根据权利要求1所述的半导体封装件，其中，设置有两个以上的所述凹部，所述凹部位于与所述半导体装置的各个对角相对应的位置。
5.根据权利要求3所述的半导体封装件，其中，所述树脂绝缘层与所述凹部的侧壁相接触。
6.根据权利要求5所述的半导体封装件，其中，所述树脂绝缘层充满所述凹部的内部。
7.根据权利要求6所述的半导体封装件，其中，设置有两个以上的所述凹部，所述凹部位于与所述半导体装置的各个对角相对应的位置。
8.根据权利要求7所述的半导体封装件，其中，所述凹部的大小为0.05mm以上且1.0mm以下。
9.根据权利要求7所述的半导体封装件，其中，所述凹部的大小为0.1mm以上且0.3mm以下。
10.根据权利要求9所述的半导体封装件，其中，所述凹部与所述半导体装置之间的距离为0.05mm以上且0.5mm以下。
11.一种半导体封装件的制造方法，包括如下步骤：
在基材的第一面一侧形成至少一个凹部；
通过基于所述凹部进行位置对准，来在所述基材的所述第一面一侧配置半导体装置；以及
形成覆盖所述半导体装置的树脂绝缘层。
12.根据权利要求11所述的半导体封装件的制造方法，其中，
在所述第一面上形成粘接层，
所述半导体装置配置在所述粘接层上。
13.根据权利要求12所述的半导体封装件的制造方法，其中，
在所述粘接层形成用于露出所述凹部的开口部，
所述树脂绝缘层形成为与所述开口部的侧壁相接触。
14.根据权利要求11所述的半导体封装件的制造方法，其中，
形成两个以上的所述凹部，
基于所述两个以上的所述凹部来进行所述位置对准。
15.根据权利要求13所述的半导体封装件的制造方法，其中，
所述粘接层为片状粘接层，
所述片状粘接层以在所述凹部与所述片状粘接层之间形成空洞的方式覆盖所述凹部而形成在所述第一面上。
16.根据权利要求15所述的半导体封装件的制造方法，其中，
利用湿法刻蚀来对所述基材的与第一面相反一侧的第二面以及连接所述第一面和所述第二面的第三面进行粗面化处理，
在对所述第二面和所述第三面进行粗面化处理之后，在所述粘接层形成所述开口部。
17.根据权利要求16所述的半导体封装件的制造方法，其中，
所述基材为不锈钢，
利用包含铜的化学溶液来进行所述湿法刻蚀。
18.一种半导体封装件的制造方法，包括如下步骤：
在基材形成第一凹部、第二凹部及第三凹部；
通过基于所述第一凹部和所述第二凹部进行位置对准，来在所述基材的形成有所述第一凹部和所述第二凹部的面一侧配置第一半导体装置；
通过基于所述第二凹部和所述第三凹部进行位置对准，来在所述基材的形成有所述第二凹部和所述第三凹部的面一侧配置第二半导体装置；以及
形成覆盖所述第一半导体装置和所述第二半导体装置的树脂绝缘层。
19.根据权利要求18所述的半导体封装件的制造方法，其中，
在形成有所述第一凹部、所述第二凹部及所述第三凹部的所述基材上形成粘接层，
所述第一半导体装置和所述第二半导体装置配置在所述粘接层上。
20.根据权利要求19所述的半导体封装件的制造方法，其中，
在所述粘接层形成用于露出所述第一凹部的第一开口部、用于露出所述第二凹部的第二开口部及用于露出所述第三凹部的第三开口部，
所述树脂绝缘层形成为与所述第一开口部的侧壁、所述第二开口部的侧壁及所述第三开口部的侧壁相接触。
CN201710227962.4A 2016-04-28 2017-04-10 半导体封装件及半导体封装件的制造方法 Active CN107424980B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210347036.1A CN114823629A (zh) 2016-04-28 2017-04-10 半导体封装件及半导体封装件的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016090189A JP6678506B2 (ja) 2016-04-28 2016-04-28 半導体パッケージ及び半導体パッケージの製造方法
JP2016-090189 2016-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210347036.1A Division CN114823629A (zh) 2016-04-28 2017-04-10 半导体封装件及半导体封装件的制造方法

Publications (2)

Publication Number Publication Date
CN107424980A true CN107424980A (zh) 2017-12-01
CN107424980B CN107424980B (zh) 2022-04-15

Family

ID=60159087

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210347036.1A Pending CN114823629A (zh) 2016-04-28 2017-04-10 半导体封装件及半导体封装件的制造方法
CN201710227962.4A Active CN107424980B (zh) 2016-04-28 2017-04-10 半导体封装件及半导体封装件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210347036.1A Pending CN114823629A (zh) 2016-04-28 2017-04-10 半导体封装件及半导体封装件的制造方法

Country Status (5)

Country Link
US (1) US10553456B2 (zh)
JP (1) JP6678506B2 (zh)
KR (1) KR20170123238A (zh)
CN (2) CN114823629A (zh)
TW (2) TWI784738B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11399438B2 (en) 2019-01-07 2022-07-26 Delta Electronics (Shanghai) Co., Ltd. Power module, chip-embedded package module and manufacturing method of chip-embedded package module

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691835B2 (ja) * 2016-06-17 2020-05-13 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージの製造方法
KR102138012B1 (ko) * 2018-08-28 2020-07-27 삼성전자주식회사 팬-아웃 반도체 패키지
WO2021111517A1 (ja) * 2019-12-03 2021-06-10 太陽誘電株式会社 部品モジュールおよびその製造方法
US20220238473A1 (en) * 2021-01-25 2022-07-28 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068401A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6426565B1 (en) * 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US6713849B2 (en) * 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
US20070059865A1 (en) * 2004-12-22 2007-03-15 Siliconware Precision Industries Co., Ltd. Semiconductor package with a support structure and fabrication method thereof
CN1953167A (zh) * 2003-05-26 2007-04-25 卡西欧计算机株式会社 半导体元件
CN101546718A (zh) * 2008-02-01 2009-09-30 英飞凌科技股份有限公司 半导体装置封装和制造半导体装置封装的方法
US20100025847A1 (en) * 2006-12-26 2010-02-04 Yoshihiro Tomura Semiconductor device mounted structure and semiconductor device mounted method
US20110193208A1 (en) * 2008-03-31 2011-08-11 Yan Xun Xue Semiconductor package of a flipped mosfet and its manufacturing method
JP2011171644A (ja) * 2010-02-22 2011-09-01 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2012253390A (ja) * 2012-09-24 2012-12-20 Renesas Electronics Corp 半導体装置の製造方法
JP2013069741A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
CN103367272A (zh) * 2012-03-30 2013-10-23 株式会社吉帝伟士 半导体模块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62163962A (ja) 1986-01-14 1987-07-20 Nec Corp 超音波顕微鏡
JPS62163962U (zh) * 1986-04-08 1987-10-17
JP5183583B2 (ja) * 2000-12-28 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2003179193A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法ならびに樹脂封止型半導体装置の検査方法
US8148803B2 (en) * 2002-02-15 2012-04-03 Micron Technology, Inc. Molded stiffener for thin substrates
JP4093818B2 (ja) * 2002-08-07 2008-06-04 三洋電機株式会社 半導体装置の製造方法
JP5017977B2 (ja) * 2006-09-14 2012-09-05 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US20080083994A1 (en) * 2006-10-06 2008-04-10 Choon Hiang Lim Method for producing a semiconductor component and substrate for carrying out the method
JP5458517B2 (ja) * 2008-07-02 2014-04-02 オムロン株式会社 電子部品
JP2010278334A (ja) 2009-05-29 2010-12-09 Elpida Memory Inc 半導体装置
US9452924B2 (en) * 2012-06-15 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and fabrication methods thereof
CN105280567B (zh) * 2014-06-19 2018-12-28 株式会社吉帝伟士 半导体封装件及其制造方法
US9315378B2 (en) * 2014-08-12 2016-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068401A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6426565B1 (en) * 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US6713849B2 (en) * 2000-12-28 2004-03-30 Hitachi, Ltd. Semiconductor utilizing grooves in lead and tab portions of lead frame to prevent peel off between the lead frame and the resin
CN1953167A (zh) * 2003-05-26 2007-04-25 卡西欧计算机株式会社 半导体元件
US20070059865A1 (en) * 2004-12-22 2007-03-15 Siliconware Precision Industries Co., Ltd. Semiconductor package with a support structure and fabrication method thereof
US20100025847A1 (en) * 2006-12-26 2010-02-04 Yoshihiro Tomura Semiconductor device mounted structure and semiconductor device mounted method
CN101546718A (zh) * 2008-02-01 2009-09-30 英飞凌科技股份有限公司 半导体装置封装和制造半导体装置封装的方法
US20110193208A1 (en) * 2008-03-31 2011-08-11 Yan Xun Xue Semiconductor package of a flipped mosfet and its manufacturing method
JP2011171644A (ja) * 2010-02-22 2011-09-01 On Semiconductor Trading Ltd 半導体装置及びその製造方法
JP2013069741A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp リードフレーム、半導体装置、リードフレームの製造方法及び半導体装置の製造方法
CN103367272A (zh) * 2012-03-30 2013-10-23 株式会社吉帝伟士 半导体模块
JP2012253390A (ja) * 2012-09-24 2012-12-20 Renesas Electronics Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11399438B2 (en) 2019-01-07 2022-07-26 Delta Electronics (Shanghai) Co., Ltd. Power module, chip-embedded package module and manufacturing method of chip-embedded package module

Also Published As

Publication number Publication date
US20170316996A1 (en) 2017-11-02
JP2017199823A (ja) 2017-11-02
US10553456B2 (en) 2020-02-04
CN114823629A (zh) 2022-07-29
CN107424980B (zh) 2022-04-15
KR20170123238A (ko) 2017-11-07
TW202207380A (zh) 2022-02-16
TWI745359B (zh) 2021-11-11
TW201803036A (zh) 2018-01-16
JP6678506B2 (ja) 2020-04-08
TWI784738B (zh) 2022-11-21

Similar Documents

Publication Publication Date Title
US11869809B2 (en) Semiconductor components having conductive vias with aligned back side conductors
CN107424980A (zh) 半导体封装件及半导体封装件的制造方法
TWI229435B (en) Manufacture of semiconductor device
CN100573854C (zh) 半导体装置、电路基板以及电子设备
CN107424960A (zh) 半导体封装件及半导体封装件的制造方法
CN102468186A (zh) 基板的制作方法及半导体芯片的封装方法
US20110233786A1 (en) Semiconductor device and method for manufacturing the same
US9232644B2 (en) Wiring substrate
CN107527825A (zh) 半导体封装件的制造方法
CN107507779A (zh) 半导体封装件的制造方法
CN107342236A (zh) 半导体封装件的制造方法
TW200534428A (en) Electrical connection structure of embedded chip and method for fabricating the same
US9929069B2 (en) Semiconductor device and manufacturing method thereof
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
TWI401755B (zh) 四邊扁平無接腳封裝方法
KR20090065609A (ko) 플립 칩 실장을 위한 솔더 형성 방법
CN114093842A (zh) 裸片及其制作方法、芯片封装结构及其制作方法
JP2006310890A (ja) 半導体モジュールおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Oita Prefecture

Applicant after: Rely on Technology Japan company

Address before: Oita Prefecture

Applicant before: J-DEVICES Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant