JP2012253390A

JP2012253390A - 半導体装置の製造方法

Info

Publication number: JP2012253390A
Application number: JP2012209197A
Authority: JP
Inventors: Kenji Nishikawa; 健次西川
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2012-09-24
Filing date: 2012-09-24
Publication date: 2012-12-20
Anticipated expiration: 2028-08-01
Also published as: JP5566433B2

Abstract

【課題】複数種類の半導体チップそれぞれの搭載位置を容易に認識できるようにする。
【解決手段】リードフレーム１００は、ダイパッド１０１、第１の凹部１１２、及び第２の凹部１２２を備える。ダイパッド１０１は、第１の半導体チップ２００が搭載される。第１の凹部１１２は第１の半導体チップ２００の搭載領域１１０を示しており、第２の凹部１２２は第２の半導体チップ３００の搭載領域１２０を示している。第１の凹部１１２と第２の凹部１２２は、形状及び大きさの少なくとも一方が異なる。
【選択図】図１

Description

本発明は、半導体チップの搭載位置の確認を容易に行えるリードフレーム、半導体装置、及び半導体装置の製造方法に関する。

半導体チップをリードフレームに実装した半導体装置において、半導体チップをリードフレームのダイパッド上に精度よく載置する必要がある。また、半導体チップの搭載位置の確認を容易に行えるようにすると、不良品を容易に選別できるようになる。

例えば特許文献１には、ダイアイランド（ダイパッド）に、半導体チップの位置決めの標識となる凹部又は凸部を設ける技術が開示されている。また特許文献２には、ダイパッドにおける半導体チップの載置部の外側に、溝を形成する技術が開示されている。

実開昭６２−１６３９６２号公報特開２００７−１３４６５９号公報

一つのリードフレームに複数の半導体チップを搭載することがある。また、一種類のリードフレームに互いに異なる半導体チップを搭載することにより、複数種類の半導体装置を製造することがある。これらの場合には、複数種類の半導体チップそれぞれの搭載位置を容易に認識できるようにするのが好ましい。

本発明によれば、半導体チップが搭載されるダイパッドと、
前記ダイパッドに形成され、第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なるリードフレームが提供される。

この発明によれば、第１の凹部、凸部、または孔と、第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なる。従って、第１の半導体チップ及び第２の半導体チップそれぞれの搭載位置を容易に認識することができる。

本発明によれば、上記したリードフレームと、
前記リードフレームの前記ダイパッドに搭載された前記第１の半導体チップと、
を備える半導体装置が提供される。

本発明によれば、第１の半導体チップ及び第２の半導体チップの少なくとも一方を、リードフレームのダイパッド上に搭載する工程と、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程と、
を有する半導体装置の製造方法であって、
前記リードフレームは、
前記ダイパッドに形成され、前記第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、前記第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なり、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程において、前記第１の半導体チップが搭載されている場合は前記第１の凹部、凸部、または孔と前記第１の半導体チップの相対位置に基づいて前記第１の半導体チップの搭載位置を検査し、前記第２の半導体チップが搭載されている場合は前記第２の凹部、凸部、または孔と前記第２の半導体チップの相対位置に基づいて前記第２の半導体チップの搭載位置を検査する半導体装置の製造方法が提供される。

本発明によれば、第１の半導体チップ及び第２の半導体チップそれぞれの搭載位置を容易に認識することができる。

第１の実施形態にかかる半導体装置の平面図である。図１に示した半導体装置の断面図である。図２の変形例を示す断面図である。第２の実施形態にかかる半導体装置の平面図である。第３の実施形態にかかる半導体装置の平面図である。第４の実施形態にかかる半導体装置の平面図である。第５の実施形態にかかる半導体装置の平面図である。第６の実施形態にかかる半導体装置の平面図である。第７の実施形態にかかる半導体装置の平面図である。図９に示した半導体装置の断面図である。第８の実施形態にかかる半導体装置の平面図である。図１１に示した半導体装置の断面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

図１は、第１の実施形態にかかる半導体装置の平面図である。この半導体装置は、リードフレーム１００、第１の半導体チップ２００、及び第２の半導体チップ３００を備える。リードフレーム１００は、ダイパッド１０１、第１の凹部１１２、及び第２の凹部１２２を備える。ダイパッド１０１は、第１の半導体チップ２００が搭載される。第１の凹部１１２は第１の半導体チップ２００の搭載領域１１０を示しており、第２の凹部１２２は第２の半導体チップ３００の搭載領域１２０を示している。第１の凹部１１２と第２の凹部１２２は、形状及び大きさの少なくとも一方が異なる。本図に示す例において、第１の凹部１１２と第２の凹部１２２は略円形であり、大きさが異なる。具体的には、第１の凹部１１２は第２の凹部１２２より大きい。

第１の凹部１１２及び第２の凹部１２２は、例えば径が０．０５ｍｍ以上０．３ｍｍ以下であり、例えば深さが０．０１ｍｍ以上０．０５ｍｍ以下である。第１の凹部１１２及び第２の凹部１２２は、いずれも第１の半導体チップ２００の搭載領域１１０及び第２の半導体チップ３００の搭載領域１２０の外側に位置している。

なお、第１の凹部１１２の代わりに第１の凸部又は孔を用いても良いし、第２の凹部１２２の代わりに第２の凸部又は孔を用いても良い。

本図に示す例において第２の半導体チップ３００は、第１の半導体チップ２００より小さく、第１の半導体チップ２００上に搭載されている。そして第２の半導体チップ３００の搭載領域１２０は、第１の半導体チップ２００の搭載領域１１０の内部に位置している。

ダイパッド１０１は、略正方形又は略長方形であり、第１の凹部１１２及び第２の凹部１２２をそれぞれ複数有している。第１の半導体チップ２００の搭載領域１１０は、隣り合う第１の凹部１１２を直線で結ぶことにより定義される。また第２の半導体チップ３００の搭載領域１２０は、第１の半導体チップ２００の搭載領域１１０を介して互いに対向する第２の凹部１２２を直線で結ぶことにより、定義される。

本図に示す例において、第１の凹部１１２で定義された第１の半導体チップ２００の搭載領域１１０は、第１の半導体チップ２００より大きく、第１の半導体チップ２００の搭載位置の許容範囲を示している。また第２の凹部１２２で定義された第２の半導体チップ３００の搭載領域１２０も、第２の半導体チップ３００より大きく、第２の半導体チップ３００の搭載位置の許容範囲を示している。なお、第１の半導体チップ２００の搭載領域１１０が第１の半導体チップ２００と同じ形状を有するようにして、搭載領域１１０が設計上の第１の半導体チップ２００の搭載位置を示すようにしてもよい。また第２の半導体チップ３００の搭載領域１２０が第２の半導体チップ３００と同じ形状を有するようにして、搭載領域１２０が設計上の第２の半導体チップ３００の搭載位置を示すようにしてもよい。

図２は、図１に示した半導体装置の断面図である。本図において半導体装置は、図１に示した構成に加えて、ワイヤ４１０，４２０及び封止樹脂５００を備えている。ワイヤ４１０は第１の半導体チップ２００のパッド（図示せず）とリードフレーム１００のインナーリード（図示せず）とを接続しており、ワイヤ４２０は第２の半導体チップ３００のパッド（図示せず）とリードフレーム１００のインナーリード（図示せず）とを接続している。

封止樹脂５００は、リードフレーム１００のダイパッドの表面、インナーリード、第１の半導体チップ２００、第２の半導体チップ３００、及びワイヤ４１０，４２０を封止している。本図に示す例において、封止樹脂５００の下面にはリードフレーム１００のダイパッド１０１の下面が露出している。

図３は、図２の変形例を示す断面図である。本図に示す半導体装置は、ダイパッド１０１の下面も封止樹脂５００で封止されている点を除いて、図２に示した半導体装置と同様の構成である。

次に、図１〜３に示した半導体装置の製造方法を説明する。まず、リードフレーム１００を準備し、リードフレーム１００に第１の凹部１１２及び第２の凹部１２２を形成する。第１の凹部１１２及び第２の凹部１２２は、例えばジグをリードフレーム１００のダイパッド１０１に上方から押圧することにより、圧痕として形成される。

なお、第１の凹部１１２及び第２の凹部１２２の代わりに凸部が用いられる場合、これらの凸部は、例えばジグをリードフレーム１００のダイパッド１０１に下方から押圧することにより、圧痕として形成される。また第１の凹部１１２及び第２の凹部１２２の代わりに孔が用いられる場合、孔は、例えば打ち抜きパンチを用いて形成される。

次いで第１の半導体チップ２００をダイパッド１０１上に搭載し、さらに第２の半導体チップ３００を第１の半導体チップ２００上に搭載する。ここで第１の半導体チップ２００を搭載する装置は、画像処理またはセンサーによって第１の凹部１１２を認識することにより、第１の半導体チップ２００の搭載位置を定める。また第２の半導体チップ３００を搭載する装置は、画像処理またはセンサーによって第２の凹部１２２を認識することにより、第２の半導体チップ３００の搭載位置を定める。

次いで、ワイヤ４１０を用いて、第１の半導体チップ２００のパッドをリードフレーム１００のインナーリードに接続する。また、ワイヤ４２０を用いて、第２の半導体チップ３００のパッドをリードフレーム１００のインナーリードに接続する。

次いで、第１の凹部１１２と第１の半導体チップ２００の相対位置に基づいて第１の半導体チップ２００の搭載位置を目視で検査し、かつ第２の凹部１２２と第２の半導体チップ３００の相対位置に基づいて第２の半導体チップ３００の搭載位置を目視で検査する。詳細には、第１の凹部１１２により定義される搭載領域１１０から第１の半導体チップ２００がはみ出していない場合に、第１の半導体チップ２００の搭載位置は正常であると判断する。また第２の凹部１２２により定義される搭載領域１２０から第２の半導体チップ３００がはみ出していない場合に、第２の半導体チップ３００の搭載位置は正常であると判断する。

第１の半導体チップ２００の搭載位置及び第２の半導体チップ３００の搭載位置の双方が正常であった場合、モールドを用いて封止樹脂５００を形成し、リードフレーム１００のダイパッド１０１、インナーリード、第１の半導体チップ２００、第２の半導体チップ３００、及びワイヤ４１０，４２０を封止する。半導体装置が図３に示した構成を有しており、かつ第１の凹部１１２及び第２の凹部１２２の代わりに孔が形成されていた場合、この孔内にも封止樹脂５００が入り込むため、封止樹脂５００とリードフレーム１００の密着性が向上する。

次に、本実施形態の作用効果について説明する。第１の凹部１１２は第１の半導体チップ２００の搭載領域１１０を示しており、第２の凹部１２２は第２の半導体チップ３００の搭載領域１２０を示している。第１の凹部１１２と第２の凹部１２２は、形状及び大きさの少なくとも一方が異なっている。このため、画像処理またはセンサー並びに目視のいずれの場合においても、第１の半導体チップ２００の搭載領域１１０と、第２の半導体チップ３００の搭載領域１２０それぞれを、容易に認識することができる。

具体的には、半導体チップをダイパッド１０１に搭載する装置は、第１の半導体チップ２００の搭載領域１１０、及び第２の半導体チップ３００の搭載領域１２０それぞれを容易に認識することができる。また、第１の半導体チップ２００及び第２の半導体チップ３００それぞれの搭載位置の検査を目視で行う場合においても、第１の半導体チップ２００の搭載領域１１０、及び第２の半導体チップ３００の搭載領域１２０それぞれを容易に認識することができる。

また、ジグをダイパッド１０１に押圧することにより、第１の凹部１１２及び第２の凹部１２２を形成することができるため、第１の凹部１１２及び第２の凹部１２２の形成コストを低くすることができる。

また、第１の凹部１１２及び第２の凹部１２２はダイパッド１０１を貫通していないため、ダイパッド１０１の強度が低下することを抑制でき、また、ダイパッド１０１の平坦度が低下することを抑制できる。

なお、１種類のリードフレーム１００を用いて、ダイパッド１０１に第１の半導体チップ２００のみを搭載した第１の半導体装置と、ダイパッド１０１に第２の半導体チップ３００のみを搭載した第２の半導体装置を製造してもよい。このようにすることにより、１種類のリードフレーム１００をチップサイズの異なる第１、第２の半導体装置に共用することができる。また、この場合においても上記した効果を得ることができる。

図４は、第２の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、ダイパッド１０１の平面形状を除いて第１の実施形態に示した半導体装置と同様の構成である。本実施形態において、ダイパッド１０１は略八角形を有している。

本実施形態のようにダイパッド１０１が複雑な形状を有している場合には、ダイパッド１０１の端から第１の半導体チップ２００及び第２の半導体チップ３００の距離がわかりにくい。このため、ダイパッド１０１の端からの距離に基づいて第１の半導体チップ２００及び第２の半導体チップ３００の搭載位置を検査することは難しい。これに対して本実施形態は、第１の凹部１１２によって第１の半導体チップ２００の搭載領域１１０を定めており、かつ第２の凹部１２２によって第２の半導体チップ３００の搭載領域１２０を定めている。このため、容易に第１の半導体チップ２００及び第２の半導体チップ３００の搭載位置を検査することができる。

図５は、第３の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、第１の凹部１１２と第２の凹部１２２の形状が異なる点を除いて、第１の実施形態と同様の効果を得ることができる。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１の凹部１１２と第２の凹部１２２を同じ大きさにすることができるため、第１の凹部１１２及び第２の凹部１２２のいずれも目視で確認しやすくなる。

図６は、第４の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、第２の半導体チップ３００の上に第３の半導体チップ６００が搭載されている点、及びダイパッド１０１に複数の第３の凹部１３２が形成されている点を除いて、第１の実施形態にかかる半導体装置と同様の構成である。第３の凹部１３２は、第１の凹部１１２及び第２の凹部１２２と同一工程で形成される。

第３の半導体チップ６００は第２の半導体チップ３００より小さい。第３の凹部１３２は、第１の凹部１１２及び第２の凹部１２２の双方と、形状及び大きさのいずれか一方が異なる。また複数の第３の凹部１３２は、第３の半導体チップ６００の搭載領域１３０を示している。搭載領域１３０は、第２の半導体チップ３００の搭載領域１２０を介して互いに対向する第３の凹部１３２を直線で結ぶことにより、定義される。

本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第３の半導体チップ６００の搭載及び搭載位置の検査も、第１の半導体チップ２００及び第２の半導体チップ３００の搭載及び搭載位置の検査と同様に行うことができる。

図７は、第５の実施形態にかかる半導体装置の平面図であり、第４の実施形態における図６に相当する。この半導体装置は、第２の半導体チップ３００及び第３の半導体チップ６００の双方が第１の半導体チップ２００の上に搭載されている点を除いて、第４の実施形態と同様の構成である。
本実施形態によっても第４の実施形態と同様の効果を得ることができる。

図８は、第６の実施形態にかかる半導体装置の平面図であり、第１の実施形態における図１に相当する。この半導体装置は、第２の半導体チップ３００が第１の半導体チップ２００上ではなくリードフレーム１００のダイパッド１０１上に搭載されている点を除いて、第１の実施形態と同様の構成である。
本実施形態においても第１の実施形態と同様の効果を得ることができる。

図９は第７の実施形態にかかる半導体装置の平面図であり、図１０は図９に示した半導体装置の断面概略図である。この半導体装置は、以下の点を除いて第１の実施形態と同様の構成である。まず、第１の半導体チップ２００がリードフレーム１００のダイパッド１０１の第１面上に搭載されており、第２の半導体チップ３００がダイパッド１０１の第１面とは反対側の面である第２面上に搭載されている。そして第１の凹部１１２がダイパッド１０１の第１面に形成されており、第２の凹部１２２がダイパッド１０１の第２面に形成されている。

本実施形態によれば、ダイパッド１０１の第１面に形成された第１の凹部１１２と、ダイパッド１０１の第２面に形成された第２の凹部１２２は、形状及び大きさの少なくとも一方が異なる。このため、第１の半導体チップ２００を搭載すべき面、及び第２の半導体チップ３００を搭載すべき面それぞれを容易に把握することができる。従って、第１の半導体チップ２００の搭載面と第２の半導体チップ３００の搭載面を間違える可能性が低くなる。

図１１は第８の実施形態にかかる半導体装置の平面図であり、図１２は図１１に示した半導体装置の断面概略図である。この半導体装置は、以下の点を除いて、第４の実施形態と同様の構成である。まず、リードフレーム１００のダイパッド１０１の第１面上には、第１の半導体チップ２００及び第２の半導体チップ３００が搭載されている。ダイパッド１０１の第１面とは反対側の面である第２面上には、第３の半導体チップ６００が搭載されている。また、ダイパッド１０１の第１面には第１の凹部１１２及び第２の凹部１２２が形成されており、ダイパッド１０１の第２面には第３の凹部１３２が形成されている。

図１２に示すように、本実施形態において第２の半導体チップ３００は、一部のワイヤ４２０を介してリードフレーム１００に直接接続しており、残りのワイヤ４２０を介して第１の半導体チップ２００に接続している。また第３の半導体チップ６００は、ワイヤ４３０を介してリードフレーム１００に直接接続している。

本実施形態によっても第４の実施形態と同様の効果を得ることができる。また、ダイパッド１０１の第１面に形成された第１の凹部１１２及び第２の凹部１２２と、ダイパッド１０１の第２面に形成された第３の凹部１３２は、形状及び大きさの少なくとも一方が異なる。このため、第１の半導体チップ２００及び第２の半導体チップ３００を搭載すべき面と第３の半導体チップ６００を搭載すべき面それぞれを容易に把握することができる。従って、第１の半導体チップ２００及び第２の半導体チップ３００の搭載面、並びに第３の半導体チップ６００の搭載面を間違える可能性が低くなる。

なお第７の実施形態において、第１の凹部１１２と第２の凹部１２２は大きさ及び形状が同じであっても良い。また第８の実施形態において、第３の凹部１３２は、第１の凹部１１２又は第２の凹部１２２と大きさ及び形状が同じであっても良い。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

１００リードフレーム
１０１ダイパッド
１１０第１の半導体チップの搭載領域
１１２第１の凹部
１２０第２の半導体チップの搭載領域
１２２第２の凹部
１３０第３の半導体チップの搭載領域
１３２第３の凹部
２００第１の半導体チップ
３００第２の半導体チップ
４１０ワイヤ
４２０ワイヤ
４３０ワイヤ
５００封止樹脂
６００第３の半導体チップ

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
（付記１）
半導体チップが搭載されるダイパッドと、
前記ダイパッドに形成され、第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なるリードフレーム。
（付記２）
付記１に記載のリードフレームにおいて、
前記第２の半導体チップは、前記第１の半導体チップより小さく、かつ前記第１の半導体チップ上に搭載され、
前記ダイパッドにおいて、前記第２の半導体チップの搭載領域は、前記第１の半導体チップの搭載領域の内部に位置するリードフレーム。
（付記３）
付記２に記載のリードフレームにおいて、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔とを、それぞれ複数有しており、
隣り合う前記第１の凹部、凸部、または孔を結ぶことにより、前記第１の半導体チップの搭載領域が定義され、
前記第１の半導体チップの搭載領域を介して互いに対向する前記第２の凹部、凸部、または孔を結ぶことにより、前記第２の半導体チップの搭載領域が定義されるリードフレーム。
（付記４）
付記１に記載のリードフレームにおいて、
前記第１の凹部、凸部、または孔は、前記ダイパッドの第１面に形成され、
前記第２の凹部、凸部、または孔は、前記ダイパッドの第１面とは反対側の面である第２面に形成されているリードフレーム。
（付記５）
付記２に記載のリードフレームにおいて、
前記第１の凹部、凸部、または孔、並びに前記第２の凹部、凸部、または孔は、前記ダイパッドの第１面に形成され、
さらに、前記ダイパッドの第１面とは反対側の面である第２面に形成されており、第３の半導体チップの搭載領域を示す第３の凹部、凸部、または孔を備えるリードフレーム。
（付記６）
付記１〜５のいずれか一つに記載のリードフレームと、
前記リードフレームの前記ダイパッドに搭載された前記第１の半導体チップと、
を備える半導体装置。
（付記７）
第１の半導体チップ及び第２の半導体チップの少なくとも一方を、リードフレームのダイパッド上に搭載する工程と、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程と、
を有する半導体装置の製造方法であって、
前記リードフレームは、
前記ダイパッドに形成され、前記第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、前記第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なり、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程において、前記第１の半導体チップが搭載されている場合は前記第１の凹部、凸部、または孔と前記第１の半導体チップの相対位置に基づいて前記第１の半導体チップの搭載位置を検査し、前記第２の半導体チップが搭載されている場合は前記第２の凹部、凸部、または孔と前記第２の半導体チップの相対位置に基づいて前記第２の半導体チップの搭載位置を検査する半導体装置の製造方法。
（付記８）
付記７に記載の半導体装置の製造方法において、
前記第１の半導体チップは前記第２の半導体チップより大きく、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方を前記ダイパッド上に搭載する工程において、前記第１の半導体チップを前記ダイパッド上に搭載し、かつ前記第２の半導体チップを前記第１の半導体チップ上に搭載する半導体装置の製造方法。
（付記９）
付記８に記載の半導体装置の製造方法において、
前記リードフレームは、前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔とを、それぞれ複数有しており、
隣り合う前記第１の凹部、凸部、または孔を結ぶことにより、前記第１の半導体チップの搭載領域が定義され、
前記第１の半導体チップの搭載領域を介して互いに対向する前記第２の凹部、凸部、または孔を結ぶことにより、前記第２の半導体チップの搭載領域が定義される半導体装置の製造方法。

Claims

半導体チップが搭載されるダイパッドと、
前記ダイパッドに形成され、第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なるリードフレーム。
請求項１に記載のリードフレームにおいて、
前記第２の半導体チップは、前記第１の半導体チップより小さく、かつ前記第１の半導体チップ上に搭載され、
前記ダイパッドにおいて、前記第２の半導体チップの搭載領域は、前記第１の半導体チップの搭載領域の内部に位置するリードフレーム。
請求項２に記載のリードフレームにおいて、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔とを、それぞれ複数有しており、
隣り合う前記第１の凹部、凸部、または孔を結ぶことにより、前記第１の半導体チップの搭載領域が定義され、
前記第１の半導体チップの搭載領域を介して互いに対向する前記第２の凹部、凸部、または孔を結ぶことにより、前記第２の半導体チップの搭載領域が定義されるリードフレーム。
請求項１に記載のリードフレームにおいて、
前記第１の凹部、凸部、または孔は、前記ダイパッドの第１面に形成され、
前記第２の凹部、凸部、または孔は、前記ダイパッドの第１面とは反対側の面である第２面に形成されているリードフレーム。
請求項２に記載のリードフレームにおいて、
前記第１の凹部、凸部、または孔、並びに前記第２の凹部、凸部、または孔は、前記ダイパッドの第１面に形成され、
さらに、前記ダイパッドの第１面とは反対側の面である第２面に形成されており、第３の半導体チップの搭載領域を示す第３の凹部、凸部、または孔を備えるリードフレーム。
請求項１〜５のいずれか一つに記載のリードフレームと、
前記リードフレームの前記ダイパッドに搭載された前記第１の半導体チップと、
を備える半導体装置。
第１の半導体チップ及び第２の半導体チップの少なくとも一方を、リードフレームのダイパッド上に搭載する工程と、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程と、
を有する半導体装置の製造方法であって、
前記リードフレームは、
前記ダイパッドに形成され、前記第１の半導体チップの搭載領域を示す第１の凹部、凸部、または孔と、
前記ダイパッドに形成され、前記第２の半導体チップの搭載領域を示す第２の凹部、凸部、または孔と、
を備え、
前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔は、形状及び大きさの少なくとも一方が異なり、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方の搭載位置を検査する工程において、前記第１の半導体チップが搭載されている場合は前記第１の凹部、凸部、または孔と前記第１の半導体チップの相対位置に基づいて前記第１の半導体チップの搭載位置を検査し、前記第２の半導体チップが搭載されている場合は前記第２の凹部、凸部、または孔と前記第２の半導体チップの相対位置に基づいて前記第２の半導体チップの搭載位置を検査する半導体装置の製造方法。
請求項７に記載の半導体装置の製造方法において、
前記第１の半導体チップは前記第２の半導体チップより大きく、
前記第１の半導体チップ及び第２の半導体チップの少なくとも一方を前記ダイパッド上に搭載する工程において、前記第１の半導体チップを前記ダイパッド上に搭載し、かつ前記第２の半導体チップを前記第１の半導体チップ上に搭載する半導体装置の製造方法。
請求項８に記載の半導体装置の製造方法において、
前記リードフレームは、前記第１の凹部、凸部、または孔と、前記第２の凹部、凸部、または孔とを、それぞれ複数有しており、
隣り合う前記第１の凹部、凸部、または孔を結ぶことにより、前記第１の半導体チップの搭載領域が定義され、
前記第１の半導体チップの搭載領域を介して互いに対向する前記第２の凹部、凸部、または孔を結ぶことにより、前記第２の半導体チップの搭載領域が定義される半導体装置の製造方法。