JP2008124116A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008124116A JP2008124116A JP2006303738A JP2006303738A JP2008124116A JP 2008124116 A JP2008124116 A JP 2008124116A JP 2006303738 A JP2006303738 A JP 2006303738A JP 2006303738 A JP2006303738 A JP 2006303738A JP 2008124116 A JP2008124116 A JP 2008124116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- thickness
- resin
- semiconductor device
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
【解決手段】半導体素子30上に位置するモールド樹脂50の部分の厚さt1と、アイランド10の上面11のうち半導体素子30と端子部20との間に位置する部位上に位置するモールド樹脂50の部分の厚さt2との比t2/t1が、1.15以下である。
【選択図】図1
Description
図1は本発明の第1実施形態に係る半導体装置100の概略構成を示す図であり、(a)は同半導体装置100の概略断面図、(b)は(a)の上方からみた平面図である。なお、図1(b)ではモールド樹脂50を透過して、半導体装置100におけるモールド樹脂50内部の各部を示してある。
図7は、本発明の第2実施形態に係る半導体装置101の概略断面構成を示す図である。本実施形態では、アイランド10の上面11側に凹部などを設けずに、半導体素子30は、単純にアイランド10の上面11上に搭載された形で設置されている。
図8は、本発明の第3実施形態に係る半導体装置102の概略断面構成を示す図である。図8に示されるように、本実施形態では、半導体素子30は、単純にアイランド10の上面11上に搭載された形で設置されている。
図9は、本発明の第4実施形態に係る半導体装置103の概略断面構成を示す図である。図9に示されるように、アイランド10の上面11のうち半導体素子30が設置される部位には、当該部位をアイランド10の上面11と直交する方向、つまりアイランド10の厚さ方向に貫通する貫通穴15が設けられている。
図10は、本発明の第5実施形態に係る半導体装置104の概略断面構成を示す図である。本実施形態は、上記第4実施形態を一部変形したものである。
図11は、本発明の第6実施形態に係る半導体装置105の概略断面構成を示す図である。図11に示されるように、本半導体装置105は、アイランド10の凹部13の底部に、複数個(図11では2個)の半導体素子30を横置きで搭載したものであり、いわゆる並列型マルチチップ構造のものである。
図12は、本発明の第7実施形態に係る半導体装置106の概略断面構成を示す図である。図12に示されるように、本半導体装置106は、アイランド10の凹部13の底部に、複数個(図12では2個)の半導体素子30を縦置きで搭載したものであり、いわゆるスタック型マルチチップ構造のものである。
図13は、本発明の第8実施形態に係る半導体装置107の概略断面構成を示す図である。図13に示されるように、本半導体装置107では、上記第1実施形態の半導体装置において、アイランド10の上面11と直交する方向の寸法として、アイランド10の厚さと端子部20の厚さとを同一としたものである。
図14は、本発明の第9実施形態に係る半導体装置108の概略断面構成を示す図である。図14に示されるように、本半導体装置108では、上記第1実施形態の半導体装置において、アイランド10の上面11と直交する方向の寸法として、アイランド10の厚さよりも端子部20の厚さを大きくしたものである。
なお、第3実施形態以降の実施形態においても、上記第1実施形態と同様に、樹脂厚相対比t2/t1が1未満でもよい。その理由は上記同様である。そして、この場合、たとえば、上記したアイランドの凹部13や貫通穴15の深さ、あるいはスペーサ14の突出高さを変えて、半導体素子30の上面を、半導体素子30以外のアイランド10の上面11あるいはスペーサ14の上面よりも低くしてやればよい。
また、素子設置部としては、リードフレームのアイランド10でなく、リードフレームにかしめられたヒートシンクであってもよい。つまり、素子設置部と端子部とが同一のリードフレームから形成されたものではなく、別体のものから形成されていてもよい。この場合、ヒートシンクの周囲に、リードフレームの端子部が配置された形となる。また、上記各実施形態は、上記した範囲以外にも、可能な範囲で適宜組み合わせてもよい。
11…素子設置部の一面としてのアイランドの上面、13…凹部、
14…スペーサ、15…貫通穴、20…端子部、30…半導体素子、
40…ボンディングワイヤ、50…モールド樹脂。
Claims (7)
- 半導体素子(30)と、
前記半導体素子(30)が設置される素子設置部(10)と、
前記素子設置部(10)の周囲に配置された端子部(20)と、
前記素子設置部(10)の一面(11)側にて前記半導体素子(30)と前記端子部(20)とを接続するワイヤ(40)と、
前記素子設置部(10)の前記一面(11)側にて、前記半導体素子(30)、前記素子設置部(10)、前記端子部(20)および前記ワイヤ(40)を封止するモールド樹脂(50)とを備える半導体装置において、
前記半導体素子(30)上に位置する前記モールド樹脂(50)の部分の厚さt1と、前記素子設置部(10)の一面(11)のうち前記半導体素子(30)と前記端子部(20)との間に位置する部位上に位置する前記モールド樹脂(50)の部分の厚さt2との比t2/t1が、1.15以下であることを特徴とする半導体装置。 - 前記素子設置部(10)の一面(11)のうち前記半導体素子(30)が設置される部位には、前記素子設置部(10)の一面(11)のうち前記半導体素子(30)と前記端子部(20)との間に位置する部位よりも凹んだ凹部(13)が設けられており、
前記半導体素子(30)は、前記凹部(13)の底面に搭載されていることを特徴とする請求項1に記載の半導体装置。 - 前記素子設置部(10)の前記一面(11)のうち前記半導体素子(30)と前記端子部(20)との間に位置する部位に、前記素子設置部(10)の前記一面(11)のうち前記半導体素子(30)が設置される部位よりも突出するスペーサ(14)が搭載されており、
前記厚さt2は、前記スペーサ(14)上に位置する前記モールド樹脂(50)の部分の厚さとされていることを特徴とする請求項1に記載の半導体装置。 - 前記素子設置部(10)の前記一面(11)のうち前記半導体素子(30)が設置される部位には、当該部位を前記素子設置部(10)の一面(11)と直交する方向に貫通する貫通穴(15)が設けられており、
前記半導体素子(30)は、前記貫通穴(15)の内部に収納されていることを特徴とする請求項1に記載の半導体装置。 - 前記素子設置部(10)の前記一面(11)と直交する方向の寸法として、前記素子設置部(10)の厚さと前記端子部(20)の厚さとが同一であることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記素子設置部(10)の前記一面(11)と直交する方向の寸法として、前記素子設置部(10)の厚さよりも前記端子部(20)の厚さが大きいことを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。
- 前記ワイヤ(40)の前記半導体素子(30)側の接続部と前記ワイヤ(40)の前記端子部(20)側の接続部との距離(L1)が6mm以上であることを特徴とする請求項1ないし6のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303738A JP4967610B2 (ja) | 2006-11-09 | 2006-11-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006303738A JP4967610B2 (ja) | 2006-11-09 | 2006-11-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008124116A true JP2008124116A (ja) | 2008-05-29 |
JP4967610B2 JP4967610B2 (ja) | 2012-07-04 |
Family
ID=39508574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006303738A Active JP4967610B2 (ja) | 2006-11-09 | 2006-11-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4967610B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012104709A (ja) * | 2010-11-11 | 2012-05-31 | Shindengen Electric Mfg Co Ltd | リードフレーム及び半導体装置 |
JP2012253390A (ja) * | 2012-09-24 | 2012-12-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
US8786112B2 (en) | 2008-08-01 | 2014-07-22 | Renesas Electronics Corporation | Leadframe, semiconductor device, and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH044766U (ja) * | 1990-04-24 | 1992-01-16 | ||
JPH04154155A (ja) * | 1990-10-18 | 1992-05-27 | Canon Inc | 半導体装置 |
JPH08130226A (ja) * | 1994-11-01 | 1996-05-21 | Hitachi Ltd | ワイヤボンディング装置 |
JP2001274312A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2006
- 2006-11-09 JP JP2006303738A patent/JP4967610B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH044766U (ja) * | 1990-04-24 | 1992-01-16 | ||
JPH04154155A (ja) * | 1990-10-18 | 1992-05-27 | Canon Inc | 半導体装置 |
JPH08130226A (ja) * | 1994-11-01 | 1996-05-21 | Hitachi Ltd | ワイヤボンディング装置 |
JP2001274312A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8786112B2 (en) | 2008-08-01 | 2014-07-22 | Renesas Electronics Corporation | Leadframe, semiconductor device, and method of manufacturing the same |
US9029195B2 (en) | 2008-08-01 | 2015-05-12 | Renesas Electronics Corporation | Leadframe, semiconductor device, and method of manufacturing the same |
JP2012104709A (ja) * | 2010-11-11 | 2012-05-31 | Shindengen Electric Mfg Co Ltd | リードフレーム及び半導体装置 |
JP2012253390A (ja) * | 2012-09-24 | 2012-12-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4967610B2 (ja) | 2012-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
US6611047B2 (en) | Semiconductor package with singulation crease | |
US6208020B1 (en) | Leadframe for use in manufacturing a resin-molded semiconductor device | |
US8836101B2 (en) | Multi-chip semiconductor packages and assembly thereof | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
KR20060042872A (ko) | 반도체장치의 실장 방법 | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
JP2001053094A (ja) | 樹脂封止方法及び装置 | |
US10461019B2 (en) | Package with backside protective layer during molding to prevent mold flashing failure | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP4967610B2 (ja) | 半導体装置 | |
KR100591718B1 (ko) | 수지-밀봉형 반도체 장치 | |
KR20040108582A (ko) | 반도체 장치 및 그 제조 방법 | |
CN211125635U (zh) | 半导体设备和电子设备 | |
KR100829613B1 (ko) | 반도체 칩 패키지 및 그 제조 방법 | |
JP4872605B2 (ja) | 半導体装置の製造方法 | |
JP2006279088A (ja) | 半導体装置の製造方法 | |
JP4732138B2 (ja) | 半導体装置及びその製造方法 | |
JP6032171B2 (ja) | モールドパッケージの製造方法 | |
JP6011277B2 (ja) | 半導体装置の製造方法 | |
US8912046B2 (en) | Integrated circuit packaging system with lead frame and method of manufacture thereof | |
KR102340866B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US20230360928A1 (en) | Method for manufacturing semiconductor devices and corresponding semiconductor device | |
JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
JP6332053B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4967610 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |