CN105374785B - 侧面可浸润封装单元及其制造方法 - Google Patents

侧面可浸润封装单元及其制造方法 Download PDF

Info

Publication number
CN105374785B
CN105374785B CN201410383404.3A CN201410383404A CN105374785B CN 105374785 B CN105374785 B CN 105374785B CN 201410383404 A CN201410383404 A CN 201410383404A CN 105374785 B CN105374785 B CN 105374785B
Authority
CN
China
Prior art keywords
extension
base portion
pin
pedestal
principal part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410383404.3A
Other languages
English (en)
Other versions
CN105374785A (zh
Inventor
康成国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201410383404.3A priority Critical patent/CN105374785B/zh
Publication of CN105374785A publication Critical patent/CN105374785A/zh
Application granted granted Critical
Publication of CN105374785B publication Critical patent/CN105374785B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种半导体封装单元及其制造方法，所述封装单元包括：底座；引脚，所述引脚邻近所述底座，且所述引脚包含基部及延伸部，所述延伸部从所述基部的远离所述底座的侧面延伸，其中所述延伸部的上表面高于所述基部的上表面；元件，所述元件位于所述底座的上表面；焊线，所述焊线连接所述元件及所述引脚；封装体，包封所述元件、所述焊线、所述底座及所述引脚，其中所述封装体的侧面与所述延伸部的侧面齐平，且暴露所述底座的下表面、所述基部的下表面及所述基部的远离所述底座的侧面；以及金属层，至少位于下列表面上：经暴露的所述底座的下表面、所述基部的下表面及所述基部的远离所述底座的侧面。

Description

侧面可浸润封装单元及其制造方法
技术领域
本发明涉及一种半导体封装单元及其制造方法，且特别涉及一种引脚具有延伸部的封装单元及其制造方法。
背景技术
本发明涉及一种四方扁平封装(Quad Flat Package，QFP)，且特别涉及一种四方扁平无引脚封装(Quad Flat Non-leaded package，QFN package)。半导体封装技术包括有许多封装形态，近来随着电子产品缩小化及对于输入/输出(input/output,I/O)数目增加的需求，属于四方扁平封装系列的四方扁平无引脚封装具有较短的信号传递路径及相对较快的信号传递速度，故适用于高频传输的芯片封装。
四方扁平无引脚(QFN)封装的封装单元是采用刀片切割的方式，因此会暴露引脚的侧面，接着会在暴露的引脚上形成金属层，以使得焊料容易吸附在封装单元的侧面，以便于在使用表面安装技术(Surface Mount Technology)将所形成的封装单元安装在衬底或电路板上时检查焊点。
然而，四方扁平无引脚(QFN)封装的封装单元安装于衬底或电路板时，容易脱落而有可靠度不足的问题。
发明内容
本发明提供一种半导体封装单元及其制造方法，以改善现有半导体封装单元侧面的可浸润面积，以便于在使用表面安装技术将封装单元安装到例如印刷电路板时，可更容易地检视焊点。此外，本发明所提供的半导体封装单元的引脚具有延伸部，由于延伸部的上表面高于引脚的基部的上表面，因此可增强封装体与引脚之间的接合强度，借此避免常规封装体与引脚之间产生脱层(delamination)，进而提高封装结构的可靠度。
本发明的一方面涉及一种封装单元，所述封装结构包含：底座；引脚，所述引脚邻近所述底座，且所述引脚包含基部及延伸部，所述延伸部从所述基部的远离所述底座的侧面延伸，其中所述延伸部的上表面高于所述基部的上表面；元件，所述元件是位于所述底座的上表面；焊线，所述焊线是连接所述元件及所述引脚；封装体，包封所述元件、所述焊线、所述底座及所述引脚，其中所述封装体的侧面与所述延伸部的侧面齐平，且暴露所述底座的下表面、所述基部的下表面及所述基部的远离所述底座的侧面；以及金属层，至少位于下列表面上：经暴露的所述底座的下表面、所述基部的下表面及所述基部的远离所述底座的侧面。
由于本发明的封装单元的引脚具有延伸部，因此增加封装单元的侧面可供焊料吸附的面积，以便于在使用表面安装技术(Surface Mount Technology)将所形成的封装单元安装在衬底或电路板上时检查焊点；此外，由于引脚的延伸部的上表面高于引脚的基部的上表面，因此增强封装体与引脚之间的接合强度，可避免常规封装体与引脚之间产生脱层，进而提高封装结构的可靠度。
本发明的另一方面涉及一种封装单元的制造方法，所述方法包含：提供底座及引脚，所述引脚邻近于所述底座；将所述引脚的一部分由所述引脚的上表面突出以形成延伸部，并且于所述引脚的下表面形成第一凹口，所述引脚的其余部分为基部，其中所述延伸部的上表面高于所述基部的上表面；设置元件于所述底座上；以焊线连接所述元件与所述引脚；形成封装体包封所述元件、所述焊线、所述底座、所述基部及所述延伸部，其中所述封装体暴露所述底座的下表面、所述基部的下表面、所述延伸部的下表面及所述第一凹口内的所述基部的侧面；使用第一切割工具从所述延伸部的下表面部分地切割所述延伸部；形成金属层于下列表面上：所述基部的下表面及所述第一凹口内的所述基部的侧面；以及使用第二切割工具切穿所述延伸部及所述封装体，以得到封装单元。
本发明的其它方面及实施例也涵盖。前述的发明内容及以下的说明并非旨在将本发明限制于任何特定的实施例，而是仅用于说明本发明的某些实施例。
附图说明
图1A显示本发明一实施例的封装单元的剖面示意图。
图1B显示图1A中引脚及部分底座的剖面放大示意图。
图2显示本发明另一实施例的封装单元的剖面示意图。
图3A到3D显示本发明一实施例的封装单元的制造方法示意图。
图4显示将本发明一实施例的封装单元装配于衬底上的剖面示意图。
图5A显示本发明另一实施例封装单元的立体透视图。
图5B显示图5A中引脚及部分底座的放大示意图。
具体实施方式
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下。再者，本发明所提到的方向用语，例如“上”、“下”、“顶”、“底”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”、“周围”、“中央”、“水准”、“横向”、“垂直”、“纵向”、“轴向”、“径向”、“最上层”或“最下层”等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1A，其描绘依照本发明一实施例的封装单元的剖视图。封装单元10包含底座11、引脚12、金属层13、元件14、焊线15及封装体16。
底座11具有底座上表面11u、底座下表面11b及底座侧面11s，其中底座下表面11b是相对于底座上表面11u，底座侧面11s是延伸于底座上表面11u与底座下表面11b之间。底座11为一金属材料，例如：铜。
引脚12邻近底座11，其具有上表面12u，并且包含基部121及延伸部122，基部121具有基部上表面121u、基部下表面121b及基部侧面121s；延伸部122从基部121的远离底座11的基部侧面121s延伸，其中延伸部122的上表面122u高于基部121的上表面121u，基部侧面121s系延伸于基部下表面121b与延伸部122下表面122b之间。如图1A所示，引脚12的上表面12u包含基部121的上表面121u与延伸部122的上表面122u。引脚12为一金属材料，例如：铜。
元件14是通过一粘胶层(未描绘)而设置于底座11的上表面11u，并且元件14通过焊线15与引脚12相连接，其中焊线15与引脚12的连接点在引脚12的基部121的上表面121u上。在本发明的另一实施例中，焊线15与引脚12的连接点可在延伸部122的上表面122u上。
如图1A所示，元件14例如包含微机电系统(Micro Electro Mechanical System，MEMS)141与裸片142，其中微机电系统141可以是加速度传感器、陀螺仪或是温度传感器，而裸片142则可以是专用集成电路(Application Specific Integration Circuit，ASIC)。微机电系统141可通过焊线或锡球等电性连接元件与裸片142的电性连接。
封装体16包封底座11、引脚12、元件14及焊线15，详细来说，封装体16包封底座上表面11u、底座侧面11s、基部上表面121u及延伸部上表面122u，其中封装体16暴露底座11的下表面11b、基部121的下表面121b及基部121的远离底座11的侧面121s。此外，封装体16的侧面16s与延伸部122的侧面122s齐平，封装体16的下表面16b与底座11的下表面11b、基部121的下表面121b齐平。
金属层13至少位于下列表面上：暴露于封装体16的底座11的下表面11b、暴露于封装体16的基部121的下表面121b及基部121的远离底座11的侧面121s。在本发明的另一实施例中，金属层13包含锡或锡合金。
由于引脚12的延伸部122的上表面122u高于引脚12的基部121的上表面121u，因此增强封装体16与引脚12之间的接合强度，可避免常规封装体与引脚之间产生脱层，进而提高封装结构的可靠度。即便长时间受到热涨冷缩的反复作用，本发明的封装单元中封装体与引脚之间仍能保持良好的接合性。
图1B是显示图1A中的引脚12及部分底座11的剖面放大示意图。在本发明的一实施例中，引脚12具有上表面12u，并且引脚12包括基部121及延伸部122，引脚12的上表面12u包括基部121的上表面121u与延伸部122的上表面122u。延伸部122包括延伸主部1221及延伸端部1222，延伸端部1222从延伸主部1221的远离底座11的侧面1221s延伸，延伸端部1222通过延伸主部1221与基部121相连接，延伸端部1222的上表面1222u及延伸主部1221的上表面1221u共平面，即延伸主部1221的上表面1221u与延伸端部1222的上表面1222u齐平，且延伸主部1221的上表面1221u与延伸端部1222的上表面1222u高于基部121的上表面121u，延伸端部1222的下表面1222b高于延伸主部1221的下表面1221b，延伸主部1221的下表面1221b高于基部121的下表面121b，且延伸端部1222的下表面1222b高于基部121的上表面121u。如图1B所示，延伸部122的上表面122u包括延伸主部1221的上表面1221u与延伸端部1222的上表面1222u。
如图1B所示，金属层13可位于基部121的下表面121b、基部121的侧面121s、延伸主部1221的下表面1221b、延伸主部1221的侧面1221s与延伸端部1222的下表面1222b。通过形成延伸主部1221与延伸端部1222，而有效增加金属层13与引脚12的接触面积。
由于引脚12具有延伸部122，因此增加封装单元侧面的可浸润面积，以便于在使用表面安装技术将封装单元安装到例如印刷电路板时，可更容易地检视焊点。
请参照图2，其描绘依照本发明另一实施例的封装单元的剖视图。封装单元20包含底座11、引脚12、金属层13、元件14、焊线15及封装体16。
引脚12具有上表面12u，并且包含基部121及延伸部122，延伸部122从基部121的远离底座11的侧面121s延伸，其中延伸部122的上表面122u高于基部121的上表面121u。与图1A的封装单元10不同的是，封装单元20中的延伸部122的上表面122u与延伸部122的下表面122b为圆弧状。如图2所示，引脚12的上表面12u包括基部121的上表面121u与延伸部122的上表面122u。
请参照图3A到3D，其显示本发明一实施例的封装单元的制造方法示意图。
请参照图3A，提供底座11及引脚12，其中引脚12邻近于底座11。将引脚12的一部分由引脚12的上表面12u突出以形成延伸部122，并且于引脚12的下表面12b形成第一凹口12a，引脚12的其余部分为基部121，其中延伸部122的上表面122u高于基部121的上表面121u。在此实施例中，可使用冲压方式将引脚12的一部分由引脚12的上表面12u突出以形成延伸部122，并且引脚12的下表面12b形成第一凹口12a，其宽度为W1。在本发明的另一实施例中，延伸部122的上表面122u可为圆弧形(如图2所示)，即可以利用冲压机台的设计控制延伸部122的上表面122u的形状。如图3A所示，引脚12的上表面12u包括基部121的上表面121u与延伸部122的上表面122u；引脚12的下表面12b包括基部121的下表面121b与延伸部122的下表面122b。
请参照图3B，设置元件14于底座11上，接着以焊线15连接元件14与引脚12，其中焊线15与引脚12的连接点可在引脚12的基部121的上表面121u。在本发明的另一实施例中，焊线15与引脚12的连接点可在延伸部122的上表面122u。如图3B所示，引脚12的上表面12u包括基部121的上表面121u与延伸部122的上表面122u。
接着形成封装体16包封底座11、基部121、延伸部122、元件14及焊线15，并且封装体16暴露底座11的下表面11b、基部121的下表面121b、延伸部122的下表面122b及第一凹口12a内的基部121的侧面121s。
如图3B所示，使用第一切割工具31从延伸部122的下表面122b部分地切割延伸部122，第一切割工具31的宽度W2小于第一凹口12a的宽度W1。
请参照图3C，延伸部122的底部122b形成第二凹口122a，其中第二凹口的宽度W3实质上与第一切割工具31的宽度W2相等，但小于第一凹口12a的宽度W1，并且第二凹口122a内的延伸部122的下表面122b高于基部121的上表面121u。形成金属层13于下列表面上：底座11的下表面11b、基部121的下表面121b及第一凹口12a内的基部121的侧面121s。在另一实施例中，可形成金属层于延伸部122的下表面122b以及第二凹口122a内的延伸部122的侧面122s及下表面122b。例如以电镀的方式形成金属层13。
请参照图3D，使用第二切割工具32切穿延伸部122及封装体16，以得到封装单元30。本实施例中，切割工具32是由延伸部122方向切割，即第二切割工具32通过第二凹口122a，依序切割延伸部122及封装体16，在此实施例中，第二切割工具32的宽度W4小于第一切割工具31的宽度W2(即，W2大于W4)。
请参照图4，显示本发明一实施例的封装单元40通过表面安装技术(SurfaceMount Technology)安装到印刷电路板41，封装单元40的基部下表面121b与焊料可浸润的侧面面积通过焊料42与印刷电路板41电性连接，由于引脚12具有延伸部122，延伸部122又包括延伸主部1221及延伸端部1222(未描绘，请参图1B)，可增加焊料可浸润的侧面面积(电性接触面积)，即焊料可浸润的侧面面积包含：基部侧面121s、延伸主部1221的下表面1221b(未描绘，请参图1B)、延伸主部1221的侧面1221s及延伸端部1222的下表面1222b(未描绘，请参图1B)，焊料可浸润的侧面面积增加约20％，有效改善封装单元40与印刷电路板41电性连接的可靠度，并且可以清楚地看到金属层13之上的焊料42，因而容易检视焊点。此外，由于延伸部122的上表面122u高于基部121的上表面121u，因此增加引脚12与封装体16的接触面积，可增强封装体16与引脚12之间的接合强度，确保封装体16完全贴附于引脚12的上表面12u(包括基部121的上表面121u与延伸部122的上表面122u)，因此可避免常规封装体与引脚之间产生脱层，进而提高芯片封装结构的可靠度。换句话说，延伸部122具有模锁(moldlock)的功能，即，焊料42可以填充由延伸主部1221的下表面1221b与基部侧面121s所定义的空间、以及由延伸主部1221的侧面1221s与延伸端部1222的下表面1222b所定义的空间，确保电性连接的可靠度。
请参照图5A及5B，显示本发明一实施例的封装单元50的立体图及局部放大图。封装单元50包含底座11、至少一引脚12、金属层13、元件14、焊线15及封装体16。
底座11具有底座上表面11u、底座下表面11b及底座侧面11s，其中底座下表面11b是相对于底座上表面11u，底座侧面11s是延伸于底座上表面11u与底座下表面11b之间。
引脚12邻近底座11，其具有上表面12u，并且包含基部121及延伸部122，基部121具有基部上表面121u、基部下表面121b及基部侧面121s；延伸部122从基部121的远离底座11的基部侧面121s延伸，其中延伸部122的上表面122u高于基部121的上表面121u。如图5B所示，引脚12的上表面12u包括基部121的上表面121u与延伸部122的上表面122u。
延伸部122包括延伸主部1221及延伸端部1222，延伸端部1222从延伸主部1221的远离底座11的侧面1221s延伸，延伸端部1222通过延伸主部1221与基部121相连接，延伸端部1222的上表面1222u及延伸主部1221的上表面1221u共平面，即延伸主部1221的上表面1221u与延伸端部1222的上表面1222u齐平，且延伸主部1221的上表面1221u与延伸端部1222的上表面1222u高于基部121的上表面121u，延伸端部1222的下表面1222b高于延伸主部1221的下表面1221b，延伸主部1221的下表面1221b高于基部121的下表面121b，且延伸端部1222的下表面1222b高于基部121的上表面121u。如图5B所示，延伸部122的上表面122u包括延伸主部1221的上表面1221u与延伸端部1222的上表面1222u。此外，基部侧面121s是延伸于基部下表面121b与延伸主部1221下表面1221b之间。
元件14是通过一粘胶层(未描绘)而设置于底座11的上表面11u，并且元件14通过焊线15与引脚12相连接，其中焊线15与引脚12的连接点在引脚12的基部121的上表面121u上。
封装体16包封底座11、引脚12、元件14及焊线15，详细来说，封装体16包封底座上表面11u、底座侧面11s、基部上表面121u及延伸部上表面122u，其中封装体16暴露底座11的下表面11b、基部121的下表面121b及基部121的远离底座11的侧面121s。封装体16的侧面16s与延伸端部1222的侧面1222s齐平，底座侧面11s与封装体16的侧面16s则非齐平且存有一距离，封装体16的下表面16b与底座11的下表面11b、基部121的下表面121b齐平。此外，如图5A及5B所示，封装体16可暴露底座11的下表面11b、引脚12的基部121的下表面121b与远离底座11的侧面121s、延伸主部1221的下表面1221b与侧面1221s及延伸端部1222的下表面1222b。换句话说，封装体16存在于两相邻引脚12之间，并且包封所述引脚12，但是封装体16不存在于引脚12的延伸部122的下方空间。
如图5A及5B所示，金属层13是位于下列表面上：底座11的下表面11b、基部121的下表面121b及基部121的远离底座11的侧面121s。金属层13进一步位于引脚12的延伸主部1221的下表面1221b与侧面1221s及延伸端部1222的下表面1222b。
综上所述，本发明提出一种半导体封装单元及其制造方法，且特别涉及一种引脚具有延伸部的封装单元及其制造方法，其中由于本发明的封装单元的引脚具有延伸部，因此增加封装单元的侧面可供焊料吸附的面积，以便于在使用表面安装技术(Surface MountTechnology)将所形成的封装单元安装在衬底或电路板上时检查焊点。此外，由于引脚的延伸部的上表面高于引脚的基部的上表面，因此本发明所提供的封装单元为具有较佳的锁固能力(例如是介于引脚与封装体之间的较强附着力)，以解决脱层的问题且可提升产品可靠度。
虽然已参考本发明的特定实施例而描述及说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，在不脱离如由随附权利要求书界定的本发明的真实精神及范围的情况下，可进行各种改变且可代用等效者。所述说明可未必按比例绘制。在本发明中的技艺性转译与实际装置之间可归因于制造程序及容许度而存在差别。本发明可存在未被特定地说明的其它实施例。本说明书及图式应被视为说明性的而非限制性的。可进行修改以使特定情形、材料、物质组合、方法或程序适应于本发明的目标、精神及范围。所有这些修改意欲在此处随附的权利要求书的范围内。虽然已参考以特定次序所执行的特定操作而描述本文所揭示的方法，但应理解，在不脱离本发明的教示的情况下，可对这些操作进行组合、再分或重新排序以形成等效方法。因此，除非本文中有特定指示，否则所述操作的次序及分组不为本发明的限制。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包括于权利要求书的精神及范围的修改及均等设置均包含于本发明的范围内。

Claims (11)

1.一种封装单元，其包含：
底座；
引脚，所述引脚邻近所述底座，且所述引脚包含基部及延伸部，所述延伸部从所述基部的远离所述底座的侧面延伸，其中所述延伸部的上表面高于所述基部的上表面；
元件，所述元件位于所述底座的上表面；
焊线，所述焊线连接所述元件及所述引脚；
封装体，包封所述元件、所述焊线、所述底座及所述引脚，其中所述封装体的侧面与所述延伸部的侧面齐平，且暴露所述底座的下表面、所述基部的下表面及所述基部的远离所述底座的侧面；以及
金属层，至少位于经暴露的所述底座的下表面、所述基部的下表面及所述基部的远离所述底座的侧面；
其中所述延伸部包括延伸主部及延伸端部，所述延伸端部从所述延伸主部的远离所述底座的侧面延伸，所述延伸端部通过所述延伸主部与所述基部相连接，所述延伸端部的上表面及所述延伸主部的上表面高于所述基部的上表面，所述延伸端部的下表面高于所述延伸主部的下表面，所述延伸主部的下表面高于所述基部的下表面，且所述延伸端部的下表面高于所述基部的上表面。
2.根据权利要求1所述的封装单元，其中所述金属层进一步位于所述延伸主部的下表面及所述延伸主部与所述延伸端部的下表面相邻接的侧面和所述延伸端部的下表面。
3.根据权利要求1所述的封装单元，其中所述延伸主部的上表面与所述延伸端部的上表面齐平。
4.根据权利要求1所述的封装单元，其中所述金属层包含锡或锡合金。
5.根据权利要求1所述的封装单元，其中所述延伸主部的上表面为圆弧形。
6.一种封装单元的制造方法，其包含：
提供底座及引脚，所述引脚邻近于所述底座；
将所述引脚的一部分由所述引脚的上表面突出以形成延伸部，并且于所述引脚的下表面形成第一凹口，所述引脚的其余部分为基部，其中所述延伸部的上表面高于所述基部的上表面；
设置元件于所述底座上；
以焊线连接所述元件与所述引脚；
形成封装体包封所述元件、所述焊线、所述底座、所述基部及所述延伸部，其中所述封装体暴露所述底座的下表面、所述基部的下表面、所述延伸部的下表面及所述第一凹口内的所述基部的侧面；
使用第一切割工具从所述延伸部的下表面部分地切割所述延伸部；
形成金属层于下列表面上：所述基部的下表面及所述第一凹口内的所述基部的侧面；以及
使用第二切割工具切穿所述延伸部及所述封装体，以得到封装单元。
7.根据权利要求6所述的方法，其中使用所述第一切割工具以在所述延伸部的底部形成第二凹口，其中所述第二凹口的宽度小于所述第一凹口的宽度，且所述第二凹口内的所述延伸部的下表面高于所述基部的上表面。
8.根据权利要求7所述的方法，其进一步形成所述金属层于所述延伸部的下表面以及所述第二凹口内的所述延伸部的侧面及下表面。
9.根据权利要求6所述的方法，其中所述第一切割工具比所述第二切割工具宽。
10.根据权利要求6所述的方法，其中使用冲压方式以将所述引脚的一部分由所述引脚的上表面突出以形成延伸部，并且于所述引脚的下表面形成第一凹口。
11.根据权利要求6所述的方法，其中所述延伸部的上表面为圆弧形。
CN201410383404.3A 2014-08-06 2014-08-06 侧面可浸润封装单元及其制造方法 Active CN105374785B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410383404.3A CN105374785B (zh) 2014-08-06 2014-08-06 侧面可浸润封装单元及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410383404.3A CN105374785B (zh) 2014-08-06 2014-08-06 侧面可浸润封装单元及其制造方法

Publications (2)

Publication Number Publication Date
CN105374785A CN105374785A (zh) 2016-03-02
CN105374785B true CN105374785B (zh) 2018-06-08

Family

ID=55376833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410383404.3A Active CN105374785B (zh) 2014-08-06 2014-08-06 侧面可浸润封装单元及其制造方法

Country Status (1)

Country Link
CN (1) CN105374785B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494209B (zh) * 2018-10-08 2020-03-06 江苏长电科技股份有限公司 一种侧壁可浸润超薄封装结构及其制造方法
CN112652583A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种封装器件及其生产方法
CN113380632A (zh) * 2021-05-07 2021-09-10 通富微电子股份有限公司 半导体封装器件及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI228303B (en) * 2003-10-29 2005-02-21 Advanced Semiconductor Eng Semiconductor package, method for manufacturing the same and lead frame for use in the same
WO2009081494A1 (ja) * 2007-12-26 2009-07-02 Renesas Technology Corp. 半導体装置及びその製造方法
US20140151865A1 (en) * 2012-11-30 2014-06-05 Thomas H. Koschmieder Semiconductor device packages providing enhanced exposed toe fillets

Also Published As

Publication number Publication date
CN105374785A (zh) 2016-03-02

Similar Documents

Publication Publication Date Title
JP5707902B2 (ja) 半導体装置及びその製造方法
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20160183369A1 (en) Leadframe package with pre-applied filler material
TWI556370B (zh) 半導體封裝及用於其之方法
JP2012028699A (ja) 半導体装置、リードフレーム集合体及びその製造方法
TWI634634B (zh) 半導體裝置及其製造方法
US20150380342A1 (en) Semiconductor device and manufacturing method of semiconductor device
CN104078438A (zh) 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
US9947614B2 (en) Packaged semiconductor device having bent leads and method for forming
JP6357415B2 (ja) 半導体装置の製造方法
JP6092084B2 (ja) 半導体装置および半導体装置の製造方法
TWI716532B (zh) 樹脂密封型半導體裝置
CN105374785B (zh) 侧面可浸润封装单元及其制造方法
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
US20140120664A1 (en) Lead frame with grooved lead finger
US20090206459A1 (en) Quad flat non-leaded package structure
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN109427698A (zh) 组装qfp型半导体器件的方法
US9299646B1 (en) Lead frame with power and ground bars
US9638596B2 (en) Cavity-down pressure sensor device
CN107017221B (zh) 集成电路组合件
US20140231977A1 (en) Semiconductor packages with low stand-off interconnections between chips
KR101688077B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant