KR101688077B1 - 반도체 패키지 구조물 및 그 제작 방법 - Google Patents

반도체 패키지 구조물 및 그 제작 방법 Download PDF

Info

Publication number
KR101688077B1
KR101688077B1 KR1020150002876A KR20150002876A KR101688077B1 KR 101688077 B1 KR101688077 B1 KR 101688077B1 KR 1020150002876 A KR1020150002876 A KR 1020150002876A KR 20150002876 A KR20150002876 A KR 20150002876A KR 101688077 B1 KR101688077 B1 KR 101688077B1
Authority
KR
South Korea
Prior art keywords
mold member
semiconductor die
die
semiconductor
package structure
Prior art date
Application number
KR1020150002876A
Other languages
English (en)
Other versions
KR20160085636A (ko
Inventor
이경연
김병진
김창훈
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020150002876A priority Critical patent/KR101688077B1/ko
Publication of KR20160085636A publication Critical patent/KR20160085636A/ko
Application granted granted Critical
Publication of KR101688077B1 publication Critical patent/KR101688077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

본 발명의 반도체 패키지 구조물은, 제 1 다이 패드가 하단으로 향하도록 배치된 제 1 반도체 다이가 매립되는 몰드 부재와, 상기 제 1 다이 패드와 연결되는 하향의 재배선층과, 상기 재배선층의 배선 패드와 상기 몰드 부재 상의 본드 핑거 간을 연결하는 관통 비아와, 상기 몰드 부재 상에 부착된 제 2 반도체 다이와, 상기 제 2 반도체 다이의 제 2 다이 패드와 상기 본드 핑거 간을 연결하는 와이어와, 상기 제 2 반도체 다이와 와이어를 에워싸는 형태로 상기 몰드 부재 상에 부착되는 메탈 리드를 포함할 수 있다.

Description

반도체 패키지 구조물 및 그 제작 방법{SEMICONDUCTOR PACKAGE STRUCTURE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 패키지 구조물에 관한 것으로, 더욱 상세하게는 PCB를 제거함으로써 패키지의 전체 두께를 절감하는데 적합한 반도체 패키지 구조물 및 그 제작 방법에 관한 것이다.
잘 알려진 바와 같이, 마이크로-전자 기계 시스템(MEMS) 디바이스는 압력, 가속도, 소리, 광 등과 같은 물리적인 현상을 전기적 신호로 변환하는 디바이스로서 잘 알려져 있으며, 이러한 멤스(MEMS) 디바이스를 이용한 반도체 패키지는 능동 소자로서 기능하는 에이직 칩(ASIC)을 포함하고 있다.
도 1은 전형적인 종래 멤스 반도체 패키지의 단면도이다.
도 1을 참조하면, 종래의 멤스 반도체 패키지는 접착제(104) 등을 이용하여 기판(102) 상에 에이직 칩(106)이 접착되고, 에이직 칩(106)의 상부에 도전성 범프(108) 등을 통해 멤스 칩(110)이 부착되는 구조를 갖는다.
또한, 종래의 멤스 반도체 패키지는 와이어(112)가 에이직 칩(106)의 칩 패드와 기판(102)의 대응하는 기판 패드 간을 전기적으로 연결하고, 와이어(114)가 멤스 칩(110)의 칩 패드와 기판(102)의 대응하는 기판 패드 간을 전기적으로 연결하는 구조를 갖는다.
그리고, 에이직 칩(106)과 멤스 칩(110)이 수직하는 형태로 형성되고 각 칩 패드와 대응하는 기판 패드 간이 와이어(112, 114)로 연결된 구조물을 에워싸는 형태로 기판(102) 상에 메탈 리드(116)가 부착된다.
그러나, 상술한 바와 같은 구조를 갖는 종래의 멤스 반도체 패키지는 에이직 칩(106)의 사이즈 한계로 인해 에이직 칩(106)의 칩 패드에 영향을 미치지 않으면서 멤스 칩(110)을 에이직 칩(106) 위에 부착하는 것이 매우 어렵다는 문제, 즉 제작 공정이 까다롭게 되는 문제가 있다.
또한, 종래의 멤스 반도체 패키지는 멤스 칩(110)의 다이 패드와 기판(102)의 대응하는 기판 패드 간을 연결하는 와이어(114)의 길이가 상대적으로 길어지게 됨으로써, 전기적 신호 특성이 열화되는 등의 문제가 유발될 수 있다.
대한민국 공개특허 제2012-0054759호(공개일 : 2012. 05. 31.)
본 발명은, 수직 적층 구조의 패키지 구조에서 하부의 반도체 다이에 웨이퍼 레벨 팬아웃(WLFO) 혹은 패널 레벨 팬아웃(PLFO) 기법을 적용함으로써, 상부 반도체 다이의 용이한 부착을 실현할 수 있는 새로운 반도체 패키지 구조물 및 그 제법을 제안하고자 한다.
본 발명이 해결하고자 하는 과제는 상기에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재들로부터 본 발명이 속하는 통상의 지식을 가진 자에 의해 명확하게 이해될 수 있을 것이다.
본 발명은, 일 관점에 따라, 제 1 다이 패드가 하단으로 향하도록 배치된 제 1 반도체 다이가 매립되는 몰드 부재와, 상기 제 1 다이 패드와 연결되는 하향의 재배선층과, 상기 재배선층의 배선 패드와 상기 몰드 부재 상의 본드 핑거 간을 연결하는 관통 비아와, 상기 몰드 부재 상에 부착된 제 2 반도체 다이와, 상기 제 2 반도체 다이의 제 2 다이 패드와 상기 본드 핑거 간을 연결하는 와이어와, 상기 제 2 반도체 다이와 와이어를 에워싸는 형태로 상기 몰드 부재 상에 부착되는 메탈 리드를 포함하는 반도체 패키지 구조물을 제공한다.
본 발명의 상기 제 1 반도체 다이는, 능동 소자일 수 있다.
본 발명의 상기 제 2 반도체 다이는, MEMS 디바이스일 수 있다.
본 발명의 상기 구조물은, 상기 MEMS 디바이스가 마이크로폰일 때, 상기 메탈 리드의 상단 소정 부분에 형성된 음향 홀을 더 포함할 수 있다.
본 발명의 상기 구조물은, 상기 MEMS 디바이스가 압력 센서일 때, 상기 메탈 리드의 상단 소정 부분에 형성된 공기 유도 홀을 더 포함할 수 있다.
본 발명의 상기 구조물은, 상기 재배선층의 일단에 형성된 도전성 범프를 더 포함할 수 있다.
본 발명의 상기 도전성 범프는, 솔더 또는 솔더볼 중 어느 하나를 포함할 수 있다.
본 발명은, 다른 관점에 따라, 제 1 다이 패드가 하단으로 향하도록 배치하여 제 1 반도체 다이를 몰드 부재로 매립하는 과정과, 상기 제 1 다이 패드와 연결되는 하향의 재배선층을 형성하는 과정과, 상기 재배선층의 배선 패드와 상기 몰드 부재의 상부를 연결하는 관통 비아를 형성하는 과정과, 상기 관통 비아의 상부에 본드 핑거를 형성하는 과정과, 상기 몰드 부재의 상부에 제 2 반도체 다이를 부착하는 과정과, 상기 제 2 반도체 다이의 제 2 다이 패드와 상기 본드 핑거 간을 와이어로 연결하는 과정과, 상기 제 2 반도체 다이와 와이어를 에워싸는 형태로 상기 몰드 부재 상에 메탈 리드를 부착하는 과정을 포함하는 반도체 패키지 구조물의 제작 방법을 제공한다.
본 발명의 상기 제작 방법은, 상기 재배선층의 일단과 관통 비아의 하부에 보드 실장용 범프를 형성하는 과정을 더 포함할 수 있다.
본 발명은, 또 다른 관점에 따라, 제 1 다이 패드가 상단으로 향하도록 배치된 제 1 반도체 다이가 매립되는 몰드 부재와, 상기 제 1 다이 패드와 연결되는 상향의 재배선층과, 상기 재배선층의 배선 패드와 상기 몰드 부재의 하단 간을 연결하는 관통 비아와, 상기 관통 비아의 상부에 형성된 본드 핑거와, 상기 몰드 부재 상에 부착된 제 2 반도체 다이와, 상기 제 2 반도체 다이의 제 2 다이 패드와 상기 본드 핑거 간을 연결하는 와이어와, 상기 제 2 반도체 다이와 와이어를 에워싸는 형태로 상기 몰드 부재 상에 부착되는 메탈 리드를 포함하는 반도체 패키지 구조물을 제공한다.
본 발명은, 또 다른 관점에 따라, 제 1 다이 패드가 상단으로 향하도록 배치하여 제 1 반도체 다이를 몰드 부재로 매립하는 과정과, 상기 제 1 다이 패드와 연결되는 상향의 재배선층을 형성하는 과정과, 상기 재배선층의 배선 패드와 상기 몰드 부재의 하부를 연결하는 관통 비아를 형성하는 과정과, 상기 관통 비아의 상부에 본드 핑거를 형성하는 과정과, 상기 몰드 부재의 상부에 제 2 반도체 다이를 부착하는 과정과, 상기 제 2 반도체 다이의 제 2 다이 패드와 상기 본드 핑거 간을 와이어로 연결하는 과정과, 상기 제 2 반도체 다이와 와이어를 에워싸는 형태로 상기 몰드 부재 상에 메탈 리드를 부착하는 과정을 포함하는 반도체 패키지 구조물의 제작 방법을 제공한다.
본 발명은, 수직 적층 구조의 패키지 구조에서 하부의 반도체 다이에 웨이퍼 레벨 팬아웃(WLFO) 혹은 패널 레벨 팬아웃(PLFO) 기법을 적용함으로써, 상부 반도체 다이의 부착을 용이하게 실현할 수 있으며, 또한 상부 반도체 다이의 다이 패드와 이에 대응하는 몰드 부재 내 본드 핑거 간의 전기적 연결 길이를 상대적으로 줄일 수 있다.
도 1은 전형적인 종래 멤스 반도체 패키지의 단면도이다.
도 2는 본 발명의 일실시 예에 따른 반도체 패키지 구조물의 단면도이다.
도 3은 본 발명의 다른 실시 예에 따른 반도체 패키지 구조물의 단면도이다.
먼저, 본 발명의 장점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되는 실시 예들을 참조하면 명확해질 것이다. 여기에서, 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 발명의 범주를 명확하게 이해할 수 있도록 하기 위해 예시적으로 제공되는 것이므로, 본 발명의 기술적 범위는 청구항들에 의해 정의되어야 할 것이다.
아울러, 아래의 본 발명을 설명함에 있어서 공지 기능 또는 구성 등에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들인 것으로, 이는 사용자, 운용자 등의 의도 또는 관례 등에 따라 달라질 수 있음은 물론이다. 그러므로, 그 정의는 본 명세서의 전반에 걸쳐 기술되는 기술사상을 토대로 이루어져야 할 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세하게 설명한다.
[실시 예1]
도 2는 본 발명의 일실시 예에 따른 반도체 패키지 구조물의 단면도이다.
도 2를 참조하면, 본 실시 예의 반도체 패키지 구조물은 몰드 부재(202)의 내측에 제 1 다이 패드(도시 생략)가 하단으로 향하도록 배치된 제 1 반도체 다이(또는 하부 반도체 다이)(204)가 매립되며, 제 1 반도체 다이(204)의 제 1 다이 패드들에는 하향의 재배선층(206)들의 각 일단이 연결되는 구조를 가질 수 있다. 여기에서, 제 1 반도체 다이(204)는, 예컨대 에이직(ASIC) 다이 등과 같은 능동 소자를 의미할 수 있다.
그리고, 상기한 구조물은 제 1 반도체 다이(204)의 제 1 다이 패드가 하향(아래쪽 방향)으로 향하도록 위치시켜 몰드 컴파운드 수지 등으로 제 1 반도체 다이(204)를 완전히 몰딩, 즉 하향의 제 1 다이 패드가 노출되는 형태로 제 1 반도체 다이(204)를 몰딩(매립)하고, 재배선(RDL) 공정을 진행함으로써 제 1 다이 패드에 일단이 연결되도록 하향의 재배선층(206)을 형성하는 방식으로 제조될 수 있다. 여기에서, 하향의 재배선층(206)이라 함은, 재배선층(206)이 몰드 부재(202)의 하부 측(하단 방향 측)에 형성된다는 것을 의미할 수 있다.
또한, 재배선층(206)의 배선 패드와 몰드 부재(202)의 상부에 형성된 본드 핑거(210) 간을 연결하는 관통 비아(208)가 형성되는데, 이러한 관통 비아(208)는 몰드 부재(202)의 상하부를 관통하는 비아 홀을 형성한 후 플레이팅 공정 등을 이용하여 비아 홀을 도전성 물질(예컨대, 구리 등)로 매립하는 방식으로 형성될 수 있다. 이때, 본드 핑거(210)는, 예컨대 플레이팅 공정 등을 통해 형성될 수 있다.
여기에서, 재배선층(206)의 일단 및/또는 관통 비아(208)의 하부에는 도전성 범프(예컨대, 솔더, 솔더볼 등)가 형성될 수 있으며, 이러한 도전성 범프에는 반도체 패키지를 보드에 접착시키기 위한 보드 실장용 범프(220) 등이 부착될 수 있다. 이때, 보드 실장용 범프(220)는, 예컨대 솔더 범프 또는 솔더볼 등이 될 수 있다.
다음에, 몰드 부재(202)의 상부의 소정 위치, 즉 제 1 반도체 다이(204)의 상부에 대면하는 위치의 몰드 부재(202) 상에 제 2 반도체 다이(또는 상부 반도체 다이)(212)가 부착된다. 여기에서, 제 2 반도체 다이(212)를 부착하기 위한 접착제로서는, 예컨대 실리콘 계열의 에폭시 등이 이용될 수 있다. 그리고, 제 2 반도체 다이(212)는, 예컨대 마이크로폰, 압력 센서, 가속도 센서, 휴대용 마이크 등과 같은 멤스(MEMS) 디바이스를 의미할 수 있다.
또한, 와이어(214)가 제 2 반도체 다이(212)의 제 2 다이 패드와 본드 핑거(210) 간을 전기적으로 연결, 즉 와이어(214)의 일단이 제 2 반도체 다이(212)의 제 2 다이 패드에 연결되고, 와이어(214)의 타단이 대응하는 본드 핑거(210)에 연결된다.
그리고, 메탈 리드(216)는 소정 크기의 캐비티를 가지고 제 2 반도체 다이(212)와 와이어(214)를 에워싸는 형태로 몰드 부재(202) 상에 부착(접착)되는데, 예컨대 MEMS 디바이스(제 2 반도체 다이)가 마이크로폰일 때 메탈 리드(216)의 상단 소정 부분에 형성된 홀(218)은 음향 홀로서 기능할 수 있으며, 예컨대 MEMS 디바이스(제 2 반도체 다이)가 압력 센서일 때 메탈 리드(216)의 상단 소정 부분에 형성된 홀(218)은 공기 유도 홀로서 기능할 수 있다.
상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지 구조물은 다음과 같은 공정을 통해 제작될 수 있다.
첫째, 몰딩 공정을 진행함으로써 제 1 다이 패드가 하단으로 향하도록 배치하여 제 1 반도체 다이(204)를 몰드 부재(202)로 매립한다.
둘째, 재배선 공정을 진행함으로써 제 1 반도체 다이(204)의 제 1 다이 패드와 연결되는 하향의 재배선층(206)을 형성한다.
셋째, 몰드 부재(202)의 상하부를 관통하는 비아 홀을 형성한 후 플레이팅 공정 등을 이용하여 비아 홀을 도전성 물질(예컨대, 구리 등)로 매립함으로써, 재배선층(206)의 배선 패드와 몰드 부재(202)의 상부, 즉 본드 핑거(210)와 연결하는 관통 비아(208)를 형성한다. 여기에서, 관통 비아(208)의 상부와 연결되는 본드 핑거(210) 또한, 예컨대 플레이팅 공정 등을 통해 형성될 수 있다.
넷째, 에폭시 수지 등과 같은 접착제를 이용하는 부착 공정을 진행함으로써, 몰드 부재(202)의 상부에 제 2 반도체 다이(212)를 부착한다.
다섯째, 와이어 본딩 공정을 진행함으로써 제 2 반도체 다이(212)의 제 2 다이 패드와 본드 핑거(210) 간을 와이어(214)로 연결(전기적 연결)시킨다.
여섯째, 소정 크기의 캐비티를 가지고 제 2 반도체 다이(212)와 와이어(214)를 에워싸는 형태로 몰드 부재(202) 상에 홀(218)이 형성된 메탈 리드(216)를 부착한다.
일곱째, 재배선층(206)의 일단 및/또는 관통 비아(208)의 하부에 보드 실장용 범프(220) 등을 형성(부착)함으로써 반도체 패키지 구조물의 제작을 완료한다. 여기에서, 보드 실장용 범프(220)는, 예컨대 솔더 범프 또는 솔더볼 등이 될 수 있다.
[실시 예2]
도 3은 본 발명의 다른 실시 예에 따른 반도체 패키지 구조물의 단면도이다.
도 3을 참조하면, 본 실시 예의 반도체 패키지 구조물은 몰드 부재(302)의 내측에 제 1 다이 패드(도시 생략)가 상단으로 향하도록 배치된 제 1 반도체 다이(또는 하부 반도체 다이)(304)가 매립되며, 제 1 반도체 다이(304)의 제 1 다이 패드들에는 상향의 재배선층(306)들의 각 일단이 연결되는 구조를 가질 수 있다. 여기에서, 제 1 반도체 다이(304)는, 예컨대 에이직(ASIC) 다이 등과 같은 능동 소자를 의미할 수 있다.
그리고, 상기한 구조물은 제 1 반도체 다이(304)의 제 1 다이 패드가 상향(위쪽 방향)으로 향하도록 위치시켜 몰드 컴파운드 수지 등으로 제 1 반도체 다이(304)를 완전히 몰딩, 즉 상향의 제 1 다이 패드가 노출되는 형태로 제 1 반도체 다이(304)를 몰딩(매립)하고, 재배선(RDL) 공정을 진행함으로써 제 1 다이 패드에 일단이 연결되도록 상향의 재배선층(306)을 형성하는 방식으로 제조될 수 있다. 여기에서, 상향의 재배선층(306)이라 함은, 재배선층(306)이 몰드 부재(302)의 상부 측(상단 방향 측)에 형성된다는 것을 의미할 수 있다.
또한, 재배선층(306)의 배선 패드와 몰드 부재(302)의 하단 간을 연결하는 관통 비아(308)가 형성되는데, 이러한 관통 비아(308)는 몰드 부재(302)의 상하부를 관통하는 비아 홀을 형성한 후 플레이팅 공정 등을 이용하여 비아 홀을 도전성 물질(예컨대, 구리 등)로 매립하는 방식으로 형성될 수 있다. 이때, 재배선층(306)과 연결되는 본드 핑거(310)는, 예컨대 플레이팅 공정 등을 통해 형성될 수 있다.
여기에서, 관통 비아(308)의 하부에는 도전성 범프(예컨대, 솔더, 솔더볼 등)가 형성될 수 있으며, 이러한 도전성 범프에는 반도체 패키지를 보드에 접착시키기 위한 보드 실장용 범프(320) 등이 부착될 수 있다. 이때, 보드 실장용 범프(320)는, 예컨대 솔더 범프 또는 솔더볼 등이 될 수 있다.
다음에, 몰드 부재(302)의 상부의 소정 위치, 즉 제 1 반도체 다이(304)의 상부에 대면하는 위치의 몰드 부재(302) 상에 제 2 반도체 다이(또는 상부 반도체 다이)(312)가 부착된다. 여기에서, 제 2 반도체 다이(312)를 부착하기 위한 접착제로서는, 예컨대 실리콘 계열의 에폭시 등이 이용될 수 있다. 그리고, 제 2 반도체 다이(312)는, 예컨대 마이크로폰, 압력 센서, 가속도 센서, 휴대용 마이크 등과 같은 멤스(MEMS) 디바이스를 의미할 수 있다.
또한, 와이어(314)가 제 2 반도체 다이(312)의 제 2 다이 패드와 본드 핑거(310) 간을 전기적으로 연결, 즉 와이어(314)의 일단이 제 2 반도체 다이(312)의 제 2 다이 패드에 연결되고, 와이어(314)의 타단이 대응하는 본드 핑거(310)에 연결된다.
그리고, 메탈 리드(316)는 소정 크기의 캐비티를 가지고 제 2 반도체 다이(312)와 와이어(314)를 에워싸는 형태로 몰드 부재(302) 상에 부착(접착)되는데, 예컨대 MEMS 디바이스(제 2 반도체 다이)가 마이크로폰일 때 메탈 리드(316)의 상단 소정 부분에 형성된 홀(318)은 음향 홀로서 기능할 수 있으며, 예컨대 MEMS 디바이스(제 2 반도체 다이)가 압력 센서일 때 메탈 리드(316)의 상단 소정 부분에 형성된 홀(318)은 공기 유도 홀로서 기능할 수 있다.
상술한 바와 같은 구조를 갖는 본 실시 예의 반도체 패키지 구조물은 다음과 같은 공정을 통해 제작될 수 있다.
첫째, 몰딩 공정을 진행함으로써 제 1 다이 패드가 상단으로 향하도록 배치하여 제 1 반도체 다이(304)를 몰드 부재(302)로 매립한다.
둘째, 재배선 공정을 진행함으로써 제 1 반도체 다이(304)의 제 1 다이 패드와 연결되는 상향의 재배선층(306)을 형성한다.
셋째, 몰드 부재(302)의 상하부를 관통하는 비아 홀을 형성한 후 플레이팅 공정 등을 이용하여 비아 홀을 도전성 물질(예컨대, 구리 등)로 매립함으로써, 재배선층(306)의 배선 패드와 몰드 부재(302)의 하부(하부 범프)를 연결하는 관통 비아(308)를 형성한다. 여기에서, 재배선층(306) 및/또는 관통 비아(308)의 상부와 연결되는 본드 핑거(310) 또한, 예컨대 플레이팅 공정 등을 통해 형성될 수 있다.
넷째, 에폭시 수지 등과 같은 접착제를 이용하는 부착 공정을 진행함으로써, 몰드 부재(302)의 상부에 제 2 반도체 다이(312)를 부착한다.
다섯째, 와이어 본딩 공정을 진행함으로써 제 2 반도체 다이(312)의 제 2 다이 패드와 본드 핑거(310) 간을 와이어(314)로 연결(전기적 연결)시킨다.
여섯째, 소정 크기의 캐비티를 가지고 제 2 반도체 다이(312)와 와이어(314)를 에워싸는 형태로 몰드 부재(302) 상에 홀(318)이 형성된 메탈 리드(316)를 부착한다.
일곱째, 관통 비아(308)의 하부에 보드 실장용 범프(320) 등을 형성(부착)함으로써 반도체 패키지 구조물의 제작을 완료한다. 여기에서, 보드 실장용 범프(320)는, 예컨대 솔더 범프 또는 솔더볼 등이 될 수 있다.
이상의 설명은 본 발명의 기술사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경 등이 가능함을 쉽게 알 수 있을 것이다. 즉, 본 발명에 개시된 실시 예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것으로서, 이러한 실시 예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다.
따라서, 본 발명의 보호 범위는 후술되는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
202, 302 : 몰드 부재 204, 304 : 제 1 반도체 다이
206, 306 : 재배선층 208, 308 : 관통 비아
210, 310 : 본드 핑거 212, 312 : 제 2 반도체 다이
214, 314 : 와이어 216, 316 : 메탈 리드

Claims (16)

  1. 반도체 패키지 구조물로서,
    제1 다이 패드가 일 표면에 배치되는 제1 반도체 다이와,
    상기 일 표면이 상기 반도체 패키지 구조물의 수직 방향을 기준으로 하방을 향하도록 상기 제1 반도체 다이를 매립하는 몰드 부재와,
    상기 몰드 부재의 상면에 형성되는 본드 핑거와,
    상기 제 1 다이 패드와 연결되며, 상기 몰드 부재의 하면 상에 형성되는 재배선층과,
    일단이 상기 재배선층에 연결되고 타단은 상기 본드 핑거에 연결되며, 상기 재배선층에 연결된 일단과 상기 본드 핑거에 연결된 타단을 상기 몰드 부재를 관통하여 연결시키는 관통 비아와,
    상기 몰드 부재의 상면에 배치되며 제2 다이 패드를 포함하는 제 2 반도체 다이와,
    상기 제 2 다이 패드와 상기 본드 핑거 간을 연결하는 와이어와,
    상기 몰드 부재의 상면에 부착되어 상기 몰드 부재와의 사이에 캐비티를 형성하며, 상기 캐비티 내에 상기 제2 반도체 다이와 상기 와이어가 포함되도록 상기 제2 반도체 다이와 상기 와이어를 에워싸는 메탈 리드를 포함하는
    반도체 패키지 구조물.
  2. 제 1 항에 있어서,
    상기 제 1 반도체 다이는,
    능동 소자인
    반도체 패키지 구조물.
  3. 제 1 항에 있어서,
    상기 제 2 반도체 다이는,
    MEMS 디바이스인
    반도체 패키지 구조물.
  4. 제 3 항에 있어서,
    상기 구조물은,
    상기 MEMS 디바이스가 마이크로폰일 때, 상기 메탈 리드의 상단 소정 부분에 형성된 음향 홀
    을 더 포함하는 반도체 패키지 구조물.
  5. 제 3 항에 있어서,
    상기 구조물은,
    상기 MEMS 디바이스가 압력 센서일 때, 상기 메탈 리드의 상단 소정 부분에 형성된 공기 유도 홀
    을 더 포함하는 반도체 패키지 구조물.
  6. 제 1 항에 있어서,
    상기 구조물은,
    상기 재배선층의 일단에 형성된 도전성 범프
    를 더 포함하는 반도체 패키지 구조물.
  7. 제 6 항에 있어서,
    상기 도전성 범프는,
    솔더 또는 솔더볼 중 어느 하나를 포함하는
    반도체 패키지 구조물.
  8. 반도체 패키지 구조물의 제작 방법으로서,
    일 표면에 제 1 다이 패드가 배치되는 제1 반도체 다이에 대해서, 상기 일 표면이 상기 반도체 패키지 구조물의 수직 방향을 기준으로 하방을 향하도록 상기 제1 반도체 다이를 몰드 부재에 매립하는 과정과,
    상기 몰드 부재의 상면에 본드 핑거를 형성하는 과정과,
    상기 제 1 다이 패드와 연결되며, 상기 몰드 부재의 하면 상에 재배선층을 형성하는 과정과,
    일단이 상기 재배선층에 연결되고 타단은 상기 본드 핑거와 연결되며, 상기 재배선층에 연결된 일단과 상기 본드 핑거에 연결된 타단을 상기 몰드 부재를 관통하여 연결시키는 관통 비아를 형성하는 과정과,
    제2 다이 패드를 포함하는 제 2 반도체 다이를 상기 몰드 부재의 상면에 배치하는 과정과,
    상기 제 2 다이 패드와 상기 본드 핑거 간을 와이어로 연결하는 과정과,
    상기 몰드 부재와의 사이에 캐비티를 형성하되, 상기 캐비티 내에 상기 제2 반도체 다이와 상기 와이어가 포함되도록 상기 제2 반도체 다이와 상기 와이어를 에워싸는 메탈 리드를 상기 몰드 부재의 상면에 부착하는 과정을 포함하는
    반도체 패키지 구조물의 제작 방법.
  9. 제 8 항에 있어서,
    상기 제작 방법은,
    상기 재배선층의 일단과 관통 비아의 하부에 보드 실장용 범프를 형성하는 과정
    을 더 포함하는 반도체 패키지 구조물의 제작 방법.
  10. 반도체 패키지 구조물로서,
    제1 다이 패드가 일 표면에 배치되는 제1 반도체 다이와,
    상기 일 표면이 상기 반도체 패키지 구조물의 수직 방향을 기준으로 상방을 향하도록 상기 제1 반도체 다이를 매립하는 몰드 부재와,
    상기 몰드 부재의 상면에 형성되는 본드 핑거와,
    상기 제 1 다이 패드와 연결되며, 상기 몰드 부재의 상면에 형성되는 재배선층과,
    일단이 상기 재배선층에 연결되며 타단은 상기 몰드 부재의 하면에서 노출되며, 상기 재배선층에 연결된 일단과 상기 몰드 부재의 하면에서 노출된 하단을 상기 몰드 부재를 관통하여 연결시키는 관통 비아와,
    상기 재배선층과 연결되며 상기 몰드 부재의 상면에 형성된 본드 핑거와,
    상기 몰드 부재의 상면에 배치되며 제2 다이 패드를 포함하는 제 2 반도체 다이와,
    상기 제 2 다이 패드와 상기 본드 핑거 간을 연결하는 와이어와,
    상기 몰드 부재의 상면에 부착되어 상기 몰드 부재와의 사이에 캐비티를 형성하며, 상기 캐비티 내에 상기 제2 반도체 다이와 상기 와이어가 포함되도록 상기 제2 반도체 다이와 상기 와이어를 에워싸는 메탈 리드를 포함하는
    반도체 패키지 구조물.
  11. 제 10 항에 있어서,
    상기 제 1 반도체 다이는,
    능동 소자인
    반도체 패키지 구조물.
  12. 제 10 항에 있어서,
    상기 제 2 반도체 다이는,
    MEMS 디바이스인
    반도체 패키지 구조물.
  13. 제 12 항에 있어서,
    상기 구조물은,
    상기 MEMS 디바이스가 마이크로폰일 때, 상기 메탈 리드의 상단 소정 부분에 형성된 음향 홀
    을 더 포함하는 반도체 패키지 구조물.
  14. 제 12 항에 있어서,
    상기 구조물은,
    상기 MEMS 디바이스가 압력 센서일 때, 상기 메탈 리드의 상단 소정 부분에 형성된 공기 유도 홀
    을 더 포함하는 반도체 패키지 구조물.
  15. 반도체 패키지 구조물의 제작 방법으로서,
    일 표면에 제 1 다이 패드가 배치되는 제1 반도체 다이에 대해서, 상기 일 표면이 상기 반도체 패키지 구조물의 수직 방향을 기준으로 상방을 향하도록 상기 제1 반도체 다이를 몰드 부재에 매립하는 과정과,
    상기 몰드 부재의 상면에 본드 핑거를 형성하는 과정과,
    상기 제 1 다이 패드와 연결되며, 상기 몰드 부재의 상면에 재배선층을 형성하는 과정과,
    일단이 상기 재배선층에 연결되며, 타단은 상기 몰드 부재의 하면에서 노출되며, 상기 재배선층에 연결된 일단과 상기 몰드 부재의 하면에서 노출된 타단을 상기 몰드 부재를 관통하여 연결시키는 관통 비아를 형성하는 과정과,
    상기 몰드 부재의 상면에 제2 다이 패드를 포함하는 제 2 반도체 다이를 배치하는 과정과,
    상기 제 2 다이 패드와 상기 본드 핑거 간을 와이어로 연결하는 과정과,
    상기 몰드 부재와의 사이에 캐비티를 형성하되, 상기 캐비티 내에 상기 제2 반도체 다이와 상기 와이어가 포함되도록 상기 제2 반도체 다이와 상기 와이어를 에워싸는 메탈 리드를 상기 몰드 부재의 상면에 부착하는 과정을 포함하는
    반도체 패키지 구조물의 제작 방법.
  16. 제 15 항에 있어서,
    상기 제작 방법은,
    상기 재배선층의 일단과 관통 비아의 하부에 보드 실장용 범프를 형성하는 과정
    을 더 포함하는 반도체 패키지 구조물의 제작 방법.
KR1020150002876A 2015-01-08 2015-01-08 반도체 패키지 구조물 및 그 제작 방법 KR101688077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150002876A KR101688077B1 (ko) 2015-01-08 2015-01-08 반도체 패키지 구조물 및 그 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150002876A KR101688077B1 (ko) 2015-01-08 2015-01-08 반도체 패키지 구조물 및 그 제작 방법

Publications (2)

Publication Number Publication Date
KR20160085636A KR20160085636A (ko) 2016-07-18
KR101688077B1 true KR101688077B1 (ko) 2016-12-20

Family

ID=56679691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150002876A KR101688077B1 (ko) 2015-01-08 2015-01-08 반도체 패키지 구조물 및 그 제작 방법

Country Status (1)

Country Link
KR (1) KR101688077B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044497A (ko) * 2018-10-19 2020-04-29 삼성전기주식회사 팬-아웃 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069224A1 (en) 2011-09-16 2013-03-21 Oh Han Kim Integrated circuit packaging system with routable underlayer and method of manufacture thereof
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185456B1 (ko) 2010-11-22 2012-10-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20140091440A1 (en) * 2012-09-29 2014-04-03 Vijay K. Nair System in package with embedded rf die in coreless substrate
KR101474776B1 (ko) * 2013-05-23 2014-12-23 (주)파트론 단일지향성 멤스 마이크로폰

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069224A1 (en) 2011-09-16 2013-03-21 Oh Han Kim Integrated circuit packaging system with routable underlayer and method of manufacture thereof
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement

Also Published As

Publication number Publication date
KR20160085636A (ko) 2016-07-18

Similar Documents

Publication Publication Date Title
KR101522763B1 (ko) 콤포넌트 패키지용 장치 및 방법
US20150340305A1 (en) Stacked die package with redistribution layer
US10882738B2 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
US9656856B2 (en) Method of lower profile MEMS package with stress isolations
US6982491B1 (en) Sensor semiconductor package and method of manufacturing the same
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
US8154115B1 (en) Package structure having MEMS element and fabrication method thereof
KR102223245B1 (ko) 패키징된 반도체 디바이스
US9527727B2 (en) Packages for semiconductor devices and methods for assembling same
KR20150012204A (ko) Ｍｅｍｓ 디바이스의 조립 및 패키징
TW201320266A (zh) 半導體封裝件及其製法
US9412729B2 (en) Semiconductor package and fabricating method thereof
US20130320463A1 (en) Package structure having mems element and fabrication method thereof
KR101840626B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
CN105374763A (zh) 用于封装应力敏感器件的硅保护物
KR20140009799A (ko) 전자 소자의 패키지 및 제조 방법
KR101688077B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
KR101605610B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
KR20160017412A (ko) 캐버티 기판을 이용한 적층형 반도체 패키지 구조 및 방법
CN114284240A (zh) 半导体封装结构
CN106971981B (zh) 半导体封装、半导体装置及制造半导体封装的方法
JP5170134B2 (ja) 半導体装置及びその製造方法
CN111033704B (zh) 带应力引导材料的集成电路封装件
KR20160051310A (ko) 센서 패키지 및 그 제조 방법
KR101507200B1 (ko) Ｍｅｍｓ 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 4