JP2014194988A - 絶縁基板及びその製造方法、半導体装置 - Google Patents

絶縁基板及びその製造方法、半導体装置 Download PDF

Info

Publication number
JP2014194988A
JP2014194988A JP2013070466A JP2013070466A JP2014194988A JP 2014194988 A JP2014194988 A JP 2014194988A JP 2013070466 A JP2013070466 A JP 2013070466A JP 2013070466 A JP2013070466 A JP 2013070466A JP 2014194988 A JP2014194988 A JP 2014194988A
Authority
JP
Japan
Prior art keywords
metal layer
transparent insulating
insulating layer
insulating substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013070466A
Other languages
English (en)
Other versions
JP5971171B2 (ja
Inventor
Hiromasa Hayashi
浩正 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2013070466A priority Critical patent/JP5971171B2/ja
Priority to US14/209,137 priority patent/US9112018B2/en
Publication of JP2014194988A publication Critical patent/JP2014194988A/ja
Application granted granted Critical
Publication of JP5971171B2 publication Critical patent/JP5971171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】剥離やクラックを直接的に検出可能な絶縁基板等を提供する。
【解決手段】本絶縁基板は、透明絶縁層と、前記透明絶縁層の一方の面に設けられた第１金属層と、前記透明絶縁層の前記一方の面の反対側である他方の面に設けられた第２金属層と、を有し、前記透明絶縁層の前記一方の面には、前記第１金属層が設けられていない領域である露出部が形成され、前記第２金属層は、前記一方の面に対して垂直方向から視て、前記露出部と重複する領域を含むように設けられている。
【選択図】図１

Description

本発明は、絶縁基板及びその製造方法、並びに半導体装置に関する。
絶縁基板上に半導体素子が実装された半導体装置として、例えば、車両に搭載され、電力制御等の機能を有する半導体装置が知られている。
このような半導体装置では、一般に、半導体素子と絶縁基板に用いられる材料の線膨張係数が相違する等の理由により、半導体素子と絶縁基板との間に介在するはんだ等の接合部や、絶縁基板に設けられる金属層（配線パターン）が剥離したり、クラックが生じたりする問題がある。
線膨張係数の相違に起因する応力は、主に半導体装置を構成する各部品の四隅を起点として発生するため、絶縁基板に設けられる金属層にも主に四隅から中心部に向かって剥離やクラックが生じる。剥離やクラックが生じると、剥離やクラックが生じた部分の絶縁基板の熱抵抗が増大し、半導体素子の放熱性が低下する。そこで、絶縁基板における剥離やクラックの発生を、例えば温度や抵抗の推移に基づいて検出することが提案されている。
特開２０１０−２１２２９４号公報
しかしながら、温度や抵抗の推移に基づいた検出方法では、剥離やクラックの発生を直接検出できず、間接的に検出する。そのため、ノイズの影響等により、剥離やクラックの発生を精度よく検出することが困難である。換言すれば、剥離やクラックの発生した部位を特定することが困難である。又、温度や抵抗を管理するための複雑な機構を専用に設ける必要がある点でも好適ではない。
本発明は上記の点に鑑みてなされたものであり、剥離やクラックを直接的に検出可能な絶縁基板等を提供することを課題とする。
本絶縁基板は、透明絶縁層と、前記透明絶縁層の一方の面に設けられた第１金属層と、前記透明絶縁層の前記一方の面の反対側である他方の面に設けられた第２金属層と、を有し、前記透明絶縁層の前記一方の面には、前記第１金属層が設けられていない領域である露出部が形成され、前記第２金属層は、前記一方の面に対して垂直方向から視て、前記露出部と重複する領域を含むように設けられていることを要件とする。
開示の技術によれば、剥離やクラックを直接的に検出可能な絶縁基板等を提供できる。
第１の実施の形態に係る半導体装置を例示する図である。 図１の拡大図である。 第１の実施の形態の変形例１に係る半導体装置を例示する図である。 第１の実施の形態の変形例１に係る絶縁基板の製造方法を説明する底面図（その１）である。 第１の実施の形態の変形例１に係る絶縁基板の製造方法を説明する底面図（その２）である。 第１の実施の形態の変形例２に係る半導体装置を例示する図である。 第１の実施の形態の変形例３に係る半導体装置を例示する図である。 第１の実施の形態の変形例４に係る半導体装置を例示する図である。 第２の実施の形態に係る半導体装置を例示する断面図である。 第３の実施の形態に係る半導体装置を例示する断面図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
図１は、第１の実施の形態に係る半導体装置を例示する図であり、図１（ａ）は断面図、図１（ｂ）は平面図である。なお、図１（ａ）は、図１（ｂ）のＡ−Ａ線に沿う断面を示している。又、図１（ｂ）において、便宜上、第１金属層１２及び半導体素子２０を梨地模様で示している。
図１を参照するに、半導体装置１は、絶縁基板１０と、半導体素子２０とを有する。絶縁基板１０は、透明絶縁層１１と、第１金属層１２と、第２金属層１３とを有する。
透明絶縁層１１は、例えば、透明なセラミックス等の絶縁材料から形成されている。透明絶縁層１１を透明なセラミックスから形成する場合、材料としては、例えば、高純度のＡｌ２Ｏ３、ＡｌＮ、ＹＡＧ、Ａｌ２Ｏ３−ＭｇＯ、Ａｌ２Ｏ３−Ｙ２Ｏ３等を用いることができる。この場合、添加物や焼結助剤等の調整（減量）や高密度化等により、直線透過率を高めることができる。但し、透明絶縁層１１の材料はセラミックスには限定されず、絶縁性樹脂やガラス等を用いてもよい。
透明絶縁層１１の平面形状は、例えば、一辺が３０〜５０ｍｍ程度の正方形や長方形等とすることができる。透明絶縁層１１の厚さは、例えば、０．２ｍｍ〜１．５ｍｍ程度とすることができる。
なお、本願において、透明とは、対象物の１．５ｍｍの厚さ（図１（ａ）ではＺ方向）における可視光（波長４００ｎｍ以上８００ｎｍ以下）の直線透過率が２０％以上であることをいう。ここで、直線透過率とは、対象物の一方の面に垂直な方向から照射された光が対象物の他方の面に透過する際の透過率であり、例えば、分光光度計等により測定できる。
透明絶縁層１１の可視光の直線透過率は２０％以上であるが、６０％以上であると好ましく、８０％以上であれば更に好ましい。透明絶縁層１１の可視光の直線透過率が２０％であることは、後述の露出部１１ｘを介して第２金属層１３を視認できる最低条件（限界）である。透明絶縁層１１の可視光の直線透過率が６０％以上であると視認性が向上し、８０％以上であると視認性が大幅に向上する。
又、露出部１１ｘを介しての第２金属層１３の検査は、目視検査以外としてもよい。例えば、発光ダイオード等の光源から露出部１１ｘを介して第２金属層１３に光を照射し、第２金属層１３からの反射光や散乱光等をＣＣＤ等の受光素子で受光し、光電変換された電気信号を画像処理することにより検査することができる。この際も、透明絶縁層１１の可視光の直線透過率が２０％以上であることが必須であるが、６０％以上であると検査機での検査精度が向上する点で好ましい。
第１金属層１２は、透明絶縁層１１の一方の面に設けられている。但し、第１金属層１２は、透明絶縁層１１の一方の面の全面には設けられていなく、透明絶縁層１１の一方の面の一部の領域を露出するように設けられている。透明絶縁層１１の一方の面において、第１金属層が設けられていない領域を露出部１１ｘと称する。本実施の形態では、露出部１１ｘは、透明絶縁層１１の一方の面の外縁部の枠状の領域である。なお、図１（ｂ）において、梨地模様が施されていない枠状の部分が露出部１１ｘである。
第２金属層１３は、透明絶縁層１１の一方の面の反対側である他方の面に設けられている。本実施の形態では、第２金属層１３の平面形状は、第１金属層１２の平面形状よりも大きく形成されている。具体的には、平面視において、第２金属層１３の外縁部が、露出部１１ｘを介して、第１金属層１２の縁辺の外側に枠状に視認できるように設けられている。
このように、第２金属層１３は、平面視において、露出部１１ｘと重複する領域を含むように設けられている。ここで、『露出部１１ｘと重複する』とは、第２金属層１３の一部が露出部１１ｘの全部と重複する場合と、第２金属層１３の一部が露出部１１ｘの一部と重複する場合の何れの場合も含むものとする。
なお、本願において、平面視とは、対象物を透明絶縁層１１の一方の面に対して垂直方向から視ることを指す。又、本願において、縁辺とは対象物を平面視したときの最外の線状部分を指し、外縁部とは縁辺付近の領域を指す。
第１金属層１２及び第２金属層１３の材料としては、例えば、ＡｌやＣｕ等を用いることができる。第１金属層１２及び第２金属層１３は、ろう付け等により透明絶縁層１１に接合することができる。第１金属層１２及び第２金属層１３の厚さは、例えば、０．２〜１ｍｍ程度とすることができる。
絶縁基板１０の第１金属層１２上には、例えば、はんだ等（図示せず）の導電性接合材を介して、半導体素子２０が実装されている。半導体素子２０は、例えば、インバータ回路を構成するＩＧＢＴ（絶縁ゲート・バイポーラ・トランジスタ）等の動作時に発熱する電力用のスイッチング素子である。半導体素子２０の発する熱は、第１金属層１２及び第２金属層１３が設けられた透明絶縁層１１を介して放熱される。第２金属層１３側に、放熱部品を設け、更に放熱性を向上してもよい。
ここで、第２金属層１３を、平面視において、露出部１１ｘの一部を含むように設けることの技術的な意義について説明する。
図２は図１の拡大図であり、図２（ａ）は図１（ａ）のＥ部を拡大して例示する部分断面図、図２（ｂ）は図１（ｂ）のＦ部を拡大して例示する部分平面図である。なお、図２（ａ）は、図２（ｂ）のＡ−Ａ線に沿う断面を示している。
図２（ａ）及び図２（ｂ）に示すように、領域Ｇにおいて、第２金属層１３が透明絶縁層１１の他方の面から剥離している。又、領域Ｉにおいて、第２金属層１３にクラックが発生している。図２に示すような剥離やクラックが発生する理由は、透明絶縁層１１の線膨張係数と、第２金属層１３の線膨張係数が異なるためである。
つまり、半導体素子２０が動作して発熱すると、その熱が透明絶縁層１１や第２金属層１３に伝わり、透明絶縁層１１や第２金属層１３が熱膨張する。又、半導体素子２０が停止すると、透明絶縁層１１や第２金属層１３は放熱して次第に低温となり、透明絶縁層１１や第２金属層１３が熱収縮する。
そして、透明絶縁層１１や第２金属層１３が熱膨張や熱収縮する際に、これらの線膨張係数が異なることに起因して熱応力が生じ、剥離やクラックが発生する。剥離やクラックが発生すると、その部分の熱抵抗が上昇して放熱性が低下し、半導体素子２０が過度に高温になり、最悪の場合には破壊に至る。従って、剥離やクラックの発生が許容範囲内であるか否かを検査することは極めて重要である。
本実施の形態では、透明絶縁層１１の一方の面に、露出部１１ｘが形成されるように第１金属層１２を設けている。そして、透明絶縁層１１の他方の面に、第２金属層１３を、平面視において、露出部１１ｘの一部を含むように設けている。これにより、第２金属層１３に剥離やクラックが生じたことを、透明絶縁層１１の一方の面側から視認することにより、容易に確認できる。つまり、剥離やクラックの可視化が可能となる。
つまり、従来は、剥離やクラックの確認は、温度や抵抗の推移等に基づいた間接的な検査により行われていた。一方、本実施の形態では、剥離やクラックを視認することにより、剥離やクラックを直接的に検査可能である。そのため、ノイズの影響等により剥離やクラックの発生した部位を特定することが困難な間接的な検査と比べて、剥離やクラックの発生した部位を確実に検知できる。又、間接的な検査において行われているような、温度や抵抗等を管理するための複雑な機構を専用に設ける必要がない点でも好適である。
又、剥離やクラックの他の検出方法として、透過Ｘ線や超音波探傷等を用いる方法も考えられるが、透過Ｘ線を用いる方法では、Ｘ線が素子特性に影響を与えるおそれがある点で好適ではない。又、超音波探傷は、水中で検査することが一般的であるため、半破壊的な要素があり好適ではない。本実施の形態における剥離やクラックの検査は、従来の透過Ｘ線や超音波探傷等のような半破壊的な要素を含む検査ではないため、素子特性に影響を与えることがない点でも好適である。
なお、剥離やクラックは、第２金属層１３の隅部や縁辺を起点として発生するため、露出部１１は、第１金属層１２側から第２金属層１３の隅部や縁辺を視認できる位置に設けることが好ましい。
又、初期検査における剥離やクラックの量が、第２金属層１３の縁辺から内側の０．５ｍｍ以下の範囲内に収まっていれば、経年変化を考慮した場合にも剥離やクラックに起因する半導体装置１の特製不良等が発生しないことが経験上知られている。なお、初期検査とは、半導体装置１を製造した時点での検査である。
なお、第２金属層１３の隅部や縁辺以外の部分から剥離やクラックが発生するモードも皆無ではないが、第２金属層１３の隅部や縁辺から剥離やクラックが発生するモードが、剥離やクラックが最も内部に加速度的に進展しやすい危険なモードである。そのため、第２金属層１３の隅部や縁辺から剥離やクラックが発生するモードを積極的に検出することが重要である。
そこで、図１及び図２におけるＬは、０．５ｍｍ以上１．０ｍｍ以下程度に設定することが好ましい。Ｌを０．５ｍｍ未満に設定すると、剥離やクラックの量が０．５ｍｍに達しているか否かの判断ができない点で好ましくない。又、Ｌを１．０ｍｍよりも大きく設定すると、視認性には問題はないが、透明絶縁層１１を中心とする第１金属層１２の面積と第２金属層１３の面積とのバランスが崩れ、絶縁基板１０の反りや応力が増加する点で好ましくない。
以上の点に鑑みて、絶縁基板１０の仕様に関する好適例を示すと以下の通りである。すなわち、透明絶縁層１１の可視光の直線透過率が８０％以上（材料はＡｌＮ）、透明絶縁層１１の厚さが０．６３５ｍｍ程度、第１金属層１２の厚さが０．６ｍｍ程度、第２金属層１３の厚さが０．６ｍｍ程度、Ｌの長さが０．７ｍｍ程度である。但し、これらの数値は、製造する半導体装置の仕様に適合するように適宜設定すべきものであり、本好適例に限定されるものではない。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、透明絶縁層にスクライブラインを設ける例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する。
図３は、第１の実施の形態の変形例１に係る半導体装置を例示する図であり、図３（ａ）は部分断面図、図１（ｂ）は部分平面図である。なお、図３（ａ）は、図３（ｂ）のＡ−Ａ線に沿う断面を示している。
図３に示すように、第１の実施の形態の変形例１に係る半導体装置１Ａにおいて、平面視において、露出部１１ｘと重複する領域内の、透明絶縁層１１の他方の面には、スクライブライン１１ａが形成されている。より詳しくは、スクライブライン１１ａは、平面視において、第２金属層１３の縁辺（第２金属層１３に剥離やクラックが発生していない場合の縁辺）と一致する位置に形成されている。
スクライブライン１１ａは、幅及び深さが数μｍから数十μｍ程度の線状の溝であり、例えば、透明絶縁層１１の他方の面にレーザ光を照射することにより形成できる。なお、図３（ｂ）では、便宜上、スクライブライン１１ａを破線で示しているが、スクライブライン１１ａは、一本の連続した溝とすることができる。但し、必要に応じ、スクライブライン１１ａを不連続な複数の部位から構成してもよい。
このように、平面視において、透明絶縁層１１の他方の面の第２金属層１３の縁辺（第２金属層１３に剥離やクラックが発生していない場合の縁辺）と一致する位置に、第２金属層１３を設ける前にスクライブライン１１ａを形成しておく。これにより、透明絶縁層１１の一方の面側から視認する際に、スクライブライン１１ａを基準として、第２金属層１３の剥離やクラックを確認できるため、剥離やクラックの確認作業が更に容易となる。
つまり、透明絶縁層１１の一方の面側から視認する際に、スクライブライン１１ａと第２金属層１３の縁辺が一致していれば、剥離やクラックが発生していないと容易に判断できる。又、スクライブライン１１ａと第２金属層１３の縁辺が一致していなければ、剥離やクラックが発生していると容易に判断できる。
ここで、絶縁基板１０の製造方法の一例について説明する。図４は、第１の実施の形態の変形例１に係る絶縁基板の製造方法を説明する底面図（その１）である。なお、底面図とは、対象物を最終的に第２金属層１３が形成される側から視た図である。
まず、図４（ａ）に示すように、個片化されて透明絶縁層１１となる複数の領域を備えた基材１１０を準備する。基材１１０は、例えば、透明なセラミックス等の絶縁材料から形成することができる。
次に、図４（ｂ）に示すように、基材１１０の第２金属層１３が形成される側の面に個片化に用いるスクライブライン１１０ｘ（第１の線状の溝）を形成する。ここでは、一例として基材１１０を個片化して４枚の透明絶縁層１１を形成する場合を示すため、十字状のスクライブライン１１０ｘを形成する。もちろん、より大きな基材を個片化して、より多くの透明絶縁層１１を形成してもよい。
次に、図４（ｃ）に示すように、基材１１０の最終的に透明絶縁層１１となる各々の領域に、第２金属層１３の剥離やクラックの検査に用いるスクライブライン１１ａ（第２の線状の溝）を形成する。スクライブライン１１０ｘとスクライブライン１１ａは、同一の深さとしてもよいが、個片化を容易にするため、スクライブライン１１０ｘをスクライブライン１１ａより深く形成してもよい。
スクライブライン１１０ｘ及び１１ａは、例えば、レーザ光を照射することにより形成できる（レーザスクライブ）。但し、スクライブライン１１０ｘ及び１１ａは、例えば、針等でけがくことにより形成してもよい（メカニカルスクライブ）。なお、図４（ｂ）と図４（ｃ）は、便宜上、別図としているが、同一の装置（レーザ照射装置等）を用いた同一工程とすることができる。
次に、図４（ｄ）に示すように、基材１１０を、ダイサー等を用いてスクライブライン１１０ｘに沿って切断し、基材１１０が個片化された４枚の透明絶縁層１１を形成する。次に、図４（ｅ）に示すように、透明絶縁層１１の一方の面（図４では裏面）に第１金属層１２を形成し、透明絶縁層１１の他方の面（図４では表面）に第２金属層１３を形成する。
なお、第２金属層１３は、縁辺がスクライブライン１１ａと一致するように形成する。第１金属層１２及び第２金属層１３は、例えば、ＣｕやＡｌ等の金属板を透明絶縁層１１にろう付けすることで形成できる。
以上の工程により、切断後の各々の透明絶縁層１１の一方の面に第１金属層１２が形成され、他方の面に第２金属層１３が形成された絶縁基板１０が完成する。なお、切断後の各々の透明絶縁層１１の一方の面には、第１金属層１２が設けられていない領域である露出部が形成され、第２金属層１３は、平面視において、露出部１１ｘと重複する領域を含むように形成される。
なお、図４（ｅ）の後、第１金属層１２上に、はんだ等の導電性接合材を介して、半導体素子２０を実装する。第１金属層１２上に半導体素子２０を実装した絶縁基板１０を、更に、ヒートスプレッダや冷却器等に接合してもよい。
絶縁基板１０は、以下のようにして製造してもよい。図５は、第１の実施の形態の変形例１に係る絶縁基板の製造方法を説明する底面図（その２）である。
まず、図５（ａ）〜図５（ｃ）では、図４（ａ）〜図４（ｃ）と同様にして、基材１１０にスクライブライン１１０ｘ及び１１ａを形成する。次に、図５（ｄ）に示すように、基材１１０の一方の面（図４では裏面）に第１金属層１２となる金属層１２０を形成し、透明絶縁層１１の他方の面（図４では表面）に第２金属層１３となる金属層１３０を形成する。金属層１２０及び１３０は、例えば、ＣｕやＡｌ等の金属板を透明絶縁層１１にろう付けすることで形成できる。
次に、図５（ｅ）に示すように、基材１１０に形成された金属層１２０及び１３０を各々エッチングして部分的に除去し、基材１１０の一方の面（図４では裏面）に第１金属層１２を形成し、基材１１０の他方の面（図４では表面）に第２金属層１３を形成する。なお、第２金属層１３は、縁辺がスクライブライン１１ａと一致するように形成する。この工程で、基材１１０の他方の面（図４では表面）の第２金属層１３が形成されていない領域に、スクライブライン１１０ｘが露出する。
次に、図５（ｆ）に示すように、基材１１０を、ダイサー等を用いてスクライブライン１１０ｘに沿って切断する。
以上の工程により、切断後の各々の透明絶縁層１１の一方の面に第１金属層１２が形成され、他方の面に第２金属層１３が形成された絶縁基板１０が完成する。なお、切断後の各々の透明絶縁層１１の一方の面には、第１金属層１２が設けられていない領域である露出部が形成され、第２金属層１３は、平面視において、露出部１１ｘと重複する領域を含むように形成される。
なお、図５（ｆ）の後、第１金属層１２上に、はんだ等の導電性接合材を介して、半導体素子２０を実装する。第１金属層１２上に半導体素子２０を実装した絶縁基板１０を、更に、ヒートスプレッダや冷却器等に接合してもよい。
このように、絶縁基板１０の製造工程において、個片化に用いるスクライブライン１１０ｘと、剥離やクラックの検査用のスクライブライン１１ａを、同一の装置（レーザ照射装置等）を用いた同一工程により形成できる。これにより、大きなコスト上昇をともなうことなく検査用のスクライブライン１１ａを形成でき、透明絶縁層１１の一方の面側から視認する際に、スクライブライン１１ａを基準として、第２金属層１３の剥離やクラックを容易に確認することが可能となる。
なお、剥離やクラックの検査は、図４（ｅ）や図５（ｆ）の工程後の任意のタイミングで実施できる。例えば、図４（ｅ）や図５（ｆ）の工程の直後に実施してもよいし、第１金属層１２上に半導体素子２０を実装後に実施してもよい。或いは、第１金属層１２上に半導体素子２０を実装した絶縁基板１０を更にヒートスプレッダや冷却器等に接合後に実施してもよい。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、透明絶縁層に複数のスクライブラインを設ける例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する。
図６は、第１の実施の形態の変形例２に係る半導体装置を例示する図であり、図６（ａ）は部分断面図、図６（ｂ）は部分平面図である。なお、図６（ａ）は、図６（ｂ）のＡ−Ａ線に沿う断面を示している。
図６に示すように、第１の実施の形態の変形例２に係る半導体装置１Ｂにおいて、半導体装置１Ａ（図３参照）と同様に、平面視において、露出部１１ｘと重複する領域内の、透明絶縁層１１の他方の面に、スクライブライン１１ａが形成されている。より詳しくは、スクライブライン１１ａは、平面視において、第２金属層１３の縁辺（第２金属層１３に剥離やクラックが発生していない場合の縁辺）と一致する位置に形成されている。
そして、更に、平面視において、露出部１１ｘと重複する領域内の、透明絶縁層１１の他方の面のスクライブライン１１ａの内側には、他の線状の溝であるスクライブライン１１ｂ、１１ｃ、及び１１ｄが所定間隔で順次形成されている。スクライブライン１１ａと１１ｂとの間隔Ｌ１、スクライブライン１１ｂと１１ｃとの間隔Ｌ２、スクライブライン１１ｃと１１ｄとの間隔Ｌ３、スクライブライン１１ｄと第１金属層１２の縁辺との間隔Ｌ４は、例えば、各々０．１５〜０．２５ｍｍ程度にできる。必要に応じ、間隔Ｌ１〜間隔Ｌ４を異なる値に設定してもよい。
なお、スクライブライン１１ｂ〜１１ｄ（他の線状の溝）は、スクライブライン１１ａを形成する工程と同一工程において、平面視において、露出部１１ｘと重複する領域内の、透明絶縁層１１の他方の面のスクライブライン１１ａの内側に形成できる。ここで、スクライブライン１１ａを形成する工程と同一工程とは、図４（ｃ）や図５（ｃ）に示した工程である。
このように、透明絶縁層１１に複数のスクライブライン１１ａ〜１１ｄを設けることにより、剥離やクラックの大きさを更に詳細に定量化できる。例えば、図６（ｂ）において間隔Ｌ１〜間隔Ｌ４が全て０．２５ｍｍである場合、剥離Ｇの大きさが０．２５ｍｍ〜０．５ｍｍの範囲であることが確認でき、クラックＨの大きさが０．５ｍｍ〜０．７５ｍｍの範囲であることが確認できる。又、剥離Ｉの大きさが０ｍｍ〜０．２５ｍｍの範囲であることが確認できる。
〈第１の実施の形態の変形例３〉
第１の実施の形態の変形例３では、第１金属層にスリット状の開口を設けて露出部を構成する例を示す。なお、第１の実施の形態の変形例３において、既に説明した実施の形態と同一構成部についての説明は省略する。
図７は、第１の実施の形態の変形例３に係る半導体装置を例示する図であり、図７（ａ）は断面図、図７（ｂ）は平面図である。なお、図７（ａ）は、図７（ｂ）のＡ−Ａ線に沿う断面を示している。
図７に示すように、第１の実施の形態の変形例３に係る半導体装置１Ｃは、露出部１１ｘが露出部１１ｙに置換された点が、第１の実施の形態に係る半導体装置１（図１及び図２参照）と相違する。
半導体装置１Ｃでは、平面視において、第１金属層１２の縁辺と第２金属層１３の縁辺が略一致するように、第１金属層１２及び第２金属層１３が設けられている。そして、第１金属層１２の外縁部に４つのスリット状の開口を設けて露出部１１ｙを構成している。つまり、露出部１１ｙは、透明絶縁層１１の一方の面の外縁部の４つのスリット状の領域である。
第２金属層１３は、平面視において、透明絶縁層１１の他方の面に露出部１１ｙを含むように設けられており、露出部１１ｙを介して、第２金属層１３の外縁部を視認できる。
前述のように、初期検査における剥離やクラックの量が、第２金属層１３の縁辺から内側の０．５ｍｍ以下の範囲内に収まっていれば、経年変化を考慮した場合にも剥離やクラックに起因する半導体装置１の特製不良等が発生しないことが経験上知られている。
そこで、露出部１１ｙにおいて、第２金属層１３の縁辺から各スリットの中心までの距離Ｌを０．５ｍｍとし、各スリットの幅（短手方向の長さ）を０．５ｍｍ程度とすることが好ましい。このようにすれば、第２金属層１３の剥離やクラックの開始点は確認できないが、第２金属層１３の剥離やクラックが０．５ｍｍに達しているか否かの判断ができる。つまり、最も問題となる部分についての確認が可能となる。
このように、露出部は、第２金属層１３において剥離やクラックを確認したい部分が視認できる適切な位置に設けることができる。これにより、第１の実施の形態と同様の効果を奏する。なお、第１の実施の形態の変形例１や第１の実施の形態の変形例２のように、露出部１１ｙを介して視認できる位置に単数又は複数のスクライブラインを設けてもよい。
特に、第２金属層１３の縁辺から各スリットの中心までの距離が０．５ｍｍの位置にスクライブラインを設けておけば、第２金属層１３の剥離やクラックが０．５ｍｍに達しているか否かの判断が容易となる点で好適である。なお、露出部の形状は、スリット状には限定されず、検査に好適な任意の形状とすることができる。
〈第１の実施の形態の変形例４〉
第１の実施の形態の変形例４では、第２金属層に脆弱部を設ける例を示す。なお、第１の実施の形態の変形例４において、既に説明した実施の形態と同一構成部についての説明は省略する。
図８は、第１の実施の形態の変形例４に係る半導体装置を例示する図であり、図８（ａ）は断面図、図８（ｂ）は平面図である。なお、図８（ａ）は、図８（ｂ）のＡ−Ａ線に沿う断面を示している。
図８に示すように、第１の実施の形態の変形例４に係る半導体装置１Ｄにおいて、第２金属層１３の３隅には各々面取り部１３ａ、１３ｂ、及び１３ｃが形成され、残りの１隅の角部１３ｄには面取り部が形成されず略直角となっている。又、第１金属層１２において、平面視において、第２金属層１３の角部１３ｄ上近傍に位置する１隅には面取り部１２ａが形成され、残りの３隅には面取り部が形成されず略直角となっている。
面取り部１２ａ、１３ａ、１３ｂ、及び１３ｃは、例えば、平面視において、隣接する辺に対して略４５度傾斜した直線状に形成することができる。この際、面取り寸法は、例えば、２ｍｍ〜１０ｍｍ程度とすることができる。
第２金属層１３を上記のように選択的に面取りすることにより、面取り部１３ａ、１３ｂ、及び１３ｃでは熱応力の集中が緩和される。一方、角部１３ｄの近傍の領域１３ｚには熱応力が集中し、領域１３ｚは熱応力に対する脆弱部（熱応力集中箇所）となる。そのため、第２金属層１３の剥離やクラックは角部１３ｄを起点として中心部に向かって発生しやすくなる。第１金属層１２に面取り部１２ａを形成しているため、露出部１１ｘを介して、領域１３ｚを容易に視認できる。
このように、平面視において、第２金属層１３の露出部１１ｘと重複する領域に、熱応力が集中する脆弱部（熱応力集中箇所）を設けることにより、その部分を集中的に検査できるため、剥離やクラックの判別性を向上できる。この際、脆弱部近傍を他の部位よりも広く露出するように露出部を設けることにより、脆弱部の視認性を向上できる。
なお、第１の実施の形態の変形例１や第１の実施の形態の変形例２のように、露出部１１ｙを介して視認できる位置に単数又は複数のスクライブラインを設けてもよい。又、第１の実施の形態の変形例３のように、脆弱部近傍のみを視認できるように露出部を設けてもよい。
〈第２の実施の形態〉
第２の実施の形態では、半導体素子を被覆する透明な封止部を設ける例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する。
図９は、第２の実施の形態に係る半導体装置を例示する断面図である。図９を参照するに、半導体装置２は、半導体装置１（図１等参照）に封止部３０を設けた構造を有する。但し、半導体装置１に代えて、半導体装置１Ａ〜１Ｄを用いてもよい。
封止部３０は、第２金属層１３の裏面以外の部分を被覆するように設けられている。封止部３０は、例えば、エポキシ系樹脂等の絶縁性材料を用いて、トランスファーモールド等により形成できる。封止部３０を設けることにより、半導体素子２０等を湿気や汚染物質等から保護できる。
封止部３０における可視光の直線透過率は、透明絶縁層１１と同等以上とすることが好ましい。つまり、封止部３０の絶縁性材料として、透明エポキシ系樹脂等を選択することが好ましい。このようにすることにより、封止部３０を設けた後においても、封止部３０及び透明絶縁層１１の露出部を介して、第２金属層１３の剥離やクラックを視認できる。例えば、半導体装置２を製品として出荷する前のみならず、出荷後の経時変化等の確認も可能となる。
なお、封止部３０から露出する第２金属層１３の裏面をグリス等を用いてヒートスプレッダや冷却器等と接合してもよい。又、第２金属層１３をヒートスプレッダや冷却器等と接合しない場合には、第２金属層１３の裏面を被覆するように封止部３０を設けてもよい。
〈第３の実施の形態〉
第３の実施の形態では、半導体素子を被覆する透明な封止部を設ける他の例を示す。なお、第３の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する。
図１０は、第３の実施の形態に係る半導体装置を例示する断面図である。図１０を参照するに、半導体装置３は、半導体装置１（図１等参照）を冷却器４０上に搭載した構造を有する。但し、半導体装置１に代えて、半導体装置１Ａ〜１Ｄを用いてもよい。
半導体装置３において、絶縁基板１０の第２金属層１３側が冷却器４０と接合されている。冷却器４０の絶縁基板１０側の面の外縁部には枠状部材であるハウジング５０が設けられており、ハウジング５０内には、第２金属層１３の裏面以外の部分を被覆する封止部６０が設けられている。冷却器４０としては、例えば、波板形状の放熱フィンを備えた水冷式の冷却器（金属製）を用いることができる。ハウジング５０は、樹脂材料等により形成できる。
封止部６０は、例えば、シリコーンゲル等の絶縁性材料をハウジング５０内に注入する
ことより形成できる。封止部６０を設けることにより、半導体素子２０等を湿気や汚染物質等から保護できる。又、封止部６０をシリコーンゲルで形成した場合には、シリコーンゲルは柔軟性に優れているため、半導体素子２０の発熱により熱応力が発生した際に、シリコーンゲルが変形することで熱応力を緩和することが可能となる。
封止部６０における可視光の直線透過率は、透明絶縁層１１と同等以上とすることが好ましい。このようにすることにより、封止部６０を設けた後においても、封止部６０及び透明絶縁層１１の露出部を介して、第２金属層１３の剥離やクラックを視認できる。例えば、半導体装置３を製品として出荷する前のみならず、出荷後の経時変化等の確認も可能となる。
なお、第２金属層１３の裏面と冷却器４０とは、例えば、フラックスを用いて接合されるが、フラックスを用いた接合工程において、透明絶縁層１１と第２金属層１３との間に熱応力が生じ、第２金属層１３に剥離やクラックが生じる場合がある。この場合、封止部６０を透明とすることにより、封止部６０を設けた後であっても、第２金属層１３の剥離やクラックの検査が可能である。
以上、好ましい実施の形態及びその変形例について詳説したが、上述した実施の形態及びその変形例に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態及びその変形例に種々の変形及び置換を加えることができる。
１、１Ａ、１Ｂ、１Ｃ、１Ｄ、２、３ 半導体装置
１０ 絶縁基板
１１ 透明絶縁層
１１ａ、１１ｂ、１１ｃ、１１ｄ、１１０ｘ スクライブライン
１１ｘ、１１ｙ、１１ｚ 露出部
１２ 第１金属層
１２ａ、１３ａ、１３ｂ、１３ｃ 面取り部
１３ 第２金属層
１３ｄ 角部
１３ｚ 領域
２０ 半導体素子
３０、６０ 封止部
４０ 冷却器
５０ ハウジング
１１０ 基材
１２０、１３０ 金属層

Claims (10)

  1. 透明絶縁層と、
    前記透明絶縁層の一方の面に設けられた第１金属層と、
    前記透明絶縁層の前記一方の面の反対側である他方の面に設けられた第２金属層と、を有し、
    前記透明絶縁層の前記一方の面には、前記第１金属層が設けられていない領域である露出部が形成され、
    前記第２金属層は、前記一方の面に対して垂直方向から視て、前記露出部と重複する領域を含むように設けられている絶縁基板。
  2. 前記垂直方向から視て、前記露出部と重複する領域内の、前記透明絶縁層の前記他方の面には、線状の溝が形成されている請求項１記載の絶縁基板。
  3. 前記垂直方向から視て、前記露出部と重複する領域内の、前記透明絶縁層の前記他方の面の前記線状の溝の内側には、他の線状の溝が形成されている請求項２記載の絶縁基板。
  4. 前記線状の溝は、前記垂直方向から視て、前記第２金属層の縁辺と一致する位置に形成されている請求項２又は３記載の絶縁基板。
  5. 前記垂直方向から視て、前記第２金属層の前記露出部と重複する領域に、熱応力が集中する脆弱部が設けられている請求項１乃至４の何れか一項記載の絶縁基板。
  6. 請求項１乃至５の何れか一項記載の絶縁基板と、
    前記第１金属層上に実装された半導体素子と、を有する半導体装置。
  7. 前記絶縁基板上に前記半導体素子を被覆する透明な封止部が設けられた請求項６記載の半導体装置。
  8. 前記絶縁基板の前記第２金属層側が冷却器と接合されている請求項７記載の半導体装置。
  9. 透明絶縁層と、前記透明絶縁層の一方の面に設けられた第１金属層と、前記透明絶縁層の前記一方の面の反対側である他方の面に設けられた第２金属層と、を有する絶縁基板の製造方法であって、
    個片化されて前記透明絶縁層となる複数の領域を備えた基材の前記第２金属層を形成する側の面に、個片化に用いる第１の線状の溝と、前記第２金属層の検査に用いる第２の線状の溝と、を形成する工程と、
    前記第１金属層及び前記第２金属層を形成する工程と、
    前記第１の線状の溝に沿って前記基材を切断する工程と、を有し、
    切断後の各々の前記透明絶縁層の前記一方の面には、前記第１金属層が設けられていない領域である露出部が形成され、
    前記第２金属層は、前記一方の面に対して垂直方向から視て、前記露出部と重複する領域を含むように形成されることを特徴とする絶縁基板の製造方法。
  10. 前記第２の線状の溝を形成する工程と同一工程において、前記垂直方向から視て、前記露出部と重複する領域内の、前記透明絶縁層の前記他方の面の前記第２の線状の溝の内側に、前記第２金属層の検査に用いる他の線状の溝を形成することを特徴とする請求項９記載の絶縁基板の製造方法。
JP2013070466A 2013-03-28 2013-03-28 絶縁基板及びその製造方法、半導体装置 Expired - Fee Related JP5971171B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013070466A JP5971171B2 (ja) 2013-03-28 2013-03-28 絶縁基板及びその製造方法、半導体装置
US14/209,137 US9112018B2 (en) 2013-03-28 2014-03-13 Insulating substrate, method of manufacturing the same, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013070466A JP5971171B2 (ja) 2013-03-28 2013-03-28 絶縁基板及びその製造方法、半導体装置

Publications (2)

Publication Number Publication Date
JP2014194988A true JP2014194988A (ja) 2014-10-09
JP5971171B2 JP5971171B2 (ja) 2016-08-17

Family

ID=51619992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013070466A Expired - Fee Related JP5971171B2 (ja) 2013-03-28 2013-03-28 絶縁基板及びその製造方法、半導体装置

Country Status (2)

Country Link
US (1) US9112018B2 (ja)
JP (1) JP5971171B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198551A1 (ja) * 2018-04-09 2019-10-17 三菱マテリアル株式会社 セラミックス－金属接合体およびその製造方法、多数個取り用セラミックス－金属接合体およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180038158A1 (en) * 2016-08-02 2018-02-08 Camille Charles Chidiac Thermoelectricity Harvested from Infrared Absorbing Coatings

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272655A (ja) * 1988-09-07 1990-03-12 Toshiba Corp 実装部品
JP2002064169A (ja) * 2000-08-21 2002-02-28 Denki Kagaku Kogyo Kk 放熱構造体
JP2003100965A (ja) * 2001-09-20 2003-04-04 Denki Kagaku Kogyo Kk 回路基板の信頼性評価方法及び回路基板
JP2006041454A (ja) * 2004-06-25 2006-02-09 Kyocera Corp 配線基板および電気装置並びに発光装置
JP2008311295A (ja) * 2007-06-12 2008-12-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2010212294A (ja) * 2009-03-06 2010-09-24 Toyota Motor Corp 半導体装置
JP2012074610A (ja) * 2010-09-29 2012-04-12 Mitsubishi Materials Corp セラミックス基板、パワーモジュール用基板及びパワーモジュール用基板の製造方法
JP2012186201A (ja) * 2011-03-03 2012-09-27 Toyota Motor Corp 半導体素子の冷却構造
WO2013002249A1 (ja) * 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール
US8399306B2 (en) * 2011-03-25 2013-03-19 Stats Chippac Ltd. Integrated circuit packaging system with transparent encapsulation and method of manufacture thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998777B2 (en) * 2002-12-24 2006-02-14 Toyoda Gosei Co., Ltd. Light emitting diode and light emitting diode array
JP4423097B2 (ja) 2004-04-26 2010-03-03 京セラ株式会社 半導体素子搭載装置
WO2009116439A1 (ja) * 2008-03-17 2009-09-24 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
DE102008026801B4 (de) * 2008-06-02 2012-05-31 Jenoptik Laser Gmbh Wärmeübertragungsvorrichtung zur doppelseitigen Kühlung eines Halbleiterbauelementes und Verfahren zu seiner Montage
CN102132635A (zh) * 2008-06-20 2011-07-20 日立金属株式会社 陶瓷集合基板及其制造方法，陶瓷基板和陶瓷电路基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0272655A (ja) * 1988-09-07 1990-03-12 Toshiba Corp 実装部品
JP2002064169A (ja) * 2000-08-21 2002-02-28 Denki Kagaku Kogyo Kk 放熱構造体
JP2003100965A (ja) * 2001-09-20 2003-04-04 Denki Kagaku Kogyo Kk 回路基板の信頼性評価方法及び回路基板
JP2006041454A (ja) * 2004-06-25 2006-02-09 Kyocera Corp 配線基板および電気装置並びに発光装置
JP2008311295A (ja) * 2007-06-12 2008-12-25 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP2010212294A (ja) * 2009-03-06 2010-09-24 Toyota Motor Corp 半導体装置
JP2012074610A (ja) * 2010-09-29 2012-04-12 Mitsubishi Materials Corp セラミックス基板、パワーモジュール用基板及びパワーモジュール用基板の製造方法
JP2012186201A (ja) * 2011-03-03 2012-09-27 Toyota Motor Corp 半導体素子の冷却構造
US8399306B2 (en) * 2011-03-25 2013-03-19 Stats Chippac Ltd. Integrated circuit packaging system with transparent encapsulation and method of manufacture thereof
WO2013002249A1 (ja) * 2011-06-27 2013-01-03 ローム株式会社 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019198551A1 (ja) * 2018-04-09 2019-10-17 三菱マテリアル株式会社 セラミックス－金属接合体およびその製造方法、多数個取り用セラミックス－金属接合体およびその製造方法
JP2019186354A (ja) * 2018-04-09 2019-10-24 三菱マテリアル株式会社 セラミックス−金属接合体の製造方法、多数個取り用セラミックス−金属接合体の製造方法、セラミックス−金属接合体及び多数個取り用セラミックス−金属接合体
JP7147232B2 (ja) 2018-04-09 2022-10-05 三菱マテリアル株式会社 セラミックス－金属接合体の製造方法、多数個取り用セラミックス－金属接合体の製造方法、セラミックス－金属接合体及び多数個取り用セラミックス－金属接合体

Also Published As

Publication number Publication date
US20140291814A1 (en) 2014-10-02
JP5971171B2 (ja) 2016-08-17
US9112018B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
JP5173525B2 (ja) 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
JP5576543B1 (ja) 回路モジュール
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
EP2709148A1 (en) Semiconductor device and manufacturing method thereof
US8097965B2 (en) Semiconductor device and method of manufacturing the same
JP6234725B2 (ja) 半導体ウェハー、半導体ｉｃチップ及びその製造方法
JP2008078382A (ja) 半導体装置とその製造方法
JP2009099838A (ja) 半導体装置およびその製造方法
WO2018216318A1 (ja) 半導体モジュールおよびその製造方法
JP2017050489A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP6677616B2 (ja) 半導体装置の製造方法
JP5971171B2 (ja) 絶縁基板及びその製造方法、半導体装置
JP5381052B2 (ja) 半導体装置及び半導体集積回路チップの製造方法
US20080290340A1 (en) Method for fabricating a semiconductor device having embedded interconnect structures to improve die corner robustness
JP2014187264A (ja) 半導体装置
TWI581449B (zh) Light source integrated light sensor
JP2013175667A (ja) 多数個取りセラミック回路基板
JP4722514B2 (ja) 半導体装置および該半導体装置用絶縁基板
JP2006261447A (ja) 半導体装置、及び、半導体装置の製造方法
JP2015231005A (ja) 配線基板およびその製造方法
JP2006108489A (ja) 半導体装置の製造方法
US20130119282A1 (en) Wafer level packaging, optical detection sensor and method of forming same
JP2019153611A (ja) モジュール
CN106469689A (zh) 电子元件及其形成方法
CN103972187A (zh) 芯片封装及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R151 Written notification of patent or utility model registration

Ref document number: 5971171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees