JP2017050489A - 半導体パッケージおよび半導体パッケージの製造方法 - Google Patents

半導体パッケージおよび半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2017050489A
JP2017050489A JP2015174622A JP2015174622A JP2017050489A JP 2017050489 A JP2017050489 A JP 2017050489A JP 2015174622 A JP2015174622 A JP 2015174622A JP 2015174622 A JP2015174622 A JP 2015174622A JP 2017050489 A JP2017050489 A JP 2017050489A
Authority
JP
Japan
Prior art keywords
recess
metal plate
semiconductor package
semiconductor chip
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015174622A
Other languages
English (en)
Inventor
毅 宮川
Takeshi Miyagawa
毅 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015174622A priority Critical patent/JP2017050489A/ja
Priority to US15/057,039 priority patent/US20170069563A1/en
Publication of JP2017050489A publication Critical patent/JP2017050489A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04034—Bonding areas specifically adapted for strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/176—Material
    • H01L2924/177—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/17738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/17747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】接続部の厚みを容易に調べることが可能な半導体パッケージおよび半導体パッケージの製造方法を提供する。
【解決手段】第１金属板１と、半導体チップ１０と、第２金属板２と、を有する半導体パッケージにおいて、半導体チップ１０の第１電極は、第１接続部を介して第１面を有する第１金属板１と接続する。第２金属板２は、第２面Ｓ２および第３面Ｓ３を有し、第２面Ｓ２および第３面Ｓ３は、第１面に平行な第１方向と交差する。第３面Ｓ３は、第２面Ｓ２の反対側に設ける。第２面Ｓ２に、第２方向に延びる第１凹部４１を形成し、第３面Ｓ３に、第２方向に延びる第２凹部４２を形成する。第２金属板２は、第２接続部を介して半導体チップ１０の第２電極１２と接続する。
【選択図】図１

Description

本発明の実施形態は、半導体パッケージおよび半導体パッケージの製造方法に関する。
２つの金属板の間に接続部を介して半導体チップが設けられた半導体パッケージがある。この半導体パッケージの放熱性を高めるためには、それぞれの金属板において露出している面積が大きいことが望ましい。一方で、接続部の厚みは、半導体パッケージの信頼性に影響するため、組み立てられた半導体パッケージについて、接続部の厚みを調べることが望ましい。しかし、金属板の面積が増加すると、それぞれの金属板と半導体チップとの間に設けられている接続部の厚みを調べることが困難となる。
特開２００６−２１６６４１号公報
本発明が解決しようとする課題は、接続部の厚みを容易に調べることが可能な半導体パッケージおよび半導体パッケージの製造方法を提供することである。
実施形態に係る半導体パッケージは、第１金属板と、半導体チップと、第２金属板と、を有する。
前記第１金属板は、第１面を有する。
前記半導体チップは、前記第１面の上に設けられている。前記半導体チップは、第１電極および第２電極を有する。前記半導体チップの前記第１電極は、第１接続部を介して前記第１金属板と接続されている。
前記第２金属板は、第２面および第３面を有する。前記第２面は、前記第１面に平行な第１方向と交差する。前記第３面は、前記第２面の反対側に設けられている。前記第３面は、前記第１方向と交差する。前記第２面には、前記第２面と平行であり前記第１面と交差する第２方向に延びる前記第１凹部が形成されている。前記第３面には、前記第２方向に延びる第２凹部が形成されている。前記第２金属板は、前記半導体チップの上に設けられている。前記第２金属板は、第２接続部を介して前記第２電極と接続されている。
実施形態に係る半導体パッケージの平面図。 （ａ）は図１のＡ−Ａ´断面図であり、（ｂ）は図１のＢ−Ｂ´断面図である。 実施形態に係る半導体パッケージの製造工程を表す工程平面図である。 実施形態に係る半導体パッケージの製造工程を表す工程平面図である。 実施形態に係る半導体パッケージの製造工程を表す工程平面図である。 実施形態に係る半導体パッケージの製造工程を表す工程平面図である。 実施形態の変形例に係る半導体パッケージの一部を表す模式図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
また、本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明には、ＸＹＺ直交座標系を用いる。第１金属板１が有する第１面Ｓ１に平行であり、互いに直交する２方向をＸ方向（第３方向）およびＹ方向（第１方向）とする。そして、Ｘ方向およびＹ方向に対して垂直な方向をＺ方向（第２方向）とする。
図１および図２を用いて、実施形態に係る半導体パッケージについて説明する。
図１は、実施形態に係る半導体パッケージ１００の平面図である。
図２（ａ）は、図１のＡ−Ａ´断面図であり、図２（ｂ）は、図１のＢ−Ｂ´断面図である。
なお、図１では、半導体パッケージ１００の内部構造の説明のために、封止部５の一部が省略されている。
図１および図２に表すように、半導体パッケージ１００は、第１金属板１と、第２金属板２と、金属部材３と、封止部５と、半導体チップ１０と、第１リード端子２１と、第２リード端子２２と、第３リード端子２３と、を有する。
図２に表すように、半導体チップ１０は、第１金属板１の第１面Ｓ１の上に設けられている。半導体チップ１０は、例えば四角形であり、第１電極１１、第２電極１２、および第３電極１３を有する。第２電極１２および第３電極１３は、第１電極１１の反対側に設けられ、互いに離間している。第１電極１１は、第１接続部３１を介して第１金属板１と接続されている。
図２（ａ）に表すように、第２金属板２は、半導体チップ１０の上に設けられ、第２接続部３２を介して第２電極１２と接続されている。
図１および図２（ｂ）に表すように、金属部材３は、半導体チップ１０の上に、第２金属板２と離間して設けられている。金属部材３は、第３接続部３３を介して第３電極１３と接続されている。
第１リード端子２１は、第１金属板１と接続されている。第１リード端子２１はＹ方向において複数設けられ、それぞれがＸ方向に延びている。図１に表す例では、第１金属板１と第１リード端子２１が一体に形成されているが、第１金属板１と第１リード端子２１は、互いに異なる部材から構成されていてもよい。この場合、第１金属板１と第１リード端子２１は、はんだやボンディングワイヤなどで接続される。
第２リード端子２２は、第４接続部３４を介して第２金属板２と接続されている。第２リード端子２２はＹ方向において複数設けられ、それぞれがＸ方向に延びている。
第３リード端子２３は、第５接続部３５を介して金属部材３と接続され、Ｘ方向に延びている。
図１および図２に表す例に限らず、第２金属板２と第２リード端子２２は一体に形成されていてもよく、金属部材３と第３リード端子２３も一体に形成されていてもよい。また、第２リード端子２２および第３リード端子２３は、第１リード端子２１が延びている方向と異なる方向に延びていてもよい。
第１リード端子２１の数、第２リード端子２２の数、および第３リード端子２３の数は、図１に表す例に限られず、任意である。
また、第１リード端子２１、第２リード端子２２、および第３リード端子２３のそれぞれは、途中で屈曲した部分を有していてもよい。
封止部５は、第１金属板１の上および第１金属板１の周りに設けられ、半導体チップ１０、第１リード端子２１〜第３リード端子２３のそれぞれの一部、および第２金属板２の一部を覆っている。
次に、第２金属板２について、より具体的に説明する。
図１に表すように、第２金属板２は、互いに対向する第２面Ｓ２および第３面Ｓ３を有する。第２面Ｓ２および第３面Ｓ３は、Ｙ方向と交差し、Ｘ方向およびＺ方向に沿う面である。
第２面Ｓ２には、第１凹部４１が形成されており、第３面Ｓ３には、第２凹部４２および第３凹部４３が形成されている。第１凹部４１と第２凹部４２はＹ方向において並び、第２凹部４２と第３凹部４３はＸ方向において並んでいる。
第１凹部４１〜第３凹部４３は、Ｚ方向に延びている。より具体的には、第１凹部４１は、第２面Ｓ２のＺ方向の一端から他端に亘って形成されている。第２凹部４２および第３凹部４３は、第３面Ｓ３のＺ方向の一端から他端に亘って形成されている。すなわち、第１凹部４１は、第２面Ｓ２の上端から下端に亘って形成され、第２凹部４２および第３凹部４３は、第３面Ｓ３の上端から下端に亘って形成されている。
第１凹部４１〜第３凹部４３は、封止部５で充填されている。
第１凹部４１〜第３凹部４３のそれぞれの一部は、Ｚ方向において、半導体チップ１０と並んでいる。他の表現によると、第１凹部４１〜第３凹部４３のそれぞれを構成する面の一部が、Ｚ方向において、半導体チップ１０と並んでいる。
すなわち、第２金属板２は、封止部５を透過させてＺ方向から半導体パッケージ１００を見た場合、第１凹部４１〜第３凹部４３を通して半導体チップ１０の上面が見えるように構成されている。
また、第２金属板２と金属部材３は、半導体チップ１０の上に、Ｘ方向およびＹ方向において互いに離間して設けられている。このため、封止部５を透過させてＺ方向から半導体パッケージ１００を見た場合、第２金属板２と金属部材３との間の隙間から、半導体チップ１０の上面を見ることができる。
ここで、各構成要素の材料の一例について説明する。
第１金属板１、第２金属板２、金属部材３、および第１リード端子２１〜第３リード端子２３は、銅などの金属を含む。
半導体チップ１０は、シリコン、炭化シリコン、窒化ガリウム、またはガリウムヒ素を主成分とする半導体素子を含む。
第１電極１１〜第３電極１３は、アルミニウムなどの金属材料を含む。
第１接続部３１〜第５接続部３５は、はんだ材料を含む。
封止部５は、エポキシ樹脂などの絶縁性樹脂を含む。
次に、本実施形態に係る半導体パッケージの製造方法の一例について説明する。
図３〜図６は、実施形態に係る半導体パッケージ１００の製造工程を表す工程平面図である。
まず、図３に表すように、複数の第１金属板１を有するフレーム８を用意する。フレーム８は、さらに第１リード端子２１〜第３リード端子２３のそれぞれに対応する、部分２１ａ〜２３ａを含んでいる。部分２１ａは第１金属板１と接しているのに対して、部分２２ａおよび部分２３ａは、Ｘ方向において第１金属板と離間している。フレーム８において、第１金属板１、部分２１ａ〜２３ａは、Ｘ方向およびＹ方向に配列されている。
次に、図４に表すように、それぞれの第１金属板１の上に半導体チップ１０を配する。このとき、半導体チップ１０の第１電極１１と、第１金属板１と、が第１接続部３１によって接続される。
次に、図５に表すように、それぞれの半導体チップ１０の上に第２金属板２および金属部材３を配する。このとき、第２金属板２は、第２接続部３２および第４接続部３４によって、第２電極１２と、部分２２ａと、に接続される。また、金属部材３は、第３接続部３３および第５接続部３５によって、第３電極１３と、部分２３ａと、に接続される。
また、第２金属板２には、上述したように、第１凹部４１〜第３凹部４３が形成されている。第２金属板２は、第１凹部４１〜第３凹部４３のそれぞれの一部が、Ｚ方向において半導体チップ１０と並ぶように、配される。このとき、第１凹部４１〜第３凹部４３が、Ｚ方向において半導体チップ１０のそれぞれの角部と並ぶように、第２金属板２を配することが望ましい。
第２金属板２を配した後は、第１凹部４１〜第３凹部４３を通して、複数の個所で半導体チップ１０の位置を測定する。
次に、図６に表すように、それぞれの半導体チップ１０および第２金属板２を覆う封止部５を、互いに離間して配する。このとき、封止部５は、部分２１ａ〜部分２３ａのそれぞれの一部が露出するように、配される。
続いて、第２金属板２の上面が露出するまで、封止部５の上面を研削する。その後、図６に表す破線の位置でフレームを切断することで、図１および図２に表す半導体パッケージ１００が得られる。
ここで、本実施形態による作用および効果について説明する。
半導体パッケージ１００において熱の発生と冷却が繰り返された場合、厚みが薄い部分で亀裂が生じやすい。これは、特に、各金属板および半導体チップ１０との接触面積が大きい第１接続部３１および第２接続部３２において顕著である。これらの接続部で亀裂が生じると、導電性が低下するために、半導体パッケージの動作不良が起こる可能性がある。
このため、接続部の厚みを測定し、接続部において局所的に薄い部分が存在しないか検査することが望ましい。一方で、放熱性を高めるために、第１金属板１の面積および第２金属板２の面積を大きくすると、接続部がこれらの金属板の間に隠れてしまい、接続部の厚みの測定が困難となる。
これに対して、本実施形態に係る半導体パッケージでは、第２金属板２に、第１凹部４１および第２凹部４２が形成されている。第２金属板２に、第１凹部４１および第２凹部４２が形成されていることで、これらの凹部を通して、半導体チップ１０の上面の位置の測定が容易となる。
第１凹部４１および第２凹部４２を通して、少なくとも２か所の半導体チップ１０の上面の位置を測定することで、半導体チップ１０の傾きを求めることができる。半導体チップ１０の傾きを求めることで、第１接続部３１の厚みおよび第２接続部３２の厚みの各点の厚みを推定することができる。
すなわち、本実施形態によれば、第２金属板２に、第１凹部４１および第２凹部４２が形成されていることで、接続部の厚みを調べることが容易となる。
また、第３面Ｓ３に、第２凹部４２に加えて第３凹部４３が形成されている場合、第１凹部４１〜第３凹部４３を通して、３か所の半導体チップ１０の上面の位置を検出することができる。このため、半導体チップ１０のＸ−Ｚ面内における傾きと、Ｙ−Ｚ面内における傾きと、を検出することが可能となる。この結果、第１接続部３１の厚みおよび第２接続部３２の厚みを、より精度よく調べることが可能となる。
また、半導体チップ１０の傾きをより精度よく求めるためには、第１凹部４１〜第３凹部４３を通して、半導体チップ１０のそれぞれの角部の位置を測定できることが望ましい。すなわち、第１凹部４１〜第３凹部４３は、図１に表すように、Ｚ方向において、半導体チップ１０のそれぞれの角部と並んでいることが望ましい。
なお、図２に表すように、半導体パッケージが金属部材３を有し、第２金属板２と金属部材３が離間して設けられている場合、第２金属板２と金属部材３との隙間を通して半導体チップ１０の上面の位置を測定することができる。
従って、半導体パッケージが金属部材３を有する場合、第１凹部４１および第２凹部４２の少なくともいずれかが形成されていれば、第１接続部３１の厚みおよび第２接続部３２の厚みを調べることが可能となる。また、第１凹部４１および第２凹部４２の両方が形成されていれば、半導体チップ１０のＸ−Ｚ面内における傾きと、Ｙ−Ｚ面内における傾きと、を求めることが可能である。
ただし、その一方で、半導体チップ１０が、反りを有する場合がある。この場合、半導体チップ１０の傾きは一様ではない。従って、第１凹部４１〜第３凹部４３に加えて、第２金属板２と金属部材３との隙間を通して半導体チップ１０の上面の位置を測定し、各点における第１接続部３１の厚みおよび第２接続部３２の厚みを調べることが望ましい。
また、半導体チップ１０の上面の位置をより精度よく測定するためには、第１凹部４１〜第３凹部４３のそれぞれの一部が、半導体チップ１０とＺ方向において並んでおり、第２接続部３２とＺ方向において並んでいないことが望ましい。
なお、図１および図２では、半導体チップ１０が、第１電極１１〜第３電極１３の３つの電極を有する場合の一例を表している。このような半導体チップ１０として、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)や、ＩＧＢＴ(Insulated Gate Bipolar Transistor)がある。
本実施形態はこの例に限らず、半導体チップ１０が、ダイオードなどの２つの電極を有する場合についても適用可能である。この場合、半導体チップ１０は、第３電極を有していなくても良く、半導体パッケージ１００は、金属部材３および第３リード端子２３を有していなくても良い。
また、図１および図２に表す例では、第１凹部４１〜第３凹部４３が、半円状に形成されていた。本実施形態に係る半導体パッケージはこれに限られず、第１凹部４１〜第３凹部４３が、三角状や四角状など、半円以外の形状に形成されていてもよい。
また、第２金属板２には、第１凹部４１〜第３凹部４３に加えて、さらに他の凹部が形成されていてもよい。
（変形例）
図７（ａ）は、実施形態の変形例に係る半導体パッケージの一部を表す平面図であり、図７（ｂ）は、実施形態の変形例に係る半導体パッケージの一部を表す背面図である。
図７では、第２面Ｓ２に設けられた第１凹部４１近傍を拡大した様子が表されている。また、図７（ａ）では、第２部分２ｂの一部を破線で表している。
図７に表すように、変形例に係る半導体パッケージにおいて、第２金属板２は、第１部分２ａおよび第２部分２ｂを有する。第１部分２ａおよび第２部分２ｂは共に、第２面Ｓ２を有する部分である。第２部分２ｂは、第１部分２ａと半導体チップ１０との間に位置する。
第１部分２ａに形成された第１凹部４１のＸ方向における長さは、第２部分２ｂに形成された第１凹部４１のＸ方向における長さよりも、長い。
このため、第１部分２ａにおいて第１凹部４１の内側に設けられる封止部５の体積は、第２部分２ｂにおいて第１凹部４１の内側に設けられる封止部５の体積よりも大きい。また、第２部分２ｂの一部は、Ｚ方向において、封止部５の一部と他の一部との間に位置している。
このような構成を採用することで、封止部５と第２金属板２の接触面積を大きくするとともに、第２金属板２を覆っている封止部５の面積を大きくすることができる。このため、封止部５によって第２金属板２をより強固に固定することが可能となる。
ここでは、第１凹部４１を例に挙げて説明したが、上述した第１凹部４１の構造を、第２凹部４２および第３凹部４３に対して適用することも可能である。
なお、半導体チップ１０の上面の位置については、例えば、測定顕微鏡を用いて測定することが可能である。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態に含まれる、例えば、第１金属板１、金属部材、封止部５、半導体チップ１０、第１電極１１、第２電極１２、第３電極１３、第１リード端子２１、第２リード端子２２、第３リード端子２３、第１接続部３１、第２接続部３２、第３接続部３３、第４接続部３４、第５接続部３５などの各要素の具体的な構成に関しては、当業者が公知の技術から適宜選択することが可能である。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１００…半導体パッケージ １…第１金属板 ２…第２金属板 ３…金属部材 ５…封止部 １０…半導体チップ ２１…第１リード端子 ２２…第２リード端子 ２３…第３リード端子

Claims (14)

  1. 第１面を有する第１金属板と、
    前記第１面の上に設けられ、第１電極および第２電極を有し、前記第１電極が第１接続部を介して前記第１金属板と接続された半導体チップと、
    前記第１面に平行な第１方向と交差する第２面と、前記第２面の反対側に設けられ、前記第１方向と交差する第３面と、を有し、前記第２面には、前記第２面と平行であり前記第１面と交差する第２方向に延びる第１凹部が形成され、前記第３面には、前記第２方向に延びる第２凹部が形成され、前記半導体チップの上に設けられ、第２接続部を介して前記第２電極と接続された第２金属板と、
    を備えた半導体パッケージ。
  2. 前記第１凹部は、前記第２面の前記第２方向における一端から他端に亘って形成され、
    前記第２凹部は、前記第３面の前記第２方向における一端から他端に亘って形成された請求項１記載の半導体パッケージ。
  3. 前記第１凹部の一部および前記第２凹部の一部は、前記第２方向において前記半導体チップと並ぶ請求項２記載の半導体パッケージ。
  4. 前記第１凹部の前記一部および前記第２凹部の前記一部は、前記第２方向において前記半導体チップの角部と並ぶ請求項３記載の半導体パッケージ。
  5. 前記第１凹部および前記第２凹部は、前記第２方向において前記第２接続部と並ばない請求項３または４に記載の半導体パッケージ。
  6. 前記第３面には、第３凹部がさらに形成され、
    前記第３凹部は、前記第３面の前記第２方向における一端から他端に亘って形成された請求項２〜５のいずれか１つに記載の半導体パッケージ。
  7. 前記半導体チップは、第３電極をさらに有し、
    前記第２電極および前記第３電極は、前記第１電極と反対側に設けられ、
    前記第２電極と前記第３電極は、互いに離間して設けられた請求項１〜６のいずれか１つに記載の半導体パッケージ。
  8. 前記第３電極の上に設けられ、前記第３電極と接続された金属部材をさらに備え、
    前記金属部材は、前記第１方向と、前記第１面に平行であり前記第１方向に対して垂直な第３方向と、において、前記第２金属板と離間して設けられた請求項７記載の半導体パッケージ。
  9. 前記２金属板は、
    第１部分と、
    前記第１方向において前記第１部分と前記半導体チップとの間に位置する第２部分と、
    を有し、
    前記第１部分に形成された前記第１凹部の、前記第１方向に対して垂直であり前記第２面に沿う第３方向における長さは、前記第２部分に形成された前記第１凹部の前記第３方向における長さよりも長い請求項１〜８のいずれか１つに記載の半導体パッケージ。
  10. 前記第２方向は、前記第１面に対して垂直である請求項１〜９のいずれか１つに記載の半導体パッケージ。
  11. 第１金属板の第１面の上に、第１接続部を介して半導体チップを配する工程と、
    前記第１面に平行な第１方向と交差する第２面と、前記第２面の反対側に設けられ、前記第１方向と交差する第３面と、を有し、前記第２面には、前記第２面と平行であり前記第１面と交差する第２方向に延びる第１凹部が形成され、前記第３面には、前記第２方向に延びる第２凹部が形成された第２金属板を、前記半導体チップの上に第２接続部を介して配する工程と、
    を備えた半導体パッケージの製造方法。
  12. 前記第２金属板を配する工程において、前記第１凹部の一部および前記第２凹部の一部を、前記第２方向において前記半導体チップと並ぶように、前記第２金属板を配する請求項１１記載の半導体パッケージの製造方法。
  13. 前記第２金属板を配する工程において、前記第１凹部の前記一部および前記第２凹部の前記一部を、前記第２方向において前記半導体チップの角部と並ぶように、前記第２金属板を配する請求項１２記載の半導体パッケージの製造方法。
  14. 前記第１凹部および前記第２凹部を通して、複数の箇所における前記半導体チップの前記第１方向における位置を測定する工程をさらに備えた請求項１１〜１３のいずれか１つに記載の半導体パッケージの製造方法。
JP2015174622A 2015-09-04 2015-09-04 半導体パッケージおよび半導体パッケージの製造方法 Pending JP2017050489A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015174622A JP2017050489A (ja) 2015-09-04 2015-09-04 半導体パッケージおよび半導体パッケージの製造方法
US15/057,039 US20170069563A1 (en) 2015-09-04 2016-02-29 Semiconductor package and method of manufacturing semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015174622A JP2017050489A (ja) 2015-09-04 2015-09-04 半導体パッケージおよび半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2017050489A true JP2017050489A (ja) 2017-03-09

Family

ID=58189612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015174622A Pending JP2017050489A (ja) 2015-09-04 2015-09-04 半導体パッケージおよび半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US20170069563A1 (ja)
JP (1) JP2017050489A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169610A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
WO2024029385A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
US11211353B2 (en) * 2019-07-09 2021-12-28 Infineon Technologies Ag Clips for semiconductor packages
KR102556121B1 (ko) * 2019-08-27 2023-07-14 미쓰비시덴키 가부시키가이샤 반도체 장치
EP3905324A1 (en) * 2020-05-01 2021-11-03 Nexperia B.V. A semiconductor device and a method of manufacture
JP2024035665A (ja) * 2022-09-02 2024-03-14 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269394A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体素子
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2008160163A (ja) * 2008-03-24 2008-07-10 Renesas Technology Corp 半導体装置及びその製造方法、並びに電子装置
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269394A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体素子
JP2007266218A (ja) * 2006-03-28 2007-10-11 Renesas Technology Corp 半導体装置およびその製造方法
JP2008160163A (ja) * 2008-03-24 2008-07-10 Renesas Technology Corp 半導体装置及びその製造方法、並びに電子装置
JP2015142077A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019169610A (ja) * 2018-03-23 2019-10-03 株式会社東芝 半導体装置
JP6995674B2 (ja) 2018-03-23 2022-01-14 株式会社東芝 半導体装置
WO2024029385A1 (ja) * 2022-08-05 2024-02-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US20170069563A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
JP2017050489A (ja) 半導体パッケージおよび半導体パッケージの製造方法
US10170433B2 (en) Insulated circuit board, power module and power unit
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
US9006784B2 (en) Semiconductor device and manufacturing method thereof
JP6451747B2 (ja) 半導体装置
US20070052072A1 (en) Resin mold type semiconductor device
JP2017005165A (ja) 半導体装置
WO2018225571A1 (ja) 半導体装置および半導体装置の製造方法
US20170213782A1 (en) Semiconductor device
JP6589631B2 (ja) 半導体装置
CN104821302A (zh) 半导体装置
JP2015056638A (ja) 半導体装置およびその製造方法
TWI716532B (zh) 樹脂密封型半導體裝置
JP2018098283A (ja) 半導体装置
WO2013172139A1 (ja) 半導体デバイス
JP6909630B2 (ja) 半導体装置
US9953902B2 (en) Semiconductor device including semiconductor chips electrically connected via a metal plate
JP6638620B2 (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
JP7098045B2 (ja) 半導体装置、および、半導体装置の診断方法
JP2012043956A (ja) 半導体装置及び電力用半導体装置
JP6160542B2 (ja) 半導体装置
JP6316221B2 (ja) 半導体装置
JP6560496B2 (ja) 半導体装置
JP2012114455A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20171116

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180907