JP6451747B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6451747B2
JP6451747B2 JP2016561498A JP2016561498A JP6451747B2 JP 6451747 B2 JP6451747 B2 JP 6451747B2 JP 2016561498 A JP2016561498 A JP 2016561498A JP 2016561498 A JP2016561498 A JP 2016561498A JP 6451747 B2 JP6451747 B2 JP 6451747B2
Authority
JP
Japan
Prior art keywords
main terminal
semiconductor chip
semiconductor
extending
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016561498A
Other languages
English (en)
Other versions
JPWO2016084622A1 (ja
Inventor
伸 征矢野
伸 征矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2016084622A1 publication Critical patent/JPWO2016084622A1/ja
Application granted granted Critical
Publication of JP6451747B2 publication Critical patent/JP6451747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14253—Digital-to-analog converter [DAC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体装置、特にパワー半導体素子が搭載された半導体装置に関する。
半導体装置として、１又は２以上のパワー半導体素子（半導体チップ）をケース内に内蔵し、ケース内が封止材で封止されたパワー半導体モジュールが知られている。インバータ回路等に用いられるパワー半導体モジュールは、半導体素子として、例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等のスイッチング素子と、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）等の受動素子が用いられる。
従来のパワー半導体モジュールの一例を図１１に示す。
パワー半導体素子は、シリコン又は炭化珪素（ＳｉＣ）よりなる半導体チップ１０５として、絶縁基板１０６の回路板１０６ｃ上に搭載され、はんだ等により接合されている。絶縁基板１０６の回路板１０６ｃは、電気回路を構成する配線のパターンが形成されている。そしてパワー半導体モジュール１００の半導体チップ１０５の上面に形成された電極と回路板１０６ｃとがアルミニウム製のボンディングワイヤ１０７を用いて電気的に接続され、また、端子１４１、１４２、１４３と回路板１０６ｃとが、溶接又ははんだにより接合されている。ボンディングワイヤ１０７の代わりに、銅製のリード（導電板）を用いて電気的に接続されることもある。
絶縁基板に複数のパワー半導体チップを搭載して電気回路を構成した場合は、絶縁回路の回路板の配線パターンが複雑化し易い。また、パワー半導体チップの上面に形成された電極と回路板等との電気的に接続するボンディングワイヤの数が増えるので、ボンディング作業に要する時間が大きくなり、また配線領域の面積が増大するのでパワー半導体モジュールが大型化するおそれがある。
パワー半導体モジュールの小型化のために、外部端子の一端側がケース外側に露出する一方で他端側がケース内でパワー半導体チップが搭載される回路パターンとは別の回路パターンに接合されるとともに、ボンディングワイヤを介してパワー半導体チップと接続配線されている電力用半導体装置がある（特許文献１）。
また、絶縁層を介して複数の主端子を樹脂により一体化した樹脂ブロックが、ケース内で放熱板を二分するように放熱板上に設けられ、パワー半導体チップが、当該樹脂ブロックの主端子にボンディングワイヤによって接続された電力用半導体装置がある（特許文献２）。
更に、複数の電極導出端子が端子保持樹脂により保持され、当該端子保持樹脂が樹脂ケース内で樹脂ケースの一辺中央部からその対辺中央部にわたるように配置された第１渡り部と当該第１渡り部の中央部から両側に延設された第２渡り部とを有し、第１渡り部及び第２渡り部により四分割された樹脂ケース内の空間の各々に半導体スイッチング素子が接合され、第１の電極導出端子が、半導体スイッチング素子が接合された配線パターンとワイヤボンディングされ、第２の電極導出端子が、半導体スイッチング素子の表面に形成され電極とワイヤボンディングされたパワー半導体モジュールがある（特許文献３）。
特開２００２−２９９５５２号公報 特開２００４−１５３２４３号公報 特開２０１３−１３１５９０号公報
特許文献１〜３に記載された技術は、パワー半導体モジュールの小型化等に役立つ。しかし、より複雑な電気回路を構成するパワー半導体モジュール、例えばインバータを構成する上アーム及び下アームを含むパワー半導体モジュールの場合には、なお改良の余地があった。
そこで本発明は、複雑な電気回路を構成するパワー半導体モジュール内の回路配線を改良して小型化等を図ることができる半導体装置を提供することを目的とする。
上記目的を達成するために以下のような半導体装置が提供される。
本発明の実施態様に係る半導体装置は、ベース板の一端から他端に向けて該ベース板上に延在する複数の主端子と、該主端子の一方の側方に並べて配置され、該ベース板上に搭載された高電位側の半導体チップ群と、該主端子の他方の側方に並べて配置され、該ベース板上に搭載された低電位側の半導体チップ群と、を備えている。一つの主端子が、該主端子の延在方向と直交する方向でかつ、該主端子の両側方のうちのいずれかへの延出部分を有し、該延出部分に対して、高電位側の半導体チップ群及び該低電位側の半導体チップ群のいずれかにおける隣り合う二個の同種の半導体チップが、線対称に配置されている。また、一つの主端子の延出部分が、前記隣り合う二個の半導体チップに電気的に接続されていると共に、該主端子が、該延出部分を有する側とは反対側に配置された半導体チップ群の半導体チップのおもて面に形成された電極とボンディングワイヤ又はリードにより接続され、該ボンディングワイヤ又はリードが前記延出部分を有する側とは反対側の延出方向で線対称に配置されている。
本発明によれば、複雑な電気回路を構成するパワー半導体モジュール内の回路配線を改良して小型化等を図ることができる
図１は、本発明の実施形態１のパワー半導体モジュールの平面図である。 図２は、図１のパワー半導体モジュールの斜視図である。 図３は、図１のパワー半導体モジュールの内部構造を示す斜視図である。 図４は、図１のパワー半導体モジュールの電気回路図である。 図５は、図１のパワー半導体モジュールのベース板の反りの模式図である。 図６は、従来のパワー半導体モジュールのベース板の反りの模式図である。 図７は、図１のパワー半導体モジュールの製造方法の説明図である。 図８は、本発明の実施形態２のパワー半導体モジュールの斜視図である。 図９は、図８のパワー半導体モジュールの内部構造を示す斜視図である。 図１０は、図８のパワー半導体モジュールの内部構造を示す斜視図である。 図１１は、従来のパワー半導体モジュールの平面図である。
本発明のパワー半導体モジュール（半導体装置）の実施形態を、図面を用いて具体的に説明する。
（実施形態１）
図１に本発明の実施形態１の半導体装置であるパワー半導体モジュール１の平面図を、図２に図１のパワー半導体モジュール１の斜視図を示す。図１及び図２のパワー半導体モジュール１は、金属製のベース板２を備えている。なお、以下の説明において、垂直方向とは、ベース板２のおもて面（主面）に対して垂直な方向を指し、水平方向とは、ベース板２のおもて面（主面）に対して平行な方向を指す。
ベース板２は四角形の平面形状を有している。ベース板２上に樹脂ケース３を備えている。樹脂ケース３は、平面図で見てベース板２とほぼ同じ大きさを有し、概略直方体で中空の形状を有している。樹脂ケース３は、平面図で見て略四角形の開口を有している。樹脂ケース３は、ベース板２の周縁にて接着剤（図示せず）により固定されている。
樹脂ケース３に第１の主端子４１、第２の主端子４２及び第３の主端子４３がインサート成形により一体的に取り付けられている。第１の主端子４１は、インバータ回路を構成する一相における中間端子に対応する。第２の主端子４２は、インバータ回路を構成する一相におけるＰ端子に対応する。第３の主端子４３は、インバータ回路を構成する一相におけるＮ端子に対応する。
図３に、パワー半導体モジュール１における樹脂ケース３を除外した内部構造を斜視図で示す。
第１の主端子４１は、一端側が樹脂ケース３の上面で露出し、他端側が樹脂ケース３の中空空間内で樹脂ケースの開口の一辺から対向する他辺に向かって延在して樹脂ケースの開口を二分するような位置に設けられている。第２の主端子４２及び第３の主端子４３は、第１の主端子４１の一端側が露出している側に対向する側の樹脂ケース３の上面で露出し、他端側が樹脂ケース３の中空空間内で樹脂ケースの開口の一辺から対向する他辺に向かって延在して樹脂ケースの開口を二分するような位置に設けられている。
第１の主端子４１と第２の主端子４２とは、間隔を空けてベース板２のおもて面から同一垂線上に位置するように設けられている。換言すれば、第１の主端子４１と第２の主端子４２とは、樹脂ケース３の中空空間内で間隔を空けて垂直方向に部分的に重なるように設けられている。この第１の主端子４１と第２の主端子４２との間及び第２の主端子４２とベース板２との間には、絶縁樹脂よりなる絶縁板又は樹脂ケース３の梁３ａが設けられていて、第１の主端子４１にワイヤボンディングするのを容易にしている。また、樹脂ケース３に梁３ａが設けられていることは、パワー半導体モジュール１の反りを抑制するのに有効である。
第２の主端子４２と第３の主端子４３とは、樹脂ケース３の中空空間内で水平方向に隣り合うように設けられている。
第１の主端子４１、第２の主端子４２及び第３の主端子４３によって二分された樹脂ケース３の中空空間のうちの一方に、二個の半導体チップ５１及び半導体チップ５２が、第１の主端子４１の延在方向に沿って並べて設けられていて、他方に二個の半導体チップ５３及び半導体チップ５４が、第１の主端子４１の延在方向に沿って並べて設けられている。
本実施形態において、半導体チップ５１〜５４は、いずれもＩＧＢＴとＦＷＤとを１チップ化した逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）である。そして、第１の主端子４１の一方の側方に並べて配置された半導体チップ５１及び半導体チップ５２は、電気的に並列に接続される。半導体チップ５１及び半導体チップ５２は高電位側の半導体チップ群Ｕに相当する。半導体チップ群Ｕはインバータ回路を構成する一相における上アームを構成する。また、第１の主端子４１の他方の側方に並べて配置された半導体チップ５３及び半導体チップ５４は、電気的に並列に接続される。半導体チップ５３及び半導体チップ５４は低電位側の半導体チップ群Ｌに相当する。半導体チップ群Ｌはインバータ回路を構成する一相における下アームを構成する。
つまり、本実施形態においては、樹脂ケース３の中空空間内において、第１の主端子４１、第２の主端子４２及び第３の主端子４３を間に挟むように、高電位側の半導体チップ群Ｕと低電位側の半導体チップ群Ｌとが配置されている。
高電位側の半導体チップ群Ｕを構成する半導体チップ５１及び半導体チップ５２は、図１〜図３に示した例では、それぞれ別個の絶縁基板６上に搭載されている。また、低電位側の半導体チップ群Ｌを構成する半導体チップ５３及び半導体チップ５４は、図１〜図３に示した例では、それぞれ別個の絶縁基板６上に搭載されている。これらの絶縁基板６は、ベース板２に対向してはんだ等の接合材により接合される金属板６ａと、絶縁材、例えば絶縁セラミックスや絶縁樹脂よりなる絶縁板６ｂと、絶縁板６ｂ上で配線パターンが形成されている回路板６ｃとを順次に積層されてなる。
第１の主端子４１は、低電位側の半導体チップ群Ｌに向けて、当該第１の主端子４１本体の前述した延在方向とは直交する方向に延びる延出部分４１ａを有している。延出部分４１ａとベース板２との間には、樹脂ケース３の梁部分３ｂがＴ字状に設けられている。
この延出部分４１ａは、低電位側の半導体チップ群Ｌの半導体チップ５３及び半導体チップ５４の間に位置するように延びていて、半導体チップ５３及び半導体チップ５４と電気的に接続している。より具体的には延出部分４１ａが、半導体チップ５３が搭載された絶縁基板６の回路板６ｃ及び半導体チップ５４が搭載された絶縁基板６の回路板６ｃのそれぞれと、機械的に接続されることにより電気的に接続されている。この機械的な接続は、例えば超音波接合やレーザ溶接などを用いた溶接、又ははんだ等の接合材を用いた接合による。
つまり半導体チップ５３及び半導体チップ５４は、第１の主端子４１の延出部分４１ａに対して線対称に配置されている。ここにいう「線対称」とは、延出部分４１ａを挟むように半導体チップ５３が延出部分４１ａの一方の側方に、半導体チップ５４が延出部分４１ａの他方の側方に、それぞれに位置していることを意味する。数学的に厳密な意味で延出部分４１ａに対して半導体チップ５３及び半導体チップ５４が等間隔で位置することを意味しない。半導体チップの大小や半導体チップの取り付け精度等によって等間隔で位置しない場合も含む。具体的に例えば３ｍｍ程度の間隔の相違を許容できる。
第１の主端子４１と、高電位側の半導体チップ群Ｕの半導体チップ５１のおもて面に設けられたエミッタ電極及びアノード電極とが、ボンディングワイヤ７１により接続されている。同様に、第１の主電極と、半導体チップ５２のおもて面に設けられたエミッタ電極及びアノード電極とが、ボンディングワイヤ７２により接続されている。このボンディングワイヤ７１及びボンディングワイヤ７２は、第１の主端子４１の延出部分４１ａの延出方向とは反対側にある高電位側の半導体チップ群Ｕに向けて延びている。ボンディングワイヤ７１及びボンディングワイヤ７２は、延出部分４１ａが仮想的に高電位側の半導体チップ群Ｕに向けて延びたときのその延出部分に対して線対称に配置されている。ここにいう「線対称」とは、仮想的な延出部分（の中心線）を挟むようにボンディングワイヤ７１及びボンディングワイヤ７２が位置していることを意味する。数学的に厳密な意味で延出部分に対してボンディングワイヤ７１及びボンディングワイヤ７２が等間隔で位置することを意味しない。半導体チップの大小や半導体チップの取り付け精度等によって等間隔で位置しない場合も含む。具体的に例えば３ｍｍ程度の間隔の相違を許容できる。
第２の主端子４２は、第１の主端子４１よりも垂直方向でベース板２寄りに設けられている。換言すれば第２の主端子４２は、ベース板２のおもて面からの高さが第１の主端子４１よりも低い位置に設けられている。第２の主端子４２は、高電位側の半導体チップ群Ｕに向けて、当該第２の主端子４２本体の前述した延在方向とは直交する方向に延びる延出部分４２ａを有している。ここの延出部分４２ａは、高電位側の半導体チップ群Ｕの半導体チップ５１及び半導体チップ５２の間に位置するように延びていて、半導体チップ５１及び半導体チップ５２と電気的に接続している。より具体的には延出部分４２ａが、半導体チップ５１が搭載された絶縁基板６の回路板６ｃ及び半導体チップ５２が搭載された絶縁基板６の回路板６ｃのそれぞれと、機械的に接続されることにより電気的に接続されている。この機械的な接続は、例えば超音波接合やレーザ溶接などを用いた溶接、又ははんだ等の接合材を用いた接合による。
この延出部分４２ａは、好ましくは第１の主端子４１の延出部分４１ａと図１の平面図で同一直線Ｌ１上に位置している。延出部分４１ａの中心線と延出部分４２ａの中心線が、パワー半導体モジュール１を平面視した際、ほぼ一致している。
半導体チップ５１及び半導体チップ５２は、第２の主端子４２の延出部分４２ａに対して線対称に配置されている。ここにいう「線対称」とは、延出部分４２ａを挟むように半導体チップ５１が延出部分４２ａの一方の側方に、半導体チップ５２が延出部分４２ａの他方の側方に、それぞれに位置していることを意味する。数学的に厳密な意味で延出部分４２ａに対して半導体チップ５１及び半導体チップ５２が等間隔で位置することを意味しない。半導体チップの大小や半導体チップの取り付け精度等によって等間隔で位置しない場合も含む。具体的に例えば３ｍｍ程度の間隔の相違を許容できる。
第２の主端子４２と水平方向に並べて設けられた第３の主端子４３と、低電位側の半導体チップ群Ｌの半導体チップ５３のおもて面に設けられたエミッタ電極及びアノード電極とが、ボンディングワイヤ７３により接続されている。同様に、第３の主端子４３と、半導体チップ５４のおもて面に設けられたエミッタ電極及びアノード電極とが、ボンディングワイヤ７４により接続されている。
第３の主端子４３に接続されているボンディングワイヤ７３及びボンディングワイヤ７４は、低電位側の半導体チップ群Ｌに向けて延びている。ボンディングワイヤ７３及びボンディングワイヤ７４は、第１の主端子４１の延出部分４１ａに対して線対称に配置されている。ここにいう「線対称」とは、延出部分４１ａを挟むようにボンディングワイヤ７３及びボンディングワイヤ７４が位置していることを意味する。数学的に厳密な意味で延出部分に対してボンディングワイヤ７３及びボンディングワイヤ７４が等間隔で位置することを意味しない。半導体チップの大小や半導体チップの取り付け精度等によって等間隔で位置しない場合も含む。具体的に例えば３ｍｍ程度の間隔の相違を許容できる。
また、図２に示すように、樹脂ケース３に取り付けられた制御端子８１が、半導体チップ５１のおもて面に形成されたゲート電極とボンディングワイヤ７５により接続されている。同様に、制御端子８２が、半導体チップ５２のおもて面に形成されたゲート電極とボンディングワイヤ７６により接続されている。また、制御端子８３が、半導体チップ５３のおもて面に形成されたゲート電極とボンディングワイヤ７７により接続されている。更に、制御端子８４が、半導体チップ５４のおもて面に形成されたゲート電極とボンディングワイヤ７８により接続されている。
樹脂ケース３の中空空間内に収容された第１の主端子４１、第２の主端子４２、第３の主端子４３、半導体チップ５１、５２、５３、５４、絶縁基板６の回路板６ｃ、ボンディングワイヤ７１、７２、７３、７４、７５、７６、７７、７８は、樹脂ケース３の開口から注入された封止材、例えばエポキシ樹脂やシリコーンゲルにより絶縁される。図１〜３においては、本発明の理解を容易にするために封止材を図示していない。
図１及び図２に示したパワー半導体モジュール１の電気回路を図４に示す。高電位側の半導体チップ群Ｕの半導体チップ５１及び５２が上アームを構成し、低電位側の半導体チップ群Ｌの半導体チップ５３及び５４が下アームを構成している。
本実施形態のパワー半導体モジュール１は、樹脂ケース３の中空空間を二分する第１の主端子４１を挟むように高電位側の半導体チップ群Ｕと低電位側の半導体チップ群Ｌとが配置されている。また、高電位側の半導体チップ群Ｕを構成する複数の半導体チップ５１及び半導体チップ５２が、第１の主端子４１の延在方向に沿って並べて配置されている。さらに、低電位側の半導体チップ群Ｌを構成する複数の半導体チップ５３及び半導体チップ５４が、第１の主端子４１の延在方向に沿って並べて配置されている。さらにまた、第１の主端子４１の延出部分４１ａが、低電位側の半導体チップ群Ｌの隣り合う二個の半導体チップ５３及び半導体チップ５４を挟むように配置されている。以上のことから、樹脂ケース３の中空空間内における配線がシンプルな構成となっている。したがって、複雑な配線であった従来のパワー半導体モジュール１００に比べて小型化することができ、また、配線インダクタンスを低減することができる。
また、本実施形態のパワー半導体モジュール１は、第１の主端子４１の延出部分４１ａに対して半導体チップ５３及び半導体チップ５４が線対称に配置されていることから、半導体チップ５３及び半導体チップ５４の配線長さが均等であり、よって、半導体チップ５３及び半導体チップ５４のスイッチング動作の同時性が向上する。更に、延出部分４１ａが仮想的に高電位側の半導体チップ群Ｕに向けて延びたときのその延出部分に対してボンディングワイヤ７１及びボンディングワイヤ７２が線対称に配置されていることから、半導体チップ５１及び半導体チップ５２の配線長さが均等であり、よって、半導体チップ５１及び半導体チップ５２のスイッチング動作の同時性が向上する。
更に、本実施形態のパワー半導体モジュール１は、樹脂ケース３の中空空間内において四個の半導体チップ５１、５２、５３及び５４が、互いに均等な距離を空けて配置されていることから、ベース板２を通した各半導体チップの放熱及び主端子又はボンディングワイヤを通した各半導体チップの放熱を良好にすることができる。
また更に、本実施形態のパワー半導体モジュール１は、第１の主端子４１により二分された樹脂ケース３の内部空間に対応させて、高電位の半導体チップ群Ｕと低電電位側の半導体チップ群Ｌとで別個の絶縁基板６を用いることができる。このことにより従来のパワー半導体モジュール１００のように、樹脂ケース３の開口の大きさとほぼ同じ大きさの絶縁基板を用いた場合に比べて、熱応力によりベース板２に反りが生じることを抑制することができ、ひいては冷却効果を高めてパワー半導体モジュール１の信頼性を高めることができる。また、絶縁基板６のコストを低減することができる。
特に高電位側の半導体チップ群Ｕを構成する半導体チップ５１と半導体チップ５２とで別個の絶縁基板６を用い、低電位側の半導体チップ群Ｌを構成する半導体チップ５３と半導体チップ５４とで別個の絶縁基板６を用いることにより、ひときわ熱応力によりベース板２に反りが生じることを抑制することができる。また、この場合に各絶縁基板６は、同一の配線パターンが形成されているので、絶縁基板６の共通化を図ることができ、ひいては絶縁基板６のコストを低減することができる。
図５に本実施形態のパワー半導体モジュール１のベース板２の反りＷ１を模式的に示す。図５（ａ）は平面図、図５（ｂ）は正面図、図５（ｃ）は側面図である。比較のために図６に従来のパワー半導体モジュール１００のベース板１０２の反りＷ０を模式的に示す。図６（ａ）は平面図、図６（ｂ）は正面図、図６（ｃ）は側面図である。図５と図６との対比により、本実施形態のパワー半導体モジュール１のベース板２は、半導体チップ５１、半導体チップ５２、半導体チップ５３、半導体チップ５４でそれぞれ別個の絶縁基板６を用いていることから、従来のパワー半導体モジュール１００に比べてベース板２の反りを抑制することができる。
更に、本実施形態のパワー半導体モジュール１は、第１の主端子４１と第２の主端子４２とが垂直方向に部分的に重なるように設けられているので、配線領域の面積の増大を抑制することができる。また、第１の主端子４１と第２の主端子４２とが絶縁性の樹脂板等を挟んで平行に近接することにより、相互インダクタンスを低減することができる。
また、第１の主端子４１の延出部分４１ａと第２の主端子の延出部分４２ａとが同一直線上に位置することにより、第１の主端子４１の延出部分４１ａに対して半導体チップ５３及び半導体チップ５４が線対称に配置され、また、第２の主端子４２の延出部分４２ａに対して半導体チップ５１及び半導体チップ５２が線対称に配置されるから、四個の半導体チップを樹脂ケース３の中空空間内で、より均等に配置することができる。
第１の主端子４１の延出部分４１ａは、第１の主端子４１の本体部分４１ｂと接続する基部４１ｃの幅よりも先端部４１ｄの幅が狭い形状を有していることが好ましい。延出部分４１ａの先端部４１ｄは櫛形を有し、ベース板２の主面から高い位置にある第１の主端子４１から櫛形の部分を絶縁基板６に向けて折り曲げて接続している。基部４１ｃの幅よりも先端部４１ｄの幅が狭い形状を有していることにより、折り曲げ加工をするのが容易である。
第２の主端子４２の延出部分４２ａは、第１の主端子４１の延出部分４１ａと同様に、第２の主端子４２の本体部分４２ｂと接続する基部４２ｃの幅よりも先端部４２ｄの幅が狭い形状を有していることが好ましい。このことにより、延出部分４２ａの先端部４２ｄの櫛形を折り曲げ加工するのが容易である。
第２の主端子４２の延出部分４２ａは、第１の主端子４１よりもベース板２のおもて面からの高さが低い位置に設けられている。かつ、第２の主端子４２の延出部分４２ａの基部４２ｃに、ベース板２のおもて面から離れる方向に延びる立ち上がり部４２ｅを有している（図３参照）。延出部分４２ａに、立ち上がり部４２ｅを有することにより、第１の主端子４１の延出部分４１ａとほぼ同じ高さから延出部分４２ａの先端部４２ｄの櫛形の部分を絶縁基板６に向けて折り曲げて接合することができる。これにより、接合の信頼性を高めることができる。
第３の主端子４３は、第２の主端子４２と水平方向に並べて近接して設けられていることから、相互インダクタンスを低減することができる。
第３の主端子４３に接続されているボンディングワイヤ７３及びボンディングワイヤ７４は、第１の主端子４１の延出部分４１ａに対して線対称に配置されていることが好ましい。これにより、半導体チップ５３及び半導体チップ５４の配線長さが均等であり、よって、半導体チップ５３及び半導体チップ５４のスイッチング動作の同時性が向上する。
図示した本実施形態のパワー半導体モジュール１においては半導体チップ５１、５２、５３及び５４は、ＲＣ−ＩＧＢＴを用いているが、ＩＧＢＴチップとＦＷＤチップとを別個に備える構成とすることもできる。また、ＩＧＢＴチップに限られず、スイッチング素子として公知のＭＯＳＦＥＴチップ等を用いることもできる。
また、図示した本実施形態のパワー半導体モジュール１においては、高電位側の半導体チップ群Ｕに二個の半導体チップ５１及び半導体チップ５２が設けられ、低電位側の半導体チップ群Ｌに二個の半導体チップ５３及び半導体チップ５４が設けられた構成を備えているが、高電位側の半導体チップ群Ｕ及び低電位側の半導体チップ群Ｌにおける半導体チップの個数は二個に限られない。もっとも高電位側の半導体チップ群Ｕの半導体チップの個数と低電位側の半導体チップ群Ｌの半導体チップの個数は同数とするのが好ましい。例えば、高電位側の半導体チップ群Ｕ及び低電位側の半導体チップ群Ｌの半導体チップの個数がそれぞれ三個の場合には、第１の主端子４１の延出部分４１ａは、低電位側の半導体チップ群Ｌで隣り合う半導体チップの間に位置するように、第１の主端子４１に合計二か所で設けられる。また、第２の主端子４２の延出部分４２ａは、高電位側の半導体チップ群Ｕで隣り合う半導体チップの間に位置するように、第２の主端子４２に合計二か所で設けられる。
次に本実施形態のパワー半導体モジュール１の製造方法の一例について説明する。
図７（ａ）に示すように樹脂ケース３と主端子４１、４２、４３及び制御端子８１、８２、８３、８４を、インサート成形により一体的に成形しておく。
図７（ｂ）に示すように絶縁基板６に半導体チップ５１、５２、５３及び５４をはんだ等により接合し、その絶縁基板６をベース板２にはんだ等により接合する。
インサート成形された樹脂ケース３と、絶縁基板６が接合されたベース板２とを接着剤により固定する。
半導体チップ５１、５２のエミッタ電極及びアノード電極と第１の主端子４１とをボンディングワイヤ７１、７２で接続する。第１の主端子４１の延出部分４１ａの先端部４１ｄと半導体チップ５３、５４が搭載された各絶縁基板６の回路板とを接合する。第２の主端子４２の延出部分４２ａの先端部４２ｄと半導体チップ５１、５２が搭載された各絶縁基板６の回路板６ｃとを接合する。半導体チップ５３、５４のエミッタ電極及びアノード電極と第３の主端子４３とをボンディングワイヤ７３、７４で接続する。
半導体チップ５１のゲート電極と制御端子８１とをボンディングワイヤ７５で接続する。半導体チップ５２のゲート電極と制御端子８２とをボンディングワイヤ７６で接続する。半導体チップ５３のゲート電極と制御端子８３とをボンディングワイヤ７７で接続する。半導体チップ５４のゲート電極と制御端子８４とをボンディングワイヤ７８で接続する。
以上の工程を経て、図１及び図２に示したパワー半導体モジュール１が得られる。
（実施形態２）
次に本発明のパワー半導体モジュールの実施形態２を図８〜図１０を用いて説明する。図８は本実施形態のパワー半導体モジュール１０の斜視図である。図９は、図８の樹脂ケース３を除いた内部構造の斜視図である。図１０は、図９の第１の主端子を更に除いた内部構造の斜視図である。なお、図８〜１０において図１〜３と同一の部材について同一の符号を付している。したがって、本実施形態のパワー半導体モジュールの部材に関し、以下の説明では図１〜３を用いて既に説明したのと重複する説明は省略する。
本実施形態のパワー半導体モジュール１０は、図１に示した実施形態１のパワー半導体モジュールに用いられたボンディングワイヤ７１、７２の代わりに、リードを用いて第１の主端子４１と、半導体チップ５１及び半導体チップ５２のおもて面に形成された電極とを電気的に接続している。また、図１に示した実施形態１のパワー半導体モジュールに用いられたボンディングワイヤ７３、７４の代わりに、リードを用いて第３の主端子４３と半導体チップ５３及び半導体チップ５４のおもて面に形成された電極とを電気的に接続している。なお、図８〜１０において当該リードは第１の主端子４１又は第３の主端子４３と一体化されている。その結果、リードは第１の主端子４１の第２の延出部分４１ｆ、４２ｆ、第３の主端子４３の延出部分４３ｆ、４４ｆになっている。本実施形態では、半導体チップ上面への放熱性と組み立ての容易性の観点から、第１の主端子４１の第２の延出部分４１ｆと半導体チップ５１との間に銅ブロック４１ｇを、第２の延出部分４２ｆと半導体チップ５２との間に銅ブロック４２ｇをそれぞれ介在させている。第２の延出部分４１ｆ、４２ｆと銅ブロック４１ｇ、４２ｇとはレーザ溶接により接合するのが好ましい。また、銅ブロック４１ｇ、４２ｇと半導体チップ５１，５２とははんだ等の接合材により接合するのが好ましい。同様に、半導体チップ上面への放熱性と組み立ての容易性の観点から、第３の主端子４３の延出部分４３ｆと半導体チップ５３との間に銅ブロック４３ｇを、延出部分４４ｆと半導体チップ５４との間に銅ブロック４４ｇをそれぞれ介在させている。延出部分４３ｆ、４４ｆと銅ブロック４３ｇ、４４ｇとはレーザ溶接により接合するのが好ましい。また、銅ブロック４３ｇ、４４ｇと半導体チップ５３，５４とははんだ等の接合材により接合するのが好ましい。
本実施形態のパワー半導体モジュール１０においても実施形態１のパワー半導体モジュール１と同様の効果を有している。また、ボンディングワイヤの代わりに、リードを用いることにより、パワー半導体モジュール１０の高さを低くすることができる。
以上、本発明の半導体装置を、各実施形態及び図面を用いて説明したが、本発明の半導体装置は、各実施形態及び図面の記載に限定されることなく、本発明の趣旨を逸脱しない範囲で幾多の変形が可能である。
１、１０ パワー半導体モジュール（半導体装置）
２ ベース板
３ 樹脂ケース
４１ 第１の主端子（一つの主端子）
４２ 第２の主端子（別の主端子）
４３ 第３の主端子（異なる主端子）
５１、５２、５３、５４ 半導体チップ（半導体素子）
６ 絶縁基板
６ｃ 回路板
７１、７２、７３、７４ ボンディングワイヤ
８１、８２、８３、８４ 制御端子

Claims (28)

  1. ベース板の一端から他端に向けて該ベース板上に延在する複数の主端子と、
    該主端子の一方の側方に並べて配置され、該ベース板上に搭載された高電位側の半導体チップ群と、
    該主端子の他方の側方に並べて配置され、該ベース板上に搭載された低電位側の半導体チップ群と、
    を備え、
    一つの主端子が、該主端子の延在方向と直交する方向でかつ、該主端子の両側方のうちのいずれかへの延出部分を有し、該延出部分に対して、高電位側の半導体チップ群及び該低電位側の半導体チップ群のいずれかにおける隣り合う二個の同種の半導体チップが、線対称に配置されていて、
    前記一つの主端子の延出部分が、前記隣り合う二個の半導体チップに電気的に接続されていると共に、該主端子が、該延出部分を有する側とは反対側に配置された半導体チップ群の半導体チップのおもて面に形成された電極とボンディングワイヤ又はリードにより接続され、該ボンディングワイヤ又はリードが前記延出部分を有する側とは反対側の延出方向で線対称に配置されていることを特徴とする半導体装置。
  2. 前記一つの主端子の延出部分が、基部の幅よりも先端部の幅が狭い形状を有する請求項１記載の半導体装置。
  3. 請求項２記載の線対称が、前記一つの主端子とは別の主端子が、該主端子の延在方向と直交する方向でかつ、前記一つの主端子とは反対側への延出部分を有し、該延出部分に対して、高電位側の半導体チップ群及び該低電位側の半導体チップ群のいずれかにおける隣り合う二個の半導体チップの線対称であることを含む請求項１記載の半導体装置。
  4. 前記半導体チップ群が回路板を介して絶縁基板に搭載され、前記主端子の延出部分が、前記隣り合う二個の半導体チップを搭載する絶縁基板のおもて面に形成されている回路板と接合されている請求項１または３記載の半導体装置。
  5. 前記別の主端子の延出部分が、基部の幅よりも先端部の幅が狭い形状を有する請求項３記載の半導体装置。
  6. 前記一つの主端子の延出部分と前記別の主端子の延出部分とが、同一直線上に位置する請求項３記載の半導体装置。
  7. 前記一つの主端子と前記別の主端子とが、前記ベース板のおもて面から同一垂線上に位置する請求項３記載の半導体装置。
  8. 前記一つの主端子と前記別の主端子の間に絶縁板を有する請求項７記載の半導体装置。
  9. 前記別の主端子が、前記一つの主端子よりも前記ベース板のおもて面からの高さが低い位置に設けられ、かつ、前記別の主端子の前記延出部分の基部に、ベース板のおもて面から離れる方向に延びる立ち上がり部を有する請求項７記載の半導体装置。
  10. 前記一つの主端子及び前記別の主端子とは異なる主端子を更に備え、該異なる主端子が、前記一つの主端子の延出部分を有する側と同じ側に配置された半導体チップ群の半導体チップのおもて面に形成された電極とボンディングワイヤ又はリードにより接続されている請求項３記載の半導体装置。
  11. ベース板の一端から他端に向けて該ベース板のおもて面上に延在する第１の主端子および第２の主端子と、
    該第１の主端子の一方の側方に並べて配置され、該ベース板上に搭載された高電位側の第１半導体チップおよび第２半導体チップと、
    該第１の主端子の他方の側方に並べて配置され、該ベース板上に搭載された低電位側の第３半導体チップおよび第４半導体チップと、
    を備え、
    前記第１の主端子が、前記ベース板の一端から他端に向けて延在する第１本体部分と、前記第１本体部分と直交する第１延出部分とを有し、
    前記第２の主端子が、前記ベース板の一端から他端に向けて延在する第２本体部分を有し、
    前記第３半導体チップおよび第４半導体チップが、前記第１延出部分を挟むように配置されていて、
    前記第１延出部分が、前記第３半導体チップおよび第４半導体チップに電気的に接続されていると共に、該第１の主端子が、該第１延出部分を有する側とは反対側に配置された前記第１半導体チップおよび第２半導体チップのおもて面に形成された電極とボンディングワイヤ又はリードにより接続され、該ボンディングワイヤ又はリードが前記第１延出部分とは反対側の延出方向で線対称に配置されていることを特徴とする半導体装置。
  12. 前記第１延出部分が、第１本体部分と接続する基部と、先端部とを備え、
    前記基部の幅よりも前記先端部の幅が狭い形状を有する請求項１１記載の半導体装置。
  13. 前記第２の主端子が、前記第２本体部分と直交し、前記第１延出部分に対し反対側へ延出する第２延出部分を有し、
    前記ボンディングワイヤ又はリードに加え、さらに前記第１半導体チップおよび第２半導体チップが該第２延出部分を挟むように配置されている請求項１１記載の半導体装置。
  14. おもて面に複数の回路板が形成された絶縁基板を備え、
    前記第１半導体チップ、第２半導体チップ、第３半導体チップおよび第４半導体チップがそれぞれ前記回路板を介して前記絶縁基板に搭載され、前記第１延出部分が、前記第３半導体チップおよび第４半導体チップを搭載する前記回路板と接合されている請求項１１または１３記載の半導体装置。
  15. 前記第２延出部分が、基部の幅よりも先端部の幅が狭い形状を有する請求項１３記載の半導体装置。
  16. 前記第１延出部分と前記第２延出部分とが、同一直線上に位置する請求項１３記載の半導体装置。
  17. 前記第１の主端子と前記第２の主端子とが、前記ベース板のおもて面に垂直な方向において間隔を空けて部分的に重なるように設けられている請求項１１記載の半導体装置。
  18. さらに、第３の主端子を更に備え、前記第１の主端子と前記第３の主端子とが、前記ベース板のおもて面に垂直な方向において部分的に重なるように設けられている請求項１７記載の半導体装置。
  19. 前記第１の主端子と前記第２の主端子とが、前記ベース板のおもて面から同一垂線上に位置する請求項１３記載の半導体装置。
  20. 前記第１の主端子と前記第２の主端子の間に絶縁板を有する請求項１９記載の半導体装置。
  21. 前記第２の主端子が、前記第１の主端子よりも前記ベース板のおもて面からの高さが低い位置に設けられ、かつ、前記第２延出部分の基部に、前記ベース板のおもて面から離れる方向に延びる立ち上がり部を有する請求項１９記載の半導体装置。
  22. 第３の主端子を更に備え、該第３の主端子が、前記第１延出部分を有する側と同じ側に配置された前記第３半導体チップおよび第４半導体チップのおもて面に形成された電極とボンディングワイヤ又はリードにより接続されている請求項１３記載の半導体装置。
  23. 前記第１半導体チップ、第２半導体チップ、第３半導体チップおよび第４半導体チップが同じ形状である請求項１１記載の半導体装置。
  24. 前記第１半導体チップ、第２半導体チップ、第３半導体チップおよび第４半導体チップがＲＣ−ＩＧＢＴである請求項２３記載の半導体装置。
  25. 前記ベース板に第１絶縁基板、第２絶縁基板、第３絶縁基板および第４絶縁基板が設けられ、前記第１絶縁基板に前記第１半導体チップが、前記第２絶縁基板に前記第２半導体チップが、前記第３絶縁基板に前記第３半導体チップが、前記第４絶縁基板に前記第４半導体チップが、それぞれ搭載されている請求項１１記載の半導体装置。
  26. 前記第１絶縁基板、第２絶縁基板、第３絶縁基板および第４絶縁基板が、同一の配線パターンが形成された回路板を備える請求項２５記載の半導体装置。
  27. 前記第２の主端子が、前記第２本体部分と直交し、前記第１延出部分に対し反対側へ延出する第２延出部分を備え、
    前記第１絶縁基板の回路板および前記第２絶縁基板の回路板に前記第２延出部分が機械的に接続され、前記第３絶縁基板の回路板および前記第４絶縁基板の回路板に前記第１延出部分が機械的に接続されている、請求項２５または２６記載の半導体装置。
  28. ベース板の一端から他端に向けて該ベース板のおもて面上に延在する第１の主端子および第２の主端子と、
    該第１の主端子の一方の側方に並べて配置され、該ベース板上に搭載された高電位側の第１半導体チップおよび第２半導体チップと、
    該第１の主端子の他方の側方に並べて配置され、該ベース板上に搭載された低電位側の第３半導体チップおよび第４半導体チップと、
    を備え、
    前記第１の主端子が、前記ベース板の一端から他端に向けて延在する第１本体部分を有し、
    前記第２の主端子が、前記ベース板の一端から他端に向けて延在する第２本体部分と、前記第２本体部分と直交する延出部分とを有し、
    前記第１半導体チップおよび第２半導体チップが、前記延出部分を挟むように配置されていて、
    前記第１の主端子が、前記第１本体部分と直交する第１延出部分を有し、前記第１延出部分が、前記第３半導体チップおよび第４半導体チップに電気的に接続されていると共に、該第１の主端子が、該第１延出部分を有する側とは反対側に配置された前記第１半導体チップおよび第２半導体チップのおもて面に形成された電極とボンディングワイヤ又はリードにより接続され、該ボンディングワイヤ又はリードが前記第１延出部分とは反対側の延出方向で線対称に配置されていることを特徴とする半導体装置。
JP2016561498A 2014-11-28 2015-11-13 半導体装置 Expired - Fee Related JP6451747B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014241811 2014-11-28
JP2014241811 2014-11-28
PCT/JP2015/081932 WO2016084622A1 (ja) 2014-11-28 2015-11-13 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2016084622A1 JPWO2016084622A1 (ja) 2017-04-27
JP6451747B2 true JP6451747B2 (ja) 2019-01-16

Family

ID=56074191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561498A Expired - Fee Related JP6451747B2 (ja) 2014-11-28 2015-11-13 半導体装置

Country Status (4)

Country Link
US (1) US9966344B2 (ja)
JP (1) JP6451747B2 (ja)
CN (1) CN106415834B (ja)
WO (1) WO2016084622A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6822000B2 (ja) * 2016-08-05 2021-01-27 株式会社デンソー 半導体装置
CN109997223B (zh) * 2016-11-25 2023-06-30 日立能源瑞士股份公司 功率半导体模块
DE102017209515A1 (de) * 2017-06-06 2018-12-06 Bayerische Motoren Werke Aktiengesellschaft Leistungsumrichtermodul und Verfahren zu dessen Herstellung
DE102017218875B4 (de) * 2017-10-23 2022-07-28 Danfoss Silicon Power Gmbh Leistungsmodul-Baugruppe
JP2019087636A (ja) * 2017-11-07 2019-06-06 富士電機株式会社 半導体パッケージ
JP7183594B2 (ja) * 2018-07-04 2022-12-06 富士電機株式会社 半導体装置
CN109860160B (zh) * 2018-12-25 2020-10-09 扬州国扬电子有限公司 一种结构紧凑且寄生电感低的功率模块
CN109817612B (zh) * 2019-03-14 2024-05-03 华北电力大学 一种改善焊接型碳化硅功率模块电热性能的封装结构
JP2021177519A (ja) * 2020-05-08 2021-11-11 株式会社東芝 半導体装置
JP7448038B2 (ja) 2020-12-21 2024-03-12 富士電機株式会社 半導体ユニット及び半導体装置
JP7511506B2 (ja) 2021-02-17 2024-07-05 三菱電機株式会社 半導体装置
JP2023012992A (ja) 2021-07-15 2023-01-26 富士電機株式会社 半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973799B2 (ja) * 1993-04-23 1999-11-08 富士電機株式会社 パワートランジスタモジュール
EP0706221B8 (en) * 1994-10-07 2008-09-03 Hitachi, Ltd. Semiconductor device comprising a plurality of semiconductor elements
JPH114584A (ja) * 1997-06-11 1999-01-06 Hitachi Ltd インバータ装置
JP4150508B2 (ja) 2001-04-03 2008-09-17 三菱電機株式会社 電力用半導体装置
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
JP4331993B2 (ja) 2002-10-11 2009-09-16 三菱電機株式会社 電力用半導体装置
JP4277169B2 (ja) * 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP4499577B2 (ja) * 2005-01-19 2010-07-07 三菱電機株式会社 半導体装置
JP2007235004A (ja) * 2006-03-03 2007-09-13 Mitsubishi Electric Corp 半導体装置
JP2008091809A (ja) * 2006-10-05 2008-04-17 Mitsubishi Electric Corp 半導体モジュール
JP4720756B2 (ja) 2007-02-22 2011-07-13 トヨタ自動車株式会社 半導体電力変換装置およびその製造方法
JP4666185B2 (ja) * 2008-06-26 2011-04-06 三菱電機株式会社 半導体装置
US9147666B2 (en) * 2009-05-14 2015-09-29 Rohm Co., Ltd. Semiconductor device
JP5994785B2 (ja) * 2011-09-28 2016-09-21 富士電機株式会社 半導体装置
JP2013089784A (ja) 2011-10-19 2013-05-13 Hitachi Ltd 半導体装置
JP5771136B2 (ja) 2011-12-21 2015-08-26 日本インター株式会社 樹脂封止型パワー半導体モジュール及びその製造方法
US9325257B2 (en) * 2012-06-01 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device to reduce voltage variation between terminals
EP2862202B1 (en) * 2012-06-19 2016-04-27 ABB Technology AG Substrate for mounting multiple power transistors thereon and power semiconductor module
JP2014056920A (ja) 2012-09-12 2014-03-27 Calsonic Kansei Corp 半導体装置
US9214415B2 (en) * 2013-04-11 2015-12-15 Texas Instruments Incorporated Integrating multi-output power converters having vertically stacked semiconductor chips
JP6176320B2 (ja) * 2013-04-25 2017-08-09 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN106415834B (zh) 2019-09-13
CN106415834A (zh) 2017-02-15
US9966344B2 (en) 2018-05-08
US20170077044A1 (en) 2017-03-16
WO2016084622A1 (ja) 2016-06-02
JPWO2016084622A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
JP6451747B2 (ja) 半導体装置
CN106952897B (zh) 半导体装置及其制造方法
JP6062565B1 (ja) 半導体装置およびその製造方法
JP6439389B2 (ja) 半導体装置
JP6308300B2 (ja) 半導体装置
JP2018093244A (ja) 電力用半導体装置
KR102156867B1 (ko) 반도체 장치
JP7040032B2 (ja) 半導体装置
WO2017056176A1 (ja) 半導体装置およびそれを備える半導体モジュール
JP6330436B2 (ja) パワー半導体モジュール
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP2012074543A (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
JP2020013987A (ja) パワーモジュール構造
JP6480856B2 (ja) 半導体モジュール
JP2018098282A (ja) 半導体装置
KR101766082B1 (ko) 파워모듈
JP2019083292A (ja) 半導体装置
JP6468984B2 (ja) 半導体装置
JP2017073406A (ja) 電極リードおよび半導体装置
JP5429413B2 (ja) 半導体装置
JP7396118B2 (ja) 半導体モジュール
JP6316221B2 (ja) 半導体装置
JP2016001644A (ja) 半導体モジュール
JP2020167749A (ja) スイッチング素子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R150 Certificate of patent or registration of utility model

Ref document number: 6451747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees