JP2016001644A - 半導体モジュール - Google Patents

Abstract

【課題】複数の半導体チップが用いられ、放熱効率が高く寄生インダクタンスの小さな半導体モジュールを得る。
【解決手段】ローサイド側基板の上に中継基板を配置し、更にその上にハイサイド側基板を配置し、中継基板の金属層５３３Ａとローサイド側基板の金属層５１３Ｂ、中継基板の金属層５３２Ｂとハイサイド側基板の金属層５２３Ｂを、それぞれはんだバンプ６１によって接合することができる。金属層５３２Ｂのうちの一部は、絶縁基板５３１を貫通する貫通配線によって、反対側の金属層５３３Ｂと接続される。
【選択図】図４

Description

本発明は、複数の半導体チップを内蔵する半導体モジュールの構成に関する。

大電流の動作を制御する半導体モジュールにおいては、大電流のスイッチング動作が可能なスイッチング半導体素子（パワーＭＯＳＦＥＴやＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）が用いられる。こうしたスイッチング半導体素子が形成された半導体チップは動作時に発熱するために、この放熱効率が高くなる構造が採用される。このため、通常はこうした半導体チップは銅等の熱伝導率の高い材料で構成された放熱基板に搭載される。この構造が樹脂材料等で構成されたモールド層中に封止され、この放熱基板がモールド層の表面に露出する構成とされる。また、モールド層からは、半導体チップ等に対する入出力端子となるリードが突出し、このリードに外部配線が接続可能とされる。

また、特に大電流動作を行う、あるいは複雑な動作を行う半導体モジュールにおいては、複数の半導体チップが同時に用いられる場合もある。こうした場合には、半導体モジュール全体を小型化し、かつ放熱効率を高めることが重要となる。

特許文献１に記載の技術においては、複数の半導体チップが第１の放熱基板に接合された状態で、各半導体チップに電気的接続のためのボンディングワイヤが接続される。その後、複数の半導体チップにおける第１の放熱基板と接合された側と反対側の面にも、第２の放熱基板が接合される。これによって、各半導体チップが第１の放熱基板と第２の放熱基板に挟まれた形態とされ、第１の放熱基板と第２の放熱基板の間がモールド層によって封止される。この構成では、第１の放熱基板、第２の放熱基板が共にモールド層から露出する。これによって、半導体モジュールにおける２つの面から放熱が行われるために、その放熱効率が高まる。

特許文献２に記載の技術においては、それぞれ半導体チップを表面に搭載した２つの放熱基板が、半導体チップが搭載された側が対向するように平行に設置され、各放熱基板の裏面がそれぞれ異なる面側に設けられる構成とされた半導体モジュールが記載されている。この構造においても、半導体モジュールにおける２つの面から放熱がなされる。この半導体モジュールを製造するにあたっては、まず、２つの放熱基板が共通の金属板の表面に搭載される。その後、各半導体チップは各放熱基板の表面に搭載され、各半導体チップに電気的接続のためのボンディングワイヤが接続される。その後、２つの放熱基板の間で金属板を折り曲げることによって、同一平面上にあった２つの放熱基板を上記のように対向させる。この際、リードは、金属板が折り曲げられた箇所と反対側から取り出すことができる。この構造においては、半導体モジュールにおける異なる面側に異なる半導体チップ、放熱基板を設けることによって、半導体モジュール全体を小型化し、かつ放熱効率を高めることができる。

特開２００８−１６６３３３号公報 特開平５−３０４２４７号公報

特許文献１に記載の構造においては、複数の半導体チップは単一の放熱基板の表面に搭載されるため、半導体モジュール全体が大型化する。特に、半導体チップの数が多い場合には、これらの間を接続する配線（ボンディングワイヤ等）が長くなる。このため、長い配線による寄生インダクタンスが大きくなり、スイッチング動作に悪影響を与える場合があった。特許文献２に記載の技術においては、半導体モジュール自身は小型化できるが、各配線構造やボンディングワイヤは、２つの放熱基板が同一平面上に配置された状態で設けられるために、その全長は特許文献１に記載の構造と大差なく、同様に寄生インダクタンスが大きくなった。

更に、近年は、高度なスイッチング動作を安全に行うために、パワー半導体チップの制御を行うための制御用半導体チップがパワー半導体チップと同時に搭載されたＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）が用いられている。この場合の制御用半導体チップは、大電流が流されるパワー半導体チップの制御を行い、制御用半導体チップ自身には大電流は流されないため、制御用半導体チップが発熱することはない。ただし、通常のＩＣチップと同様に、安定した動作を行うためには、制御用半導体チップが高温となることは好ましくない。このため、ＩＰＭにおいては、制御用半導体チップはパワー半導体チップと距離をおいて別の基板の上に設けることが好ましい。この場合においては、半導体モジュールが大型化した。また、各パワー半導体チップ、制御用半導体チップを接続する配線構造やボンディングワイヤは長くなり、寄生インダクタンスは更に大きくなった。

すなわち、複数の半導体チップが用いられ、放熱効率が高く寄生インダクタンスの小さな半導体モジュールを得ることは困難であった。

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、複数の半導体素子が組み合わされて動作する半導体モジュールであって、第１の半導体素子が形成された第１の半導体チップが第１の放熱基板上に搭載され、前記第１の半導体素子の端子と接続され前記第１の放熱基板と絶縁されて前記第１の放熱基板の上にパターニングされて形成された第１の金属層が設けられた第１の基板と、第２の半導体素子が形成された第２の半導体チップが第２の放熱基板上に搭載され、前記第２の半導体素子の端子と接続され前記第２の放熱基板と絶縁されて前記第２の放熱基板の上にパターニングされて形成された第２の金属層が設けられた第２の基板と、一方の主面側に前記第２の金属層に対応してパターニングされて形成された第３の金属層と、他方の主面側に前記第１の金属層に対応してパターニングされて形成された第４の金属層と、前記第３の金属層と前記第４の金属層とを厚さ方向で貫通して接続する貫通配線と、が設けられた中継基板と、を具備し、前記中継基板における一方の主面側に前記第２の基板における前記第２の金属層が形成された面が対向するように前記第２の基板が配置され、かつ前記中継基板における他方の主面側に前記第１の基板における前記第１の金属層が形成された面が対向するように前記第１の基板が配置され、前記第３の金属層と前記第２の金属層、及び前記第４の金属層と前記第１の金属層が、それぞれバンプ接合されたことを特徴とする。
本発明の半導体モジュールにおいて、前記中継基板は前記第２の基板と前記第１の基板の間に挟まれ、前記第２の基板と前記第１の基板の間がモールド層で封止されたことを特徴とする。
本発明の半導体モジュールは、前記第１の基板又は前記第２の基板の平面視における一方の側に、前記半導体モジュールの入出力端子と接続された複数のリードが配列して設けられ、前記複数のリードが前記モールド層から突出した構成とされたことを特徴とする。
本発明の半導体モジュールは、接地電位側に設けられた第１のスイッチング半導体素子と、高電圧側に設けられた第２のスイッチング半導体素子とが組み合わされて動作し、前記第１の半導体素子、前記第２の半導体素子は、それぞれ前記第１のスイッチング半導体素子、前記第２のスイッチング半導体素子であることを特徴とする。
本発明の半導体モジュールにおいて、前記中継基板には、前記第１のスイッチング半導体素子及び前記第２のスイッチング半導体素子の制御を行う制御用半導体チップが搭載され、当該制御用半導体チップの端子が前記第３の金属層、及び／又は前記第４の金属層に接続されたことを特徴とする。
本発明の半導体モジュールにおいて、前記第１のスイッチング半導体素子、前記第２のスイッチング半導体素子の少なくともいずれかは、パワーＭＯＳＦＥＴ、又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする。

本発明は以上のように構成されているので、複数の半導体チップが用いられ、放熱効率が高く寄生インダクタンスの小さな半導体モジュールを得ることができる。

本発明の実施の形態に係る半導体モジュールにおける回路構成を示す図である。 本発明の実施の形態に係る半導体モジュールにおいて用いられる第１の基板（ａ）、第２の基板（ｂ）、中継基板（ｃ）（ｄ）の構成を示す平面図である。 本発明の実施の形態に係る半導体モジュールにおいて用いられる第１の基板（ａ）、第２の基板（ｂ）、中継基板（ｃ）の構成を示す側面図である。 本発明の実施の形態に係る半導体モジュールの構成を示す側面からの透視図である。 第１の基板、第２の基板の製造工程を示す図である。 中継基板の製造工程を示す図である。 中継基板の変形例の構造を示す断面図である。 本発明の実施の形態に係る半導体モジュールが使用される際の形態を示す図である。

以下、本発明の実施の形態となる半導体モジュールにつき説明する。この半導体モジュールにおいては、複数の半導体チップと、これらの半導体チップの制御を行う制御用半導体チップが用いられる。

図１は、この半導体モジュール１の回路構成を示す図である。この半導体モジュール１においては、外部入力端子ＶＯとＧＮＤ（接地電位）間に高電圧が印加される。出力は出力端子Ｕ、Ｖ、Ｗからそれぞれ取り出すことができ、これらの出力は、６つのスイッチング半導体素子（ＩＧＢＴ１１〜１６）のオン・オフによって制御される。端子ＧＮＤ側にエミッタ側が接続されたＩＧＢＴ１１〜１３（第１のスイッチング半導体素子）のゲート電圧は、ローサイドドライバ２１によって制御され、端子ＶＯ側にコレクタ側が接続されたＩＧＢＴ１４〜１６（第２のスイッチング半導体素子）のゲート電圧はハイサイドドライバ２２によって制御される。すなわち、ローサイドドライバ２１、ハイサイドドライバ２２は、６つのＩＧＢＴ１１〜１６のゲート電圧をそれぞれ設定するゲート駆動回路２０として機能する。ここで、ローサイドドライバ２１、ハイサイドドライバ２２は、共に外部入力により動作するロジック回路３０によって制御される。このため、外部からのロジック回路３０への入力信号を制御することによって、ＩＧＢＴ１１〜１６のオン・オフを制御し、出力端子Ｕ、Ｖ、Ｗの電位、あるいはこれらから流れる電流を制御することができる。また、ゲート駆動回路２０、ロジック回路３０には、外部から外部入力端子ＶＯに印加される高電圧とは別の低電圧が電源として供給される。また、ゲート駆動回路２０とロジック回路３０とは、単一の半導体チップ（制御用半導体チップ４０）に形成されている。

また、ＩＧＢＴ１１〜１３（第１のスイッチング半導体素子）はローサイド側半導体チップ（第１の半導体チップ）４１Ａ〜４１Ｃに、ＩＧＢＴ１４〜１６（第２のスイッチング半導体素子）は、ハイサイド側半導体チップ（第２の半導体チップ）４２Ａ〜４２Ｃに、それぞれ形成されている。ただし、制御用半導体チップ４０として、単一の半導体チップが用いられる必要はなく、複数に分割された半導体チップを用いることができる。逆に、ローサイド側半導体チップ、ハイサイド側半導体チップとして、上記のローサイド側半導体チップ４１Ａ〜４１Ｃが単一のチップとされたローサイド側半導体チップ４１、上記のハイサイド側半導体チップ４２Ａ〜４２Ｃが単一のチップとされたハイサイド側半導体チップ４２を用いることもできる。

後述するように、ローサイド側半導体チップ４１Ａ〜４１Ｃ（４１）はローサイド側基板（第１の基板）５１の表面に搭載され、ハイサイド側半導体チップ４２Ａ〜４２Ｃ（４２）はハイサイド側基板（第２の基板）５２の表面に搭載される。制御用半導体チップ４０は、ローサイド側基板５１、ハイサイド側基板５２とは別体の中継基板５３に搭載される。

この半導体モジュール１においては、ローサイド側基板５１と、ハイサイド側基板５２は、それぞれにおいてローサイド側半導体チップ４１Ａ〜４１Ｃ、ハイサイド側半導体チップ４２Ａ〜４２Ｃが搭載された面が対向するように、対向して配置される。また、制御用半導体チップ４０が搭載された中継基板５３は、ハイサイド側基板５１とローサイド側基板５２の間に、ハイサイド側基板５１、ローサイド側基板５２との間にバンプ接合を介することによって接合され、これらの間に挟持される。この構成がモールド層中に封止され、ハイサイド側基板５１、ローサイド側基板５２の裏面がモールド層から露出する。このため、ハイサイド側基板５１、ローサイド側基板５２を介して高い放熱効率を得ることができる。この点については、特許文献２に記載の技術と同様である。しかしながら、中継基板５３が用いられることにより、配線やボンディングワイヤを短くし、これらによる寄生インピーダンスを低減することができる。以下に、この構造の詳細について説明する。

図２においては、それぞれローサイド側基板５１（ａ）、ハイサイド側基板５２（ｂ）、中継基板５３（ｃ）（ｄ）の上における構成を示す平面図である。また、図３は、それぞれそれぞれローサイド側基板５１（ａ）、ハイサイド側基板５２（ｂ）、中継基板５３（ｃ）の構成を模式的に示す側面図である。図３（ａ）〜（ｃ）においては、構成が模式的に示されているために厳密には図２（ａ）〜（ｃ）に示された構造と図３（ａ）〜（ｃ）に示された構造は一致しない。また、中継基板５３においては、表裏両面に配線（金属層）が形成されており、図２（ｃ）においてはその表側の構成が示され、図２（ｄ）においてはその裏面の構成が示されている。

また、図４は、半導体モジュール１において、ローサイド側基板５１、ハイサイド側基板５２、中継基板５３が実際に組み合わされて接合された際の形態を示す。図４においては、図３に示された状態が組み合わされて示されている。

図３（ａ）に示されるように、ローサイド側基板（第１の基板）５１においては、放熱基板（第１の放熱基板）５１１の上に絶縁層５１２が形成されており、絶縁層５１２の上には金属層（第１の金属層）５１３が島状にパターニングされている。図２（ａ）に示されるように、金属層５１３は、金属層５１３Ａ、５１３Ｂ、５１３Ｃの３種類に大別されて島状にパターニングされる。金属層５１３Ａは、ローサイド側基板５１における一方の側（図２（ａ）における下側）に並列に複数並ぶように形成される。また、金属層５１３Ｂは、小さな島状に形成される、金属層５１３Ｃは、金属層５１３Ａ、金属層５１３Ｂよりも広く形成され、ローサイド側半導体チップ４１Ａ〜４１Ｃは、金属層５１３Ｃの上に接合される。金属層５１３Ｃの一部も、金属層５１３Ａと同様に図２（ａ）における下側に突出している。図１におけるＩＧＢＴ１１〜１３のエミッタ端子は、ボンディングワイヤ６０によって、金属層５１３Ａのうちの一つあるいは複数に接続される。また、後述するように、各金属層５１３Ａ、及び金属層５１３Ｃの図２（ａ）において下側に突出した部分は、図２（ａ）における上側に向かって突出するリードが接続されるリード接続電極となっている。図１におけるＩＧＢＴ１１〜１３のゲート端子、コレクタ端子は、ボンディングワイヤ６０によって金属層５１３Ｂのうちの一つずつにそれぞれ接続される。金属層５１３Ｂは、中継基板５３との接続のために使用される。この接続にはバンプ接合が用いられ、接合箇所が図２（ａ）においてＢで示されており、この際に用いられるはんだバンプ６１が図３（ａ）において破線で示されている。はんだバンプ６１は、金属層５１３Ａの一部、金属層５１３Ｃにも設けられる。なお、実際には図示されるよりも多くのボンディングワイヤ６０が使用されるが、図２（ａ）、図３（ａ）においては、記載が省略されている。以降に説明する図においても同様である。

図３（ｂ）に示されるように、ハイサイド側基板（第２の基板）５２においても、放熱基板（第２の放熱基板）５２１の上に絶縁層５２２が形成されており、絶縁層５２２の上に金属層（第２の金属層）５２３が島状にパターニングされている。図２（ｂ）に示されるように、金属層５２３は、小さな島状とされた金属層５２３Ｂ、大きな面積の金属層５２３Ｃの２種類に大別されてパターニングされる。金属層５２３Ｂは、金属層５２３Ｃを囲むように複数設けられる。ハイサイド側基板５２において金属層５２３が設けられた側は、ハイサイド側基板５２とローサイド側基板５１が組み合わされた際にローサイド側基板５１において金属層５１３が設けられた側と対応している。ＩＧＢＴ１４〜１６が形成されたハイサイド側半導体チップ４２Ａ〜４２Ｃは、金属層５２３Ｃの上に接合される。図１におけるＩＧＢＴ１４〜１６のコレクタ端子、エミッタ端子、ゲート端子は、ボンディングワイヤ６０によって、金属層５２３Ｂのうちの一つずつにそれぞれ接続される。金属層５２３Ｂ、金属層５２３Ｃは中継基板５３との接続のために使用され、そのバンプ接合の接合箇所が図２（ｂ）におけるＢで示され、図３（ｂ）におけるはんだバンプ６１として示されている。

中継基板５３は平面視においてローサイド基板５１、ハイサイド側基板５２よりも小さく、制御用半導体チップ４０が中継基板５３の表面側に搭載される。中継基板５３における配線は、制御用半導体チップ４０とＩＧＢＴ１１〜１３（ローサイド側基板５１）、ＩＧＢＴ１４〜１６（ハイサイド側基板５２）との間を接続すると同時に、ＩＧＢＴ１４〜１６側とＩＧＢＴ１１〜１３側とを接続、あるいはＩＧＢＴ１４〜１６側とローサイド側基板５１に形成されたリード接続電極（金属層５１３Ａ）とを接続する。このため、図３（ｃ）に示されるように、中継基板５３においては、放熱基板５１１、５１２とは異なる絶縁性の絶縁基板５３１が用いられ、その表面側に金属層５３２が、裏面側に金属層５３３が、それぞれ形成される。

図２（ｃ）に示されるように、表面（一方の主面）側の金属層（第３の金属層）５３２は、制御用半導体チップ４０を搭載する金属層５３２Ａと、接続のために金属層５３２Ａの周囲に設けられた複数の金属層５３２Ｂに大別されて島状にパターニングされる。制御用半導体チップ４０において制御のために用いられる端子、あるいは電源用の端子は、金属層５３２Ｂのうちの一つずつにボンディングワイヤ６０によって接続される。また、裏面（他方の主面）側に形成された金属層（第４の金属層）５３３も、複数の金属層５３３Ｂにパターニングされて分割される。更に、図３（ｃ）に示されるように、金属層５３２Ｂのうちの一部は、絶縁基板５３１を貫通する貫通配線５３４によって、反対側の金属層５３３Ｂと接続される。このため、貫通配線５３４によって接続された金属層５３２Ｂと５３３Ｂを用いて、中継基板５３における表面側と裏面側とを電気的に接続することができる。一方、貫通配線５３４が接続されない金属層５３２Ｂは、表面側のみにおける電気的接続に用いられる。

図１におけるローサイドドライバ２１に関わる端子、電源用の端子と、出力端子Ｕ、Ｖ、Ｗは、貫通配線５３４が接続された金属層５３２Ｂと接続される。また、図１におけるハイサイドドライバ２２に関わる端子は、貫通配線５３４が接続されない金属層５３２Ｂと接続される。また、金属層５３３Ｂは、ローサイド側基板５１における金属層５１３Ｂに対応して設けられ、金属層５３２Ｂは、ハイサイド側基板５２における金属層５２３Ｂに対応して設けられる。

図４に示されるように、上記の構成のローサイド側基板５１の上に中継基板５３を配置し、更にその上に図３（ａ）における上下を逆転させてハイサイド側基板５２を配置し、中継基板５３の金属層５３３Ａとローサイド側基板５１の金属層５１３Ｂ、中継基板５３の金属層５３２Ｂとハイサイド側基板５２の金属層５２３Ｂを、それぞれはんだバンプ６１によって接合（バンプ接合）することができる。なお、この際、ローサイド側基板５１における各金属層５１３Ａにも、それぞれリード６２を接合することができる。これによって、図１に示された回路が、ローサイド側基板５１、ハイサイド側基板５２、中継基板５３を用いて形成される。その後、ローサイド側基板５１とハイサイド側基板５２の間を樹脂材料で埋め込み、モールド層７０とすることができ、複数のリード６２をモールド層７０から突出させた形態とすることができる。これにより、この半導体モジュール１をＳＩＰ（Ｓｉｎｇｌｅ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型とすることができる。

上記の構成においては、ローサイド側基板５１側では放熱基板５１１が、ハイサイド側基板５２側では放熱基板５２１がそれぞれ露出するために、ＩＧＢＴ１１〜１６の放熱を効率的に行うことができる。更に、制御用半導体チップ４０は、ＩＧＢＴ１１〜１６が搭載された基板とは異なる中継基板５３に搭載されるため、制御用半導体チップ４０に対する発熱の影響を低減することができる。この際、ローサイド側半導体チップ４１Ａ〜４１Ｃ（４１）とハイサイド側半導体チップ４２Ａ〜４２Ｃ（４２）とを個別に搭載したローサイド側基板５１、ハイサイド側基板５２が対向して配置されるため、特許文献１に記載の構造と比べて、半導体モジュール１を小型化することができる。これに伴って、使用される配線の全長が短くなるため、寄生インダクタンスを低減することができる。

上記の半導体モジュール１において、２つの基板が対向して配置され、これによって小型化が図れるという点は、特許文献２に記載の技術と同様である。しかしながら、上記の半導体モジュール１においては、上側（ハイサイド側基板５２側）が高圧側、下側（ローサイド側基板５１側）が接地電位側とされ、ハイサイド側基板５２内、ローサイド側基板５１内における配線の長さは短くなる。ハイサイド側基板５１側とローサイド側基板５２側とを接続する配線は、中継基板５３において貫通配線５３４が用いられるために、短くなる。このため、使用される配線を、特許文献２に記載の構造と比べて短くすることができ、配線に起因する寄生インダクタンスを低減することができる。この際、半導体モジュール１におけるローサイド側基板５１の側を接地電位、ハイサイド側基板５２の側の電位も一定とする場合には、これらは、制御用半導体チップ４０に対する外部からのノイズのシールドとしても機能する。

図５は、上記の半導体モジュール１を製造する際の、特にローサイド側基板５１、ハイサイド側基板５２を製造する工程を模式的に示す図である。ここでは、まず、ローサイド側基板５１、ハイサイド側基板５２の共通の下地となる構造を製造する。ここで、放熱基板５１１、５２１の素材としては共通となる大型の金属基板６００を用いることができ、この上に絶縁層６０１を一様に形成した図５（ａ）の形態とする。金属基板６００の材料としては、熱伝導率の高い銅や銅合金が好ましく用いられる。絶縁層６０１としては、ＳｉＯ_２等の無機材料、樹脂材料層を用いる、あるいはセラミックス薄板を貼り付けて絶縁層６０１としてもよい。

その後で、図５（ｂ）に示されるように、この構造の上に全面に金属層を形成し、これをパターニングして、第１の金属層５１３（金属層５１３Ａ〜５１３Ｃ）となる部分、第２の金属層５２３（金属層５２３Ｂ、５２３Ｃ）となる部分を異なる領域に形成する。

その後、図５（ｂ）の構造を切断し、図５（ｃ）に示されるように、ローサイド側基板５１、ハイサイド側基板５２の個別の下地構造とする。その後で、各々にローサイド側半導体チップ４１Ａ等、ハイサイド側半導体チップ４２Ａ等を搭載し、ボンディングワイヤ６０を接続、更にローサイド側基板５１においては、リード６２も接続し、図５（ｄ）の形態とし、ローサイド側基板５１、ハイサイド側基板５２が製造される。この際、これらを共通の金属基板６００を用いて製造することができるため、これらを安価に製造することができる。なお、金属基板６００（放熱基板５１１、５２１）の代わりに、絶縁性の基板を用いることもできる。この場合においては、絶縁層６０１（絶縁層５１２、５２２）は不要である。ただし、放熱基板５１１、５１２を構成する材料の熱伝導率が高いことが好ましい。

一方、図６は、中継基板５３の製造方法を図５と同様に示す図である。中継基板５３は、前記の金属基板６００とは異なる大型絶縁基板６５０を用いて同時に複数製造することができる。まず、図６（ａ）に示されるように、大型絶縁基板６５０に、貫通配線５３４に対応した貫通孔６５１を形成する。

次に、図６（ｂ）に示されるように、めっき等を用いて貫通孔６５１を金属で埋め込むことにより、貫通配線５３４を形成する。その後、図６（ｃ）、図６（ｄ）に示されるように、図５（ｂ）と同様に、金属層を前面に形成した後にこれをパターニングして、第３の金属層５３２（金属層５３２Ａ、５３２Ｂ）、第４の金属層５３３（金属層５３３Ｂ）をそれぞれ形成する。その後、図６（ｅ）に示されるように図６（ｃ）の構造を切断し、図６（ｆ）に示されるように分割後の構造に制御用半導体チップ４０を搭載してボンディングワイヤ６０を接続して中間基板５３を得ることができる。

また、上記の例では、中間基板５３において絶縁基板５３１が用いられるものとしたが、貫通配線を形成できる限りにおいて、導電性の基板を用いることもできる。図７は、こうした構造の中間基板の構造を示す断面図である。ここでは、制御用半導体チップ４０が搭載される前の形態が示されている。ここでは、金属等で構成された導電性基板６６１が用いられ、これに貫通孔６５１が形成された上に、絶縁層６６２が、貫通孔６５１の内面も含めた全面に形成されている。その後で、前記と同様に貫通配線５３４が形成され、金属層５３２（金属層５３２Ａ、５３２Ｂ）、金属層５３３（金属層５３３Ｂ）がそれぞれ形成される。この場合の導電性基板６６１としては、金属基板５１１等（金属基板６００）と同じものを用いることもできる。また、表面側、裏面側において更に絶縁性を確保するために、表面、裏面に更に厚く絶縁物を堆積させてもよい。この場合の絶縁物としては、フォトレジスト等を用いることもできる。

このように、ローサイド側基板（第１の基板）、ハイサイド側基板（第２の基板）、中継基板としては、図４に示された構成で図１の回路が実現できる限りにおいて、任意である。上記の例では、リード接続電極は金属層５１３Ａとしてローサイド側基板５１に設けられたが、リード接続電極（リード）をハイサイド側基板に設けてもよい。また、上記の半導体モジュール１は、図４に示されるように、一方の側に複数のリードが配列されたＳＩＰ型となっていたが、リードを両側に設けたＤＩＰ（Ｄｕａｌ Ｉｎｌｉｎｅ Ｐａｃｋａｇｅ）型とすることができることも明らかである。

また、ローサイド側基板、ハイサイド側基板のそれぞれにサーミスタを搭載し、その出力を中継基板に搭載された制御用半導体チップに入力させることもできる。この電気的接続も、第１の金属層５１３、第２の金属層５２３、第３の金属層５３２、第４の金属層５３３、貫通配線５３４を用いて行うことができる。これによって、温度に基づいた第１のスイッチング半導体素子（ローサイド側半導体チップ）、第２のスイッチング半導体素子（ハイサイド側半導体チップ）の制御を行うことができ、半導体モジュール（ＩＰＭ）をより安全に動作させることもできる。また、他の回路部品（コンデンサ、抵抗素子、インダクタ等）を、ローサイド側基板、ハイサイド側基板、中継基板に搭載することにより、様々な回路構成を実現できることも明らかである。

なお、上記の構造において、バンプ接合に用いられる、中継基板５３における金属層５３３Ａ、金属層５３２Ｂ、ローサイド側基板５１における金属層５１３Ｂ、ハイサイド側基板５２における金属層５２３Ｂとして、端子には接続されないために図１の回路における配線としては全く機能しないものを適宜形成してもよい。こうした金属層を、配線の一部として機能する金属層に加えて設けることにより、バンプ接合をより強固とすることができる。

上記の半導体モジュール１においては、放熱が両面からなされるために、これを実際に装置等に組み込む際には、図８にその側面図が示されるような形態とすることができる。ここでは、通常のＳＩＰと同様に、リード６２を用いて、この半導体モジュール１は、装置基板４００の上に形成された装置配線４０１上に固定される。この際、この半導体モジュール１を挟み込んで両側から放熱を行わせる大型の放熱フィン４０２が、放熱基板５１１、５２１と接するように装着される。これによって、この半導体モジュール１の放熱効率を特に高めた状態として、半導体モジュール１を使用することができる。

上記の半導体モジュールにおいては、ローサイド側に設けられたＩＧＢＴ（第１のスイッチング半導体素子）とハイサイド側に設けられたＩＧＢＴ（第２のスイッチング半導体素子）がそれぞれローサイド側基板（第１の基板）、ハイサイド側基板（第２の基板）に設けられた。しかしながら、第１の基板に搭載される第１の半導体チップ、第２の基板に搭載される第２の半導体チップがＩＧＢＴ以外のパワー半導体素子（例えばパワーＭＯＳＦＥＴ）であっても、同様の効果を奏することは明らかである。更に、第１の半導体チップに設けられた第１の半導体素子、第２の半導体チップに設けられた第２の半導体素子がパワー半導体素子でなくとも、半導体モジュールの小型化が可能で、寄生インピーダンスを低減できるという効果が得られることは明らかである。

また、上記の構成においては、第１のスイッチング半導体素子、第２のスイッチング半導体素子のオン・オフの制御を行う制御用半導体チップが中継基板に搭載されたが、他の用途に用いられ、第１の半導体チップ、第２の半導体チップと接続される半導体チップを中継基板に搭載しても、上記と同様の効果を奏することは明らかである。更に、中継基板に半導体チップが搭載されず、中継基板が配線としてのみ用いられる場合でも、２つの半導体チップが組み合わせて用いられる場合において、寄生インピーダンスを低減できるという効果が得られることは明らかである。

１ 半導体モジュール
１１〜１３ ＩＧＢＴ（第１のスイッチング半導体素子）
１４〜１６ ＩＧＢＴ（第２のスイッチング半導体素子）
２０ ゲート駆動回路
２１ ローサイドドライバ
２２ ハイサイドドライバ
３０ ロジック回路
４０ 制御用半導体チップ
４１Ａ、４１Ｂ，４１Ｃ、４１ ローサイド側半導体チップ（第１の半導体チップ）
４２Ａ、４２Ｂ、４２Ｃ、４２ ハイサイド側半導体チップ（第２の半導体チップ）
５１ ローサイド側基板（第１の基板）
５２ ハイサイド側基板（第２の基板）
５３ 中継基板
６０ ボンディングワイヤ
６１ はんだバンプ
６２ リード
７０ モールド層
４００ 装置基板
４０１ 装置配線
４０２ 放熱フィン
５１１ 放熱基板（第１の放熱基板）
５１２、５２２、６０１、６６２ 絶縁層
５１３、５１３Ａ、５１３Ｂ、５１３Ｃ 金属層（第１の金属層）
５２１ 放熱基板（第２の放熱基板）
５２３、５２３Ｂ、５２３Ｃ 金属層（第２の金属層）
５３１ 絶縁基板
５３２、５３２Ａ、５３２Ｂ 金属層（第３の金属層）
５３３、５３３Ｂ 金属層（第４の金属層）
５３４ 貫通配線
６００ 金属基板
６５０ 大型絶縁基板
６５１ 貫通孔
６６１ 導電性基板
Ｂ 接合箇所

Claims (6)

1. 複数の半導体素子が組み合わされて動作する半導体モジュールであって、
   第１の半導体素子が形成された第１の半導体チップが第１の放熱基板上に搭載され、前記第１の半導体素子の端子と接続され前記第１の放熱基板と絶縁されて前記第１の放熱基板の上にパターニングされて形成された第１の金属層が設けられた第１の基板と、
   第２の半導体素子が形成された第２の半導体チップが第２の放熱基板上に搭載され、前記第２の半導体素子の端子と接続され前記第２の放熱基板と絶縁されて前記第２の放熱基板の上にパターニングされて形成された第２の金属層が設けられた第２の基板と、
   一方の主面側に前記第２の金属層に対応してパターニングされて形成された第３の金属層と、他方の主面側に前記第１の金属層に対応してパターニングされて形成された第４の金属層と、前記第３の金属層と前記第４の金属層とを厚さ方向で貫通して接続する貫通配線と、が設けられた中継基板と、
   を具備し、
   前記中継基板における一方の主面側に前記第２の基板における前記第２の金属層が形成された面が対向するように前記第２の基板が配置され、かつ前記中継基板における他方の主面側に前記第１の基板における前記第１の金属層が形成された面が対向するように前記第１の基板が配置され、
   前記第３の金属層と前記第２の金属層、及び前記第４の金属層と前記第１の金属層が、それぞれバンプ接合されたことを特徴とする半導体モジュール。
2. 前記中継基板は前記第２の基板と前記第１の基板の間に挟まれ、前記第２の基板と前記第１の基板の間がモールド層で封止されたことを特徴とする請求項１に記載の半導体モジュール。
3. 前記第１の基板又は前記第２の基板の平面視における一方の側に、前記半導体モジュールの入出力端子と接続された複数のリードが配列して設けられ、前記複数のリードが前記モールド層から突出した構成とされたことを特徴とする請求項２に記載の半導体モジュール。
4. 接地電位側に設けられた第１のスイッチング半導体素子と、高電圧側に設けられた第２のスイッチング半導体素子とが組み合わされて動作し、
   前記第１の半導体素子、前記第２の半導体素子は、それぞれ前記第１のスイッチング半導体素子、前記第２のスイッチング半導体素子であることを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体モジュール。
5. 前記中継基板には、前記第１のスイッチング半導体素子及び前記第２のスイッチング半導体素子の制御を行う制御用半導体チップが搭載され、当該制御用半導体チップの端子が前記第３の金属層、及び／又は前記第４の金属層に接続されたことを特徴とする請求項４に記載の半導体モジュール。
6. 前記第１のスイッチング半導体素子、前記第２のスイッチング半導体素子の少なくともいずれかは、パワーＭＯＳＦＥＴ、又はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする請求項４又は５に記載の半導体モジュール。