CN109727959A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN109727959A
CN109727959A CN201811240917.3A CN201811240917A CN109727959A CN 109727959 A CN109727959 A CN 109727959A CN 201811240917 A CN201811240917 A CN 201811240917A CN 109727959 A CN109727959 A CN 109727959A
Authority
CN
China
Prior art keywords
connector
insulating substrate
metal layer
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811240917.3A
Other languages
English (en)
Inventor
浅井林太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN109727959A publication Critical patent/CN109727959A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

本说明书公开半导体装置及其制造方法。本说明书公开的半导体装置具备：第1半导体元件以及第2半导体元件；第1绝缘基板，具有在绝缘层的两面分别设置有金属层的构造，一方的金属层连接于第1半导体元件；以及第2绝缘基板，具有在绝缘层的两面分别设置有金属层的构造，一方的金属层连接于第2半导体元件。该半导体装置中的第1绝缘基板的一方的金属层经由连接器电连接于第2绝缘基板的一方的金属层。该连接器由与第1绝缘基板以及第2绝缘基板分开的部件构成，连接器的一端接合于第1绝缘基板的一方的金属层，连接器的另一端接合于第2绝缘基板的一方的金属层。

Description

半导体装置及其制造方法
技术领域
本说明书公开的技术涉及半导体装置及其制造方法。
背景技术
在日本特开2015-57807号公报中公开了半导体装置。该半导体装置具备第1半导体元件以及第2半导体元件、与第1半导体元件连接的第1金属体、以及与第2半导体元件连接的第2金属体。该半导体装置中的第1金属体经由连接器电连接于第2金属体。该连接器与第1金属体以及第2金属体中的至少一方一体地设置。
发明内容
根据上述半导体装置的结构，在制造工序中，能够使连接器与其它部件的定位精度良好地安装。另一方面，作为这样的半导体装置的一种，有时采用绝缘基板代替金属体。在此，绝缘基板主要为在电力系统的电路中所使用的基板，例如具有在由陶瓷构成的绝缘层的两面分别设置有铜、铝等的金属层的构造。在采用绝缘基板的情况下，考虑在与半导体元件连接的金属层预先一体地形成连接器。然而，在绝缘基板的制造中，在将金属层接合于绝缘层时需要进行高温处理，当在该金属层预先形成有连接器时，连接器因高温而软化，有可能会变形。如果使用这样的连接器来制造半导体装置，则无法在正确的位置或以正确的姿势连接两个绝缘基板。本说明书提供防止在使用了具有连接器的绝缘基板的半导体装置的制造中连接器变形的技术。
本说明书公开的半导体装置具备：第1半导体元件以及第2半导体元件；第1绝缘基板，具有在绝缘层的两面分别设置有金属层的构造，一方的金属层连接于第1半导体元件；以及第2绝缘基板，具有在绝缘层的两面分别设置有金属层的构造，一方的金属层连接于第2半导体元件。该半导体装置中的第1绝缘基板的一方的金属层经由连接器电连接于第2绝缘基板的一方的金属层。该连接器由与第1绝缘基板以及第2绝缘基板分开的部件构成，连接器的一端接合于第1绝缘基板的一方的金属层，连接器的另一端接合于第2绝缘基板的一方的金属层。
在上述半导体装置中，连接器由与第1绝缘基板以及第2绝缘基板分开的部件构成，连接器的一端接合于第1绝缘基板的一方的金属层，连接器的另一端接合于第2绝缘基板的一方的金属层。根据这样的结构，在制造半导体装置时，无需将连接器预先设置于第1绝缘基板以及第2绝缘基板，作为与第1绝缘基板以及第2绝缘基板分开的部件，能够单独地准备连接器。由此，在准备第1绝缘基板以及第2绝缘基板的阶段，连接器不会受到高温处理的影响，能够防止连接器变形。
本说明书公开上述半导体装置的制造方法。该制造方法具备分别准备第1绝缘基板、第2绝缘基板以及连接器的工序、以及将连接器的一端接合于第1绝缘基板的一方的金属层，并且将连接器的另一端接合于第2绝缘基板的一方的金属层的工序。根据这样的结构，在准备第1绝缘基板以及第2绝缘基板的阶段，连接器不会受到高温处理的影响，能够防止连接器变形。
附图说明
图1是示出实施例1的半导体装置10的内部构造的剖视图。
图2是说明实施例1的连接器60的结构的图。
图3是说明半导体装置10的制造方法的图，示出在第1下侧绝缘基板26上堆叠第1半导体元件20以及第1导体隔件24，形成第1层叠体X1，在第2下侧绝缘基板46上堆叠第2半导体元件40以及第2导体隔件44，形成第2层叠体X2的方式。
图4是说明半导体装置10的制造方法的图，示出将反转后的第1层叠体X1以及第二层叠体X2接合于第1上侧绝缘基板22以及第2上侧绝缘基板42之上，并且将连接器60接合于预定的接合部位的方式。
图5是说明实施例2的连接器160的结构的图。
图6是说明实施例3的连接器260的结构的图。
图7是说明实施例4的连接器360的结构的图。
图8是说明实施例5的连接器460的结构的图。
图9是说明实施例6的连接器560的结构的图。
具体实施方式
在本技术的一个实施方式中，在第1绝缘基板和第2绝缘基板中的至少一方，在一方的金属层形成有凹部，连接器的一端或者另一端连接于凹部。根据这样的结构，在半导体装置的制造中，能够使连接器位置精度良好地接合于第1绝缘基板和第2绝缘基板中的至少一方。此时，凹部既可以按照直至金属层的厚度的一部分为止的深度形成，也可以按照遍及金属层的厚度的整体的深度形成，并到达绝缘层。
在本技术的一个实施方式中，第1绝缘基板的所述一方的金属层的至少一部分与所述第2绝缘基板的所述一方的金属层的至少一部分对置。根据这样的结构，能够垂直地将连接器从第1绝缘基板的一方的金属层连接到第2绝缘基板的一方的金属层，能够使连接器简单地接合于第1绝缘基板以及第2绝缘基板。
以下，参照附图，详细地说明本发明的代表性且非限定性的具体例。该详细的说明仅仅意图将用于实施本发明的优选的例子的详细内容示出给本领域技术人员，并不意图限定本发明的范围。另外，关于以下所公开的追加性的特征及发明，为了提供进一步被改善的半导体装置及其使用方法以及制造方法，能够与其它特征、发明分开地或者一起使用。
另外，在以下的详细的说明中被公开的特征、工序的组合当在最广的意义中实施本发明时不是必须的，是仅用于特别说明本发明的代表性的具体例而记载的。进而，关于上述以及下述代表性的具体例的各种特征、及记载于独立以及从属权利要求的各种特征，当提供本发明的追加性且有用的实施方式时，并不是必须像记载于此处的具体例那样或者像所列举的顺序那样组合。
关于本说明书以及/或者专利权利要求书所记载的所有的特征，意图与实施例以及/或者权利要求所记载的特征的结构分开地，作为针对申请最初的公开及所请求的特定事项的限定，单独地且相互独立地被公开。进而，关于与所有的数值范围以及群组或者集合有关的记载，作为针对申请最初的公开及所请求的特定事项的限定，具有公开它们的中间的结构的意图。
【实施例】
(实施例1)参照附图，说明实施例1的半导体装置10。如图1所示，半导体装置10具备第1半导体元件20、第2半导体元件40以及密封体70。第1半导体元件20以及第2半导体元件40密封于密封体70的内部。密封体70不被特别限定，例如由环氧树脂这样的热硬化性树脂构成。第1半导体元件20以及第2半导体元件40的具体的种类、构造不被特别限定，例如为MOSFET(Metal－Oxide－Semiconductor Field－Effect Transistor，金属氧化物半导体场效应晶体管)或者IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)。第1半导体元件20以及第2半导体元件40所使用的材料也不被特别限定，例如可以为硅(Si)，碳化硅(SiC)或者氮化镓(GaN)这样的氮化物半导体。
第1半导体元件20具有上表面电极20a和下表面电极20b。上表面电极20a位于第1半导体元件20的上表面，下表面电极20b位于第1半导体元件20的下表面。同样地，第2半导体元件40具有上表面电极40a和下表面电极40b。上表面电极40a位于第2半导体元件40的上表面，下表面电极40b位于第2半导体元件40的下表面。构成第1半导体元件20以及第2半导体元件40的上表面电极20a、40a以及下表面电极20b、40b的材料也不被特别限定，例如能够采用铝系列或者其它金属。
半导体装置10还具备第1上侧绝缘基板22、第1导体隔件24以及第1下侧绝缘基板26。第1上侧绝缘基板22具有绝缘层28、设置于绝缘层28的一方侧的内侧金属层30、以及设置于绝缘层28的另一方侧的外侧金属层32。内侧金属层30与外侧金属层32通过绝缘层28相互绝缘。第1上侧绝缘基板22的内侧金属层30经由第1导体隔件24电连接于第1半导体元件20的上表面电极20a。虽然不被特别限定，但在本实施例中，对于该连接采用焊接，在第1上侧绝缘基板22与第1导体隔件24之间、以及第1导体隔件24与第1半导体元件20之间分别形成有焊料层23、25。进而，在第1上侧绝缘基板22的内侧金属层30形成有凹部30a。连接器60的接合部60a通过焊接接合于凹部30a，这将在后面叙述。
作为一个例子，本实施例中的第1上侧绝缘基板22为DBC(Direct Bonded Copper，直接敷铜)基板。绝缘层28例如由氧化铝、氮化硅、氮化铝等这样的陶瓷构成，内侧金属层30和外侧金属层32分别由铜构成。但是，第1上侧绝缘基板22不限定于DBC基板，作为一个例子，也可以为在绝缘层28的两面接合有高纯度铝的DBA(Direct Bonded Aluminum，直接敷铝)基板。关于绝缘层28，不限定于陶瓷，也可以由其它绝缘体构成。关于内侧金属层30和外侧金属层32，不限定于铜或铝，也可以由其它金属构成。而且，关于绝缘层28与各金属层30、32之间的接合构造，也不被特别限定。另外，本实施例中的第1导体隔件24例如由铜或者其它金属这样的导体构成。
第1下侧绝缘基板26具有绝缘层34、设置于绝缘层34的一方侧的内侧金属层36、以及设置于绝缘层34的另一方侧的外侧金属层38。内侧金属层36与外侧金属层38通过绝缘层34相互绝缘。第1下侧绝缘基板26的内侧金属层36电连接于第1半导体元件20的下表面电极20b。虽然不被特别限定，但在本实施例中，对于该连接采用焊接，在第1半导体元件20与第1下侧绝缘基板26之间形成有焊料层27。
作为一个例子，本实施例中的第1下侧绝缘基板26为DBC基板。绝缘层34例如由氧化铝、氮化硅、氮化铝等这样的陶瓷构成，内侧金属层36和外侧金属层38分别由铜构成。但是，第1下侧绝缘基板26不限定于DBC基板，作为一个例子，也可以为在绝缘层28的两面接合有高纯度铝的DBA基板。关于绝缘层34，不限定于陶瓷，也可以由其它绝缘体构成。关于内侧金属层36和外侧金属层38，不限定于铜或铝，也可以由其它金属构成。而且，关于绝缘层34与各金属层36、38之间的接合构造，也不被特别限定。此外，第1下侧绝缘基板26既可以具有与第1上侧绝缘基板22同样的结构，也可以具有不同的结构。
第1上侧绝缘基板22的外侧金属层32在密封体70的上表面70a露出。由此，第1上侧绝缘基板22不仅构成半导体装置10的电路的一部分，还作为主要将第1半导体元件20的热释放到外部的散热板发挥功能。同样地，第1下侧绝缘基板26的外侧金属层38在密封体70的下表面70b露出。由此，关于第1下侧绝缘基板26，也不仅构成半导体装置10的电路的一部分，还作为主要将第1半导体元件20的热释放到外部的散热板发挥功能。这样，本实施例的半导体装置10具有外侧金属层32、38在密封体70的上下的两面70a、70b露出的两面冷却构造。
半导体装置10还具备第2上侧绝缘基板42、第2导体隔件44以及第2下侧绝缘基板46。第2上侧绝缘基板42具有绝缘层48、设置于绝缘层48的一方侧的内侧金属层50、以及设置于绝缘层48的另一方侧的外侧金属层52。内侧金属层50与外侧金属层52通过绝缘层48相互绝缘。第2上侧绝缘基板42的内侧金属层50经由第2导体隔件44电连接于第2半导体元件40的上表面电极40a。虽然不被特别限定，但在本实施例中，对于该连接采用焊接，在第2上侧绝缘基板42与第2导体隔件44之间、以及第2导体隔件44与第2半导体元件40之间分别形成有焊料层43、45。
作为一个例子，本实施例中的第2上侧绝缘基板42为DBC基板。但是，与前述第1上侧绝缘基板22同样地，第2上侧绝缘基板42的具体的结构不被特别限定。作为构成绝缘层48的绝缘体、构成各金属层50、52的金属，能够采用各种材料。关于绝缘层48与各金属层50、52之间的接合构造，也不被特别限定。另外，本实施例中的第2导体隔件44例如由铜或者其它金属这样的导体构成。
第2下侧绝缘基板46具有绝缘层54、设置于绝缘层54的一方侧的内侧金属层56、以及设置于绝缘层54的另一方侧的外侧金属层58。内侧金属层56与外侧金属层58通过绝缘层54相互绝缘。第2下侧绝缘基板46的内侧金属层56电连接于第2半导体元件40的下表面电极40b。虽然不被特别限定，但在本实施例中，对于该连接采用焊接，在第2半导体元件40与第2下侧绝缘基板46之间形成有焊料层47。进而，在第2下侧绝缘基板46的内侧金属层56形成有凹部56a。连接器60的接合部60b通过焊接接合于凹部56a，这将在后面叙述。
作为一个例子，本实施例中的第2下侧绝缘基板46为DBC基板。但是，与前述第1下侧绝缘基板26同样地，第2下侧绝缘基板46的具体的结构不被特别限定，作为构成绝缘层54的绝缘体、及构成各金属层56、58的金属，能够采用各种材料。关于绝缘层54与各金属层56、58之间的接合构造，也不被特别限定。
如图1、2所示，半导体装置10还具有由导体构成的连接器60。连接器60具有与第1上侧绝缘基板22接合的第1接合部60a和与第2下侧绝缘基板46接合的第2接合部60b。第1接合部60a位于连接器60的一端，第2接合部60b位于连接器60的另一端。连接器60位于密封体70的内部，将第1上侧绝缘基板22的内侧金属层30与第2下侧绝缘基板46的内侧金属层56之间进行电连接。由此，第1半导体元件20与第2半导体元件40经由连接器60串联地连接。根据这样的结构，无需将连接器60预先设置于第1上侧绝缘基板22以及第2下侧绝缘基板46。因此，作为与第1上侧绝缘基板22以及第2下侧绝缘基板46分开的部件，能够单独地准备连接器60。由此，在准备第1上侧绝缘基板22以及第2下侧绝缘基板46的阶段，连接器60不会受到高温处理的影响，能够防止连接器60变形。在此，作为一个例子，连接器60能够由铜构成。
如前所述，在实施例1中，在与连接器60接合的第1上侧绝缘基板22以及第2下侧绝缘基板46的各内侧金属层30、56分别设置有凹部30a、56a。这些凹部30a、56a的深度(各内侧金属层30、56的厚度方向上的尺寸)不被特别限定。作为一个例子，这些凹部30a、56a按照直至内侧金属层30、56的厚度的一部分为止的深度形成即可，由此能够容易地进行连接器60的定位。连接器60的第1接合部60a通过焊接接合于第1上侧绝缘基板22的内侧金属层30的凹部30a，连接器60的第2接合部60b通过焊接接合于第2下侧绝缘基板46的内侧金属层56的凹部56a。设置于内侧金属层30、56的凹部30a、56a无需设置于这两方，设置于任意一方的内侧金属层30、56即可。在该情况下，也能够在半导体装置10的制造中，使连接器60位置精度良好地接合于第1上侧绝缘基板22和第2下侧绝缘基板46中的至少一方。
参照图3、4，说明实施例1的半导体装置10的制造方法(在此，各部件的组合工序)。如图3所示，首先准备第1下侧绝缘基板26以及第2下侧绝缘基板46。接着，在第1下侧绝缘基板26的内侧金属层36上，按照第1半导体元件20、第1导体隔件24的顺序接合，形成第1层叠体X1。此时，第1下侧绝缘基板26的内侧金属层36与第1半导体元件20之间、第1半导体元件20与第1导体隔件24之间分别利用焊料层27、25接合。同样地，在第2下侧绝缘基板46的内侧金属层56上，也按照第2半导体元件40、第2导体隔件44的顺序接合，形成第二层叠体X2。此时，第2下侧绝缘基板46的内侧金属层56与第2半导体元件40之间、第2半导体元件40与第2导体隔件44之间分别利用焊料层47、45接合。
在接下来的工序中，如图4所示，将第1层叠体X1、第二层叠体X2、第1上侧绝缘基板22、第2上侧绝缘基板42以及连接器60分别安装到预定位置。首先准备第1上侧绝缘基板22以及第2上侧绝缘基板42，在定位夹具80上，以第1上侧绝缘基板22(图4右侧)以及第2上侧绝缘基板42(图4左侧)的内侧金属层30、50分别成为上侧的方式配置。接着，将在图3中形成的第1层叠体X1，使第1导体隔件24成为下侧，并经由焊料23’配置于第1上侧绝缘基板22的内侧金属层30之上。同样地，将在图3中形成的第二层叠体X2，使第2导体隔件44成为下侧，并经由焊料43’配置于第2上侧绝缘基板42的内侧金属层50之上。此时，连接器60的第1接合部60a经由焊料62配置于第1上侧绝缘基板22的内侧金属层30的凹部30a上。同样地，连接器60的第2接合部60b经由焊料63配置于第2下侧绝缘基板46的内侧金属层56的凹部56a上。
在此，作为一个例子，也可以将用于第1层叠体X1以及第二层叠体X2各自的高度匹配的夹具82、84设置于第1上侧绝缘基板22以及第2上侧绝缘基板42的各内侧金属层30、50上，并进行引导。同样地，作为一个例子，对于连接器60，也可以将高度匹配的夹具86设置于定位夹具80上。由此，能够精度良好地配置各部件。之后，通过回流工序，将各焊料23’、43’、62、63分别熔融而进行焊接，完成各部件的安装。在此，用于焊接的焊料作为一个例子可以是片材形状的焊料。通过进行这样的制造方法，在准备第1上侧绝缘基板22以及第2下侧绝缘基板46的阶段，连接器60不会受到高温处理的影响，能够防止连接器60变形。除了上述半导体装置10的制造工序之外，半导体装置10能够按照与以往同样的制造工序制造。
(实施例2)参照图5，说明实施例2的半导体装置。在实施例2的半导体装置中，与实施例1的半导体装置10相比，只有连接器160的结构被变更。因而，在此，仅说明连接器160和与此关联的绝缘基板122、126、142、146。在实施例2中，第1上侧绝缘基板122以及第2下侧绝缘基板146的各内侧金属层130、156中的、各自的凹部130a、156a的形状与实施例1不同。另外，连接器160的接合部160c、160d位于连接器160的各端面，在这点上与实施例1不同，这将在后面叙述。关于实施例2中的其它结构，遵循实施例1，省略说明。连接器160具有与第1上侧绝缘基板122接合的第1接合部160c和与第2下侧绝缘基板146接合的第2接合部160d。第1接合部160c位于连接器160的一端，第2接合部160d位于连接器160的另一端。连接器160将第1上侧绝缘基板122的内侧金属层130与第2下侧绝缘基板146的内侧金属层156之间进行电连接。根据这样的结构，无需将连接器160预先设置于第1上侧绝缘基板122以及第2下侧绝缘基板146。因此，作为与第1上侧绝缘基板122以及第2下侧绝缘基板146分开的部件，能够单独地准备连接器160。由此，在准备第1上侧绝缘基板122以及第2下侧绝缘基板146的阶段，连接器160不会受到高温处理的影响，能够防止连接器160变形。在此，作为一个例子，连接器160能够由铜构成。
在实施例2中，在与连接器160接合的第1上侧绝缘基板122以及第2下侧绝缘基板146的各内侧金属层130、156分别设置有凹部130a、156a。作为一个例子，这些凹部130a、156a也可以按照遍及内侧金属层130、156的厚度的整体的深度形成，并到达绝缘层128、154。根据这样的结构，在制造各绝缘基板122、146的阶段，易于在与绝缘层128、154接合之前的内侧金属层130、156形成凹部130a、156a。连接器160的第1接合部160c通过焊接接合于第1上侧绝缘基板122的内侧金属层130的凹部130a。同样地，连接器160的第2接合部160d通过焊接接合于第2下侧绝缘基板146的内侧金属层156的凹部156a。在此，凹部130a、156a的厚度达至绝缘层128、154，所以在连接器60的端面设置有接合部160c、160d。设置于内侧金属层130、156的凹部130a、156a无需设置于这两方，设置于任意一方的内侧金属层130、156即可。在该情况下，也能够在半导体装置的制造中，使连接器160位置精度良好地接合于第1上侧绝缘基板122和第2下侧绝缘基板146中的至少一方。
(实施例3)参照图6，说明实施例3的半导体装置。在实施例3的半导体装置中，与实施例1的半导体装置10相比，只有连接器260的结构被变更。因而，在此，仅说明连接器260和与此关联的绝缘基板222、226、242、246。在实施例2中，在第1上侧绝缘基板222以及第2下侧绝缘基板246的各内侧金属层230、256未形成凹部。在这点上，与实施例1不同。关于实施例3中的其它结构，遵循实施例1，省略说明。连接器260具有与第1上侧绝缘基板222接合的第1接合部260a和与第2下侧绝缘基板246接合的第2接合部260b。第1接合部260a位于连接器260的一端，第2接合部260b位于连接器260的另一端。连接器260将第1上侧绝缘基板222的内侧金属层230与第2下侧绝缘基板246的内侧金属层256之间进行电连接。根据这样的结构，无需将连接器260预先设置于第1上侧绝缘基板222以及第2下侧绝缘基板246。因此，作为与第1上侧绝缘基板222以及第2下侧绝缘基板246分开的部件，能够单独地准备连接器260。由此，在准备第1上侧绝缘基板222以及第2下侧绝缘基板246的阶段，连接器260不会受到高温处理的影响，能够防止连接器260变形。在此，作为一个例子，连接器260能够由铜构成。
(实施例4)参照图7，说明实施例4的半导体装置。在实施例4的半导体装置中，与实施例1的半导体装置10相比，只有连接器360的结构被变更。因而，在此，仅说明连接器360和与此关联的绝缘基板322、326、342、346。在实施例4中，连接器360的形状与实施例1不同。连接器360具有与绝缘基板322、326、342、346平行的水平部364和与绝缘基板322、326、342、346垂直的垂直部366、368。关于实施例4中的其它结构，遵循实施例1，省略说明。连接器360具有与第1上侧绝缘基板322接合的第1接合部360a和与第2下侧绝缘基板346接合的第2接合部360b。第1接合部360a位于连接器360的一端，第2接合部360b位于连接器360的另一端。连接器360将第1上侧绝缘基板322的内侧金属层330与第2下侧绝缘基板346的内侧金属层356之间进行电连接。根据这样的结构，无需将连接器360预先设置于第1上侧绝缘基板322以及第2下侧绝缘基板346。因此，作为与第1上侧绝缘基板322以及第2下侧绝缘基板346分开的部件，能够单独地准备连接器360。由此，在准备第1上侧绝缘基板322以及第2下侧绝缘基板346的阶段，连接器360不会受到高温处理的影响，能够防止连接器360变形。在此，作为一个例子，连接器360能够由铜构成。
在实施例4中，在与连接器360接合的第1上侧绝缘基板322以及第2下侧绝缘基板346的各内侧金属层330、356分别设置有凹部330a、356a。这些凹部330a、356a的深度(各内侧金属层330、356的厚度方向上的尺寸)不被特别限定。作为一个例子，这些凹部330a、356a按照直至内侧金属层330、356的厚度的一部分为止的深度形成即可，由此能够容易地进行连接器360的定位。连接器360的第1接合部360a通过焊接接合于第1上侧绝缘基板322的内侧金属层330的凹部330a，连接器360的第2接合部360b通过焊接接合于第2下侧绝缘基板346的内侧金属层356的凹部356a。设置于内侧金属层330、356的凹部330a、356a无需设置于这两方，设置于任意一方的内侧金属层330、356即可。在该情况下，也能够在半导体装置的制造中，使连接器360位置精度良好地接合于第1上侧绝缘基板322和第2下侧绝缘基板346中的至少一方。
另外，实施例4中的连接器360具有与绝缘基板322、326、342、346平行的水平部364和与绝缘基板322、326、342、346垂直的垂直部366、368。由此，基于夹具的连接器360的固定变得容易，能够简单地进行连接器360的定位。
(实施例5)参照图8，说明实施例5的半导体装置。在实施例5的半导体装置中，与实施例1的半导体装置相比，只有连接器460的结构被变更。因而，在此，仅说明连接器460和与此关联的绝缘基板422、426、442、446。在实施例5中，连接器460的制作方法与实施例1不同。连接器460与实施例4同样地具有与绝缘基板422、426、442、446平行的水平部464和与绝缘基板422、426、442、446垂直的垂直部466、468。进而，连接器460也可以具有分割为构成连接器460的各部件464、466、468的构造，之后通过焊接将各个进行接合来形成一体的连接器460。关于实施例5中的其它结构，遵循实施例1，省略说明。连接器460具有与第1上侧绝缘基板422接合的第1接合部460a和与第2下侧绝缘基板446接合的第2接合部460b。第1接合部460a位于连接器460的一端，第2接合部460b位于连接器460的另一端。连接器460将第1上侧绝缘基板422的内侧金属层430与第2下侧绝缘基板446的内侧金属层456之间进行电连接。根据这样的结构，无需将连接器460预先设置于第1上侧绝缘基板422以及第2下侧绝缘基板446。因此，作为与第1上侧绝缘基板422以及第2下侧绝缘基板446分开的部件，能够单独地准备连接器460。由此，在准备第1上侧绝缘基板422以及第2下侧绝缘基板446的阶段，连接器460不会受到高温处理的影响，能够防止连接器460变形。在此，作为一个例子，连接器460能够由铜构成。
在实施例5中，在与连接器460接合的第1上侧绝缘基板422以及第2下侧绝缘基板446的各内侧金属层430、456分别设置有凹部430a、456a。这些凹部430a、456a的深度(各内侧金属层430、456的厚度方向上的尺寸)不被特别限定。作为一个例子，这些凹部430a、456a按照直至内侧金属层430、456的厚度的一部分为止的深度形成即可，由此，能够容易地进行连接器460的定位。连接器460的第1接合部460a通过焊接接合于第1上侧绝缘基板422的内侧金属层430的凹部430a，连接器460的第2接合部460b通过焊接接合于第2下侧绝缘基板446的内侧金属层456的凹部456a。设置于内侧金属层430、456的凹部430a、456a无需设置于这两方，设置于任意一方的内侧金属层430、456即可。在该情况下，也能够在半导体装置的制造中，使连接器460位置精度良好地接合于第1上侧绝缘基板422和第2下侧绝缘基板446中的至少一方。
另外，实施例5中的连接器460具有与绝缘基板422、426、442、446平行的水平部464和与绝缘基板422、426、442、446垂直的垂直部466、468。进而，连接器460也可以具有分割为构成连接器460的各部件464、466、468的构造，之后通过焊接将各个进行接合来形成一体的连接器460。由此，能够简化连接器460的制造。另外，基于夹具的连接器460的固定变得容易，能够简单地进行连接器460的定位。
(实施例6)参照图9，说明实施例6的半导体装置。在实施例6的半导体装置中，与实施例1的半导体装置10相比，只有连接器560的结构被变更。因而，在此，仅说明连接器560和与此关联的绝缘基板522、526、542、546的结构。在实施例6中，第1上侧绝缘基板522和第2下侧绝缘基板546各自的内侧金属层530和内侧金属层556的一部分对置地配置。另外，在实施例6中，在第1上侧绝缘基板522以及第2下侧绝缘基板546的各内侧金属层530、556未形成凹部。在这些点上与实施例1不同。但是，第1上侧绝缘基板522以及第2下侧绝缘基板546的各内侧金属层530、556有无凹部不被特别限定，也可以与实施例1同样地，在第1上侧绝缘基板522以及第2下侧绝缘基板546的各内侧金属层530、556分别形成凹部。关于该情况下的凹部的深度(各内侧金属层530、556的厚度方向上的尺寸)也同样地不被特别限定。关于实施例6中的其它结构，遵循实施例1，省略说明。连接器560具有与第1上侧绝缘基板522接合的第1接合部560a和与第2下侧绝缘基板546接合的第2接合部560b。第1接合部560a位于连接器560的一端，第2接合部560b位于连接器560的另一端。连接器560将第1上侧绝缘基板522的内侧金属层530与第2下侧绝缘基板546的内侧金属层556之间进行电连接。根据这样的结构，无需将连接器560预先设置于第1上侧绝缘基板522以及第2下侧绝缘基板546。因此，作为与第1上侧绝缘基板522以及第2下侧绝缘基板546分开的部件，能够单独地准备连接器560。由此，在准备第1上侧绝缘基板522以及第2下侧绝缘基板546的阶段，连接器560不会受到高温处理的影响，能够防止连接器560变形。在此，作为一个例子，连接器560能够由铜构成。
另外，在实施例6中，第1上侧绝缘基板522和第2下侧绝缘基板546各自的内侧金属层530和内侧金属层556的一部分对置地配置。由此，能够垂直地将连接器560从第1上侧绝缘基板522的内侧金属层530连接于第2下侧绝缘基板546的内侧金属层556，能够使连接器560简单地接合于第1上侧绝缘基板522以及第2下侧绝缘基板546。进而，与实施例1相比，连接器560的形状也变得简易，所以还能够简化连接器560的制造。

Claims (4)

1.一种半导体装置，具备：
第1半导体元件以及第2半导体元件；
第1绝缘基板，具有在绝缘层的两面分别设置有金属层的构造，一方的金属层连接于所述第1半导体元件；以及
第2绝缘基板，具有在绝缘层的两面分别设置有金属层的构造，一方的金属层连接于所述第2半导体元件，
所述第1绝缘基板的所述一方的金属层经由连接器电连接于所述第2绝缘基板的所述一方的金属层，
所述连接器由与所述第1绝缘基板以及所述第2绝缘基板分开的部件构成，
所述连接器的一端接合于所述第1绝缘基板的所述一方的金属层，所述连接器的另一端接合于所述第2绝缘基板的所述一方的金属层。
2.根据权利要求1所述的半导体装置，其中，
在所述第1绝缘基板和所述第2绝缘基板中的至少一方，在所述一方的金属层形成有凹部，所述连接器的所述一端或者所述另一端连接于所述凹部。
3.根据权利要求1或者2所述的半导体装置，其中，
所述第1绝缘基板的所述一方的金属层的至少一部分与所述第2绝缘基板的所述一方的金属层的至少一部分对置。
4.一种制造方法，是权利要求1所述的半导体装置的制造方法，其中，所述制造方法具备：
分别准备所述第1绝缘基板、所述第2绝缘基板以及所述连接器的工序；以及
将所述连接器的所述一端接合于所述第1绝缘基板的所述一方的金属层，并且将所述连接器的所述另一端接合于所述第2绝缘基板的所述一方的金属层的工序。
CN201811240917.3A 2017-10-31 2018-10-24 半导体装置及其制造方法 Pending CN109727959A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-211335 2017-10-31
JP2017211335A JP2019083294A (ja) 2017-10-31 2017-10-31 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
CN109727959A true CN109727959A (zh) 2019-05-07

Family

ID=66243230

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811240917.3A Pending CN109727959A (zh) 2017-10-31 2018-10-24 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US10658273B2 (zh)
JP (1) JP2019083294A (zh)
CN (1) CN109727959A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861767B2 (en) * 2018-05-11 2020-12-08 Semiconductor Components Industries, Llc Package structure with multiple substrates
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016623A (ja) * 2011-07-04 2013-01-24 Denso Corp 半導体装置
JP2016001644A (ja) * 2014-06-11 2016-01-07 サンケン電気株式会社 半導体モジュール
JP2016115807A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置
CN105794094A (zh) * 2013-12-04 2016-07-20 三菱电机株式会社 半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
DE112009000447B4 (de) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP6221542B2 (ja) 2013-09-16 2017-11-01 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016623A (ja) * 2011-07-04 2013-01-24 Denso Corp 半導体装置
CN105794094A (zh) * 2013-12-04 2016-07-20 三菱电机株式会社 半导体装置
JP2016001644A (ja) * 2014-06-11 2016-01-07 サンケン電気株式会社 半導体モジュール
JP2016115807A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US10658273B2 (en) 2020-05-19
JP2019083294A (ja) 2019-05-30
US20190131217A1 (en) 2019-05-02

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US8823175B2 (en) Reliable area joints for power semiconductors
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
JP6316412B2 (ja) 電力用半導体装置
US9431326B2 (en) Semiconductor device and manufacturing method thereof
EP3198640B1 (en) Method of forming a semiconductor package
US20120175755A1 (en) Semiconductor device including a heat spreader
CN104064529B (zh) 半导体器件、半导体模块以及制造半导体器件和半导体模块的方法
CN109727959A (zh) 半导体装置及其制造方法
US10490491B2 (en) Semiconductor device
US10529656B2 (en) Semiconductor device
US8664765B2 (en) Semiconductor device
WO2017217369A1 (ja) 電力用半導体装置
US10079195B2 (en) Semiconductor chip package comprising laterally extending connectors
EP3690938B1 (en) Semiconductor device and production method therefor
JP6709785B2 (ja) 半導体チップを有する電子システムのためのパッケージ
US20150206864A1 (en) Semiconductor Device
JP2010538483A (ja) 基板プレート、殊にｄｃｂセラミック基板プレートを用いる電子的な構成素子の製造方法および接触接続方法
JP6895307B2 (ja) 半導体装置
US20230238307A1 (en) Dual-side cooling semiconductor packages and related methods
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
US11127714B2 (en) Printed board and semiconductor device
US11398447B2 (en) Semiconductor device and method for producing semiconductor device
JP6064682B2 (ja) 半導体装置
TW201721817A (zh) 功率模組及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190507