JP2019083294A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2019083294A
JP2019083294A JP2017211335A JP2017211335A JP2019083294A JP 2019083294 A JP2019083294 A JP 2019083294A JP 2017211335 A JP2017211335 A JP 2017211335A JP 2017211335 A JP2017211335 A JP 2017211335A JP 2019083294 A JP2019083294 A JP 2019083294A
Authority
JP
Japan
Prior art keywords
insulating substrate
joint
metal layer
inner metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017211335A
Other languages
English (en)
Inventor
林太郎 淺井
Rintaro Asai
林太郎 淺井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2017211335A priority Critical patent/JP2019083294A/ja
Priority to CN201811240917.3A priority patent/CN109727959A/zh
Priority to US16/173,187 priority patent/US10658273B2/en
Publication of JP2019083294A publication Critical patent/JP2019083294A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75705—Mechanical holding means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】継ぎ手を有する絶縁基板を用いた半導体装置の製造において、継ぎ手が変形することを防止する。【解決手段】本明細書が開示する半導体装置は、第１半導体素子及び第２半導体素子と、絶縁層の両面に金属層がそれぞれ設けられた構造を有し、一方の金属層が第１半導体素子に接続される第１絶縁基板と、絶縁層の両面に金属層がそれぞれ設けられた構造を有し、一方の金属層が第２半導体素子に接続される第２絶縁基板とを備える。この半導体装置における第１絶縁基板の一方の金属層は、第２絶縁基板の一方の金属層に、継ぎ手を介して電気的に接続されている。その継ぎ手は、第１絶縁基板及び第２絶縁基板と別部材で構成されており、継ぎ手の一端は、第１絶縁基板の一方の金属層に接合されており、継ぎ手の他端は、第２絶縁基板の一方の金属層に接合されている。【選択図】図１

Description

本明細書が開示する技術は、半導体装置とその製造方法に関する。
特許文献１に、半導体装置が開示されている。この半導体装置は、第１半導体素子及び第２半導体素子と、第１半導体素子に接続される第１金属体と、第２半導体素子に接続される第２金属体とを備える。この半導体装置における第１金属体は、第２金属体に継ぎ手を介して電気的に接続されている。この継ぎ手は、第１金属体及び第２金属体の少なくとも一方と一体になって設けられている。
特開２０１５−５７８０７号公報
上記した半導体装置の構成によると、製造工程において、継ぎ手と他の部材との位置決め精度がよく組み付けを行うことが可能となる。一方、このような半導体装置の一種として、金属体の代わりに絶縁基板を採用することがある。ここで、絶縁基板は主に電力系の回路に用いられる基板であり、例えばセラミックで構成された絶縁層の両面に、銅やアルミニウム等による金属層がそれぞれ設けられた構造を有する。絶縁基板を採用する場合、半導体素子と接続される金属層に、予め継ぎ手を一体に形成しておくことが考えられる。しかしながら、絶縁基板の製造では、絶縁層に金属層を接合する際に高温処理をする必要があり、その金属層に継ぎ手が予め形成されていると、高温によって継ぎ手が軟化し、変形する可能性がある。このような継ぎ手を用いて半導体装置が製造されると、二つの絶縁基板を正しい位置や姿勢で接続することができない。本明細書は、継ぎ手を有する絶縁基板を用いた半導体装置の製造において、継ぎ手が変形することを防止する技術を提供する。
本明細書が開示する半導体装置は、第１半導体素子及び第２半導体素子と、絶縁層の両面に金属層がそれぞれ設けられた構造を有し、一方の金属層が第１半導体素子に接続される第１絶縁基板と、絶縁層の両面に金属層がそれぞれ設けられた構造を有し、一方の金属層が第２半導体素子に接続される第２絶縁基板とを備える。この半導体装置における第１絶縁基板の一方の金属層は、第２絶縁基板の一方の金属層に、継ぎ手を介して電気的に接続されている。その継ぎ手は、第１絶縁基板及び第２絶縁基板と別部材で構成されており、継ぎ手の一端は、第１絶縁基板の一方の金属層に接合されており、継ぎ手の他端は、第２絶縁基板の一方の金属層に接合されている。
上記の半導体装置では、継ぎ手は、第１絶縁基板及び第２絶縁基板と別部材で構成されており、継ぎ手の一端は、第１絶縁基板の一方の金属層に接合されており、継ぎ手の他端は、第２絶縁基板の一方の金属層に接合されている。このような構成によると、半導体装置を製造するときに、第１絶縁基板及び第２絶縁基板へ継ぎ手を予め設けておく必要がなく、第１絶縁基板及び第２絶縁基板とは別部材として、継ぎ手を単独で用意することができる。これにより、第１絶縁基板及び第２絶縁基板を用意する段階において、継ぎ手が高温処理の影響を受けることはなく、継ぎ手が変形することを防止することができる。
本明細書は、上記した半導体装置の製造方法を開示する。この製造方法は、第１絶縁基板、第２絶縁基板及び継ぎ手をそれぞれ用意する工程と、第１絶縁基板の一方の金属層に継ぎ手の一端を接合するとともに、第２絶縁基板の一方の金属層に継ぎ手の他端を接合する工程とを備える。このような構成によると、第１絶縁基板及び第２絶縁基板を用意する段階において、継ぎ手が高温処理の影響を受けることはなく、継ぎ手が変形することを防止することができる。
実施例１の半導体装置１０の内部構造を示す断面図である。 実施例１の継ぎ手６０に係る構成を説明する図である。 半導体装置１０の製造方法を説明する図であって、第１下側絶縁基板２６上に第１半導体素子２０及び第１導体スペーサ２４を積み重ね、第１積層体Ｘ１を形成し、第２下側絶縁基板４６上に第２半導体素子４０及び第２導体スペーサ４４を積み重ね、第２積層体Ｘ２を形成する態様を示す。 半導体装置１０の製造方法を説明する図であって、反転させた第１積層体Ｘ１及び第２積層体Ｘ２を、第１上側絶縁基板２２及び第２上側絶縁基板４２の上に接合するとともに、継ぎ手６０を所定の接合箇所に接合する態様を示す。 実施例２の継ぎ手１６０に係る構成を説明する図である。 実施例３の継ぎ手２６０に係る構成を説明する図である。 実施例４の継ぎ手３６０に係る構成を説明する図である。 実施例５の継ぎ手４６０に係る構成を説明する図である。 実施例６の継ぎ手５６０に係る構成を説明する図である。
本技術の一実施形態では、第１絶縁基板と第２絶縁基板の少なくとも一方では、一方の金属層に凹部が形成されており、継ぎ手の一端又は他端が凹部に接続されている。このような構成によると、半導体装置の製造において、第１絶縁基板と第２絶縁基板の少なくとも一方に、継ぎ手を位置精度よく接合させることができる。このとき、凹部は、金属層の厚みの一部までの深さで形成されてもよいし、金属層の厚みの全体に亘る深さで形成され、絶縁層に達していてもよい。
本技術の一実施形態では、第１絶縁基板の前記一方の金属層の少なくとも一部は、前記第２絶縁基板の前記一方の金属層の少なくとも一部に対向している。このような構成によると、第１絶縁基板の一方の金属層から第２絶縁基板の一方の金属層へと垂直に継ぎ手を接続することができ、第１絶縁基板及び第２絶縁基板に継ぎ手を簡単に接合させることができる。
（実施例１）図面を参照して、実施例１の半導体装置１０について説明する。図１に示すように、半導体装置１０は、第１半導体素子２０、第２半導体素子４０及び封止体７０を備える。第１半導体素子２０及び第２半導体素子４０は封止体７０の内部に封止されている。封止体７０は特に限定されないが、例えばエポキシ樹脂といった熱硬化性樹脂で構成されている。第１半導体素子２０及び第２半導体素子４０は、具体的な種類や構造は特に限定されないが、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）又はＩＧＢＴ（Insulated Gate Bipolar Transistor）である。第１半導体素子２０及び第２半導体素子４０に用いられる材料においても特に限定されず、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は、窒化ガリウム（ＧａＮ）といった窒化物半導体であってよい。
第１半導体素子２０は、上面電極２０ａと下面電極２０ｂとを有する。上面電極２０ａは第１半導体素子２０の上面に位置しており、下面電極２０ｂは第１半導体素子２０の下面に位置している。同様に、第２半導体素子４０は、上面電極４０ａと下面電極４０ｂとを有する。上面電極４０ａは第２半導体素子４０の上面に位置しており、下面電極４０ｂは第２半導体素子４０の下面に位置する。第１半導体素子２０及び第２半導体素子４０の上面電極２０ａ、４０ａ及び下面電極２０ｂ、４０ｂを構成する材料も特に限定されず、例えばアルミニウム系又はその他の金属を採用することができる。
半導体装置１０は、第１上側絶縁基板２２と第１導体スペーサ２４と第１下側絶縁基板２６とをさらに備える。第１上側絶縁基板２２は、絶縁層２８と、絶縁層２８の一方側に設けられた内側金属層３０と、絶縁層２８の他方側に設けられた外側金属層３２とを有する。内側金属層３０と外側金属層３２は、絶縁層２８によって互いに絶縁されている。第１上側絶縁基板２２の内側金属層３０は、第１導体スペーサ２４を介して、第１半導体素子２０の上面電極２０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１上側絶縁基板２２と第１導体スペーサ２４との間、及び、第１導体スペーサ２４と第１半導体素子２０との間に、それぞれはんだ層２３、２５が形成されている。さらに、第１上側絶縁基板２２の内側金属層３０には凹部３０ａが形成されている。凹部３０ａには、後述するが、継ぎ手６０の接合部６０ａがはんだ付けによって接合される。
一例ではあるが、本実施例における第１上側絶縁基板２２は、ＤＢＣ（Direct Bonded Copper）基板である。絶縁層２８は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層３０と外側金属層３２とのそれぞれは、銅で構成されている。但し、第１上側絶縁基板２２はＤＢＣ基板に限定されず、一例ではあるが、絶縁層２８の両面に高純度アルミニウムを接合したＤＢＡ(Direct Bonded Aluminum)基板であってもよい。絶縁層２８については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層３０と外側金属層３２とについては、銅やアルミニウムに限定されず、その他の金属で構成されていてもよい。そして、絶縁層２８と各金属層３０、３２との間の接合構造についても、特に限定されない。また、本実施例における第１導体スペーサ２４は、例えば銅又はその他の金属といった導体で構成されている。
第１下側絶縁基板２６は、絶縁層３４と、絶縁層３４の一方側に設けられた内側金属層３６と、絶縁層３４の他方側に設けられた外側金属層３８とを有する。内側金属層３６と外側金属層３８は、絶縁層３４によって互いに絶縁されている。第１下側絶縁基板２６の内側金属層３６は、第１半導体素子２０の下面電極２０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第１半導体素子２０と第１下側絶縁基板２６との間に、はんだ層２７が形成されている。
一例ではあるが、本実施例における第１下側絶縁基板２６は、ＤＢＣ基板である。絶縁層３４は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といったセラミックで構成されており、内側金属層３６と外側金属層３８とのそれぞれは、銅で構成されている。但し、第１下側絶縁基板２６はＤＢＣ基板に限定されず、一例ではあるが、絶縁層２８の両面に高純度アルミニウムを接合したＤＢＡ基板であってもよい。絶縁層３４については、セラミックに限定されず、他の絶縁体で構成されてもよい。内側金属層３６と外側金属層３８とについては、銅やアルミニウムに限定されず、その他の金属で構成されていてもよい。そして、絶縁層３４と各金属層３６、３８との間の接合構造についても、特に限定されない。なお、第１下側絶縁基板２６は、第１上側絶縁基板２２と同様の構成を有していてもよいし、異なる構成を有していてもよい。
第１上側絶縁基板２２の外側金属層３２は、封止体７０の上面７０ａに露出している。これにより、第１上側絶縁基板２２は、半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。同様に、第１下側絶縁基板２６の外側金属層３８は、封止体７０の下面７０ｂに露出している。これにより、第１下側絶縁基板２６についても、半導体装置１０の電気回路の一部を構成するだけでなく、主に第１半導体素子２０の熱を外部に放出する放熱板としても機能する。このように、本実施例の半導体装置１０は、封止体７０の上下の両面７０ａ、７０ｂに外側金属層３２、３８が露出する両面冷却構造を有する。
半導体装置１０は、第２上側絶縁基板４２と第２導体スペーサ４４と第２下側絶縁基板４６とをさらに備える。第２上側絶縁基板４２は、絶縁層４８と、絶縁層４８の一方側に設けられた内側金属層５０と、絶縁層４８の他方側に設けられた外側金属層５２とを有する。内側金属層５０と外側金属層５２は、絶縁層４８によって互いに絶縁されている。第２上側絶縁基板４２の内側金属層５０は、第２導体スペーサ４４を介して、第２半導体素子４０の上面電極４０ａに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２上側絶縁基板４２と第２導体スペーサ４４との間、及び、第２導体スペーサ４４と第２半導体素子４０との間に、それぞれはんだ層４３、４５が形成されている。
一例ではあるが、本実施例における第２上側絶縁基板４２は、ＤＢＣ基板である。但し、前述した第１上側絶縁基板２２と同様に、第２上側絶縁基板４２の具体的な構成は特に限定されない。絶縁層４８を構成する絶縁体や、各金属層５０、５２を構成する金属には、各種の材料を採用することができる。絶縁層４８と各金属層５０、５２との間の接合構造についても、特に限定されない。また、本実施例における第２導体スペーサ４４は、例えば銅又はその他の金属といった導体で構成されている。
第２下側絶縁基板４６は、絶縁層５４と、絶縁層５４の一方側に設けられた内側金属層５６と、絶縁層５４の他方側に設けられた外側金属層５８とを有する。内側金属層５６と外側金属層５８は、絶縁層５４によって互いに絶縁されている。第２下側絶縁基板４６の内側金属層５６は、第２半導体素子４０の下面電極４０ｂに電気的に接続されている。特に限定されないが、本実施例ではこの接続にはんだ付けが採用されており、第２半導体素子４０と第２下側絶縁基板４６との間に、はんだ層４７が形成されている。さらに、第２下側絶縁基板４６の内側金属層５６には凹部５６ａが形成されている。凹部５６ａには、後述するが、継ぎ手６０の接合部６０ｂがはんだ付けによって接合される
一例ではあるが、本実施例における第２下側絶縁基板４６は、ＤＢＣ基板である。但し、前述した第１下側絶縁基板２６と同様に、第２下側絶縁基板４６の具体的な構成は特に限定されず、絶縁層５４を構成する絶縁体や、各金属層５６、５８を構成する金属には、各種の材料を採用することができる。絶縁層５４と各金属層５６、５８との間の接合構造についても、特に限定されない。
図１、２に示すように、半導体装置１０はさらに、導体で構成された継ぎ手６０を有する。継ぎ手６０は、第１上側絶縁基板２２に接合される第１接合部６０ａと、第２下側絶縁基板４６に接合される第２接合部６０ｂとを有する。第１接合部６０ａは、継ぎ手６０の一端に位置しており、第２接合部６０ｂは、継ぎ手６０の他端に位置している。継ぎ手６０は、封止体７０の内部に位置しており、第１上側絶縁基板２２の内側金属層３０と第２下側絶縁基板４６の内側金属層５６との間を電気的に接続している。これにより、第１半導体素子２０と第２半導体素子４０は、継ぎ手６０を介して直列に接続されている。このような構成によると、第１上側絶縁基板２２及び第２下側絶縁基板４６へ継ぎ手６０を予め設けておく必要がない。そのため、第１上側絶縁基板２２及び第２下側絶縁基板４６とは別部材として、継ぎ手６０を単独で用意することができる。これにより、第１上側絶縁基板２２及び第２下側絶縁基板４６を用意する段階において、継ぎ手６０が高温処理の影響を受けることはなく、継ぎ手６０が変形することを防止することができる。ここで、一例ではあるが、継ぎ手６０は銅で構成されることができる。
前述したように、実施例１では、継ぎ手６０に接合される第１上側絶縁基板２２及び第２下側絶縁基板４６の各内側金属層３０、５６に、それぞれ凹部３０ａ、５６ａが設けられている。これらの凹部３０ａ、５６ａの深さ（各内側金属層３０、５６の厚み方向における寸法）は、特に限定されない。一例ではあるが、これらの凹部３０ａ、５６ａは、内側金属層３０、５６の厚みの一部までの深さで形成されていればよく、これによって継ぎ手６０の位置決めを容易に行うことができる。継ぎ手６０の第１接合部６０ａは第１上側絶縁基板２２の内側金属層３０の凹部３０ａにはんだ付けによって接合され、継ぎ手６０の第２接合部６０ｂは第２下側絶縁基板４６の内側金属層５６の凹部５６ａにはんだ付けによって接合されている。内側金属層３０、５６に設けられている凹部３０ａ、５６ａはこれら両方に設けられている必要はなく、どちらか一方の内側金属層３０、５６に設けられていればよい。この場合でも、半導体装置１０の製造において、第１上側絶縁基板２２と第２下側絶縁基板４６の少なくとも一方に、継ぎ手６０を位置精度よく接合させることができる。
図３、４を参照して、実施例１の半導体装置１０の製造方法（ここでは、各部材の組み付け工程）について説明する。図３に示すように、まず第１下側絶縁基板２６及び第２下側絶縁基板４６を用意する。次いで、第１下側絶縁基板２６の内側金属層３６上に第１半導体素子２０、第１導体スペーサ２４の順に接合し、第１積層体Ｘ１を形成する。このとき、第１下側絶縁基板２６の内側金属層３６と第１半導体素子２０との間、第１半導体素子２０と第１導体スペーサ２４との間は、それぞれはんだ層２７、２５によって接合される。同様に、第２下側絶縁基板４６の内側金属層５６上にも第２半導体素子４０、第２導体スペーサ４４の順に接合し、第２積層体Ｘ２を形成する。このとき、第２下側絶縁基板４６の内側金属層５６と第２半導体素子４０との間、第２半導体素子４０と第２導体スペーサ４４との間は、それぞれはんだ層４７、４５によって接合される。
次工程では、図４に示すように、第１積層体Ｘ１、第２積層体Ｘ２、第１上側絶縁基板２２、第２上側絶縁基板４２及び継ぎ手６０をそれぞれ所定位置に組み付けを行う。まず第１上側絶縁基板２２及び第２上側絶縁基板４２を用意し、位置決め治具８０上に第１上側絶縁基板２２（図４右側）及び第２上側絶縁基板４２（図４左側）の内側金属層３０、５０がそれぞれ上側になるように配置する。次いで、図３で形成した第１積層体Ｘ１を、第１導体スペーサ２４を下側にし、はんだ２３’を介して、第１上側絶縁基板２２の内側金属層３０の上に配置する。同様に、図３で形成した第２積層体Ｘ２を、第２導体スペーサ４４を下側にし、はんだ４３’を介して、第２上側絶縁基板４２の内側金属層５０の上に配置する。このとき継ぎ手６０の第１接合部６０ａは、第１上側絶縁基板２２の内側金属層３０の凹部３０ａ上に、はんだ６２を介して配置される。同様に継ぎ手６０の第２接合部６０ｂは、第２下側絶縁基板４６の内側金属層５６の凹部５６ａ上に、はんだ６３を介して配置される。
ここで、一例ではあるが、第１積層体Ｘ１及び第２積層体Ｘ２のそれぞれの高さ合わせのための治具８２、８４を、第１上側絶縁基板２２及び第２上側絶縁基板４２の各内側金属層３０、５０上に設置しガイドさせてもよい。同様に、一例ではあるが、継ぎ手６０においても高さ合わせの治具８６を位置決め治具８０上に設置してもよい。これにより各部材を精度よく配置することができる。その後、リフロー工程により、各はんだ２３’、４３’、６２、６３をそれぞれ溶融してはんだ付けを行い、各部材の組み付けが完成する。ここで、はんだ付けに用いるはんだは、一例ではあるが、シート形状のはんだであってよい。このような製造方法を行うことで、第１上側絶縁基板２２及び第２下側絶縁基板４６を用意する段階において、継ぎ手６０が高温処理の影響を受けることはなく、継ぎ手６０が変形することを防止することができる。上記した半導体装置１０の製造工程を除いて、半導体装置１０は従来と同様の製造工程で製造することができる。
（実施例２）図５を参照して、実施例２の半導体装置について説明する。実施例２の半導体装置では、実施例１の半導体装置１０と比較して、継ぎ手１６０に係る構成のみが変更されている。従って、ここでは継ぎ手１６０とそれに関連する絶縁基板１２２、１２６、１４２、１４６についてのみ説明する。実施例２では、第１上側絶縁基板１２２及び第２下側絶縁基板１４６の各内側金属層１３０、１５６における、それぞれ凹部１３０ａ、１５６ａの形状が、実施例１とは異なっている。また、後述するが、継ぎ手１６０の接合部１６０ｃ、１６０ｄは、継ぎ手２６０の各端面に位置し、この点で実施例１とは異なる。実施例２における他の構成については実施例１に準ずるものとして、説明を省略する。継ぎ手１６０は、第１上側絶縁基板１２２に接合される第１接合部１６０ｃと、第２下側絶縁基板１４６に接合される第２接合部１６０ｄとを有する。第１接合部１６０ｃは、継ぎ手１６０の一端に位置しており、第２接合部１６０ｄは、継ぎ手１６０の他端に位置している。継ぎ手１６０は、第１上側絶縁基板１２２の内側金属層１３０と第２下側絶縁基板１４６の内側金属層１５６との間を電気的に接続している。このような構成によると、第１上側絶縁基板１２２及び第２下側絶縁基板１４６へ継ぎ手２６０を予め設けておく必要がない。そのため、第１上側絶縁基板１２２及び第２下側絶縁基板１４６とは別部材として、継ぎ手１６０を単独で用意することができる。これにより、第１上側絶縁基板１２２及び第２下側絶縁基板１４６を用意する段階において、継ぎ手１６０が高温処理の影響を受けることはなく、継ぎ手１６０が変形することを防止することができる。ここで、一例ではあるが、継ぎ手１６０は銅で構成されることができる。
実施例２では、継ぎ手１６０に接合される第１上側絶縁基板１２２及び第２下側絶縁基板１４６の各内側金属層１３０、１５６に、それぞれ凹部１３０ａ、１５６ａが設けられている。一例ではあるが、これらの凹部１３０ａ、１５６ａは、内側金属層１３０、１５６の厚みの全体に亘る深さで形成され、絶縁層１２８、１５４に達していてもよい。このような構成によると、各絶縁基板１２２、１４６を製造する段階において、絶縁層１２８、１５４に接合される前の内側金属層１３０、１５６に、凹部１３０ａ、１５６ａを形成しやすい。継ぎ手１６０の第１接合部１６０ｃは第１上側絶縁基板１２２の内側金属層１３０の凹部１３０ａにはんだ付けによって接合される。同様に、継ぎ手１６０の第２接合部１６０ｄは第２下側絶縁基板１４６の内側金属層１５６の凹部１５６ａにはんだ付けによって接合される。ここで、凹部１３０ａ、１５６ａの厚みは絶縁層１２８、１５４にまで達しているため、継ぎ手６０の端面に接合部１６０ｃ、１６０ｄが設けられている。内側金属層１３０、１５６に設けられている凹部１３０ａ、１５６ａはこれら両方に設けられている必要はなく、どちらか一方の内側金属層１３０、１５６に設けられていればよい。この場合でも、半導体装置の製造において、第１上側絶縁基板１２２と第２下側絶縁基板１４６の少なくとも一方に、継ぎ手１６０を位置精度よく接合させることができる。
(実施例３) 図６を参照して、実施例３の半導体装置について説明する。実施例３の半導体装置では、実施例１の半導体装置１０と比較して、継ぎ手２６０に係る構成のみが変更されている。従って、ここでは、継ぎ手２６０とそれに関連する絶縁基板２２２、２２６、２４２、２４６についてのみ説明する。実施例２では、第１上側絶縁基板２２２及び第２下側絶縁基板２４６の各内側金属層２３０、２５６に、凹部は形成されていない。この点において、実施例１とは異なっている。実施例３における他の構成については実施例１に準ずるものとして、説明を省略する。継ぎ手２６０は、第１上側絶縁基板２２２に接合される第１接合部２６０ａと、第２下側絶縁基板２４６に接合される第２接合部２６０ｂとを有する。第１接合部２６０ａは、継ぎ手２６０の一端に位置しており、第２接合部２６０ｂは、継ぎ手２６０の他端に位置している。継ぎ手２６０は、第１上側絶縁基板２２２の内側金属層２３０と第２下側絶縁基板２４６の内側金属層２５６との間を電気的に接続している。このような構成によると、第１上側絶縁基板２２２及び第２下側絶縁基板２４６へ継ぎ手２６０を予め設けておく必要がない。そのため、第１上側絶縁基板２２２及び第２下側絶縁基板２４６とは別部材として、継ぎ手２６０を単独で用意することができる。これにより、第１上側絶縁基板２２２及び第２下側絶縁基板２４６を用意する段階において、継ぎ手２６０が高温処理の影響を受けることはなく、継ぎ手２６０が変形することを防止することができる。ここで、一例ではあるが、継ぎ手２６０は銅で構成されることができる。
（実施例４）図７を参照して、実施例４の半導体装置について説明する。実施例４の半導体装置では、実施例１の半導体装置１０と比較して、継ぎ手３６０に係る構成のみが変更されている。従って、ここでは継ぎ手３６０とそれに関連する絶縁基板３２２、３２６、３４２、３４６についてのみ説明する。実施例４では、継ぎ手３６０の形状が実施例１とは異なっている。継ぎ手３６０は、絶縁基板３２２、３２６、３４２、３４６に対して平行な水平部３６４と、絶縁基板３２２、３２６、３４２、３４６に対して垂直な垂直部３６６、３６８を有している。実施例４における他の構成については実施例１に準ずるものとして、説明を省略する。継ぎ手３６０は、第１上側絶縁基板３２２に接合される第１接合部３６０ａと、第２下側絶縁基板３４６に接合される第２接合部３６０ｂとを有する。第１接合部３６０ａは、継ぎ手３６０の一端に位置しており、第２接合部３６０ｂは、継ぎ手３６０の他端に位置している。継ぎ手３６０は、第１上側絶縁基板３２２の内側金属層３３０と第２下側絶縁基板３４６の内側金属層３５６との間を電気的に接続している。このような構成によると、第１上側絶縁基板３２２及び第２下側絶縁基板３４６へ継ぎ手３６０を予め設けておく必要がない。そのため、第１上側絶縁基板３２２及び第２下側絶縁基板３４６とは別部材として、継ぎ手３６０を単独で用意することができる。これにより、第１上側絶縁基板３２２及び第２下側絶縁基板３４６を用意する段階において、継ぎ手３６０が高温処理の影響を受けることはなく、継ぎ手３６０が変形することを防止することができる。ここで、一例ではあるが、継ぎ手３６０は銅で構成されることができる。
実施例４では、継ぎ手３６０に接合される第１上側絶縁基板３２２及び第２下側絶縁基板３４６の各内側金属層３３０、３５６に、それぞれ凹部３３０ａ、３５６ａが設けられている。これらの凹部３３０ａ、３５６ａの深さ（各内側金属層３３０、３５６の厚み方向における寸法）は、特に限定されない。一例ではあるが、これらの凹部３３０ａ、３５６ａは、内側金属層３３０、３５６の厚みの一部までの深さで形成されていればよく、これによって継ぎ手３６０の位置決めを容易に行うことができる。継ぎ手３６０の第１接合部３６０ａは第１上側絶縁基板３２２の内側金属層３３０の凹部３３０ａにはんだ付けによって接合され、継ぎ手３６０の第２接合部３６０ｂは第２下側絶縁基板３４６の内側金属層３５６の凹部３５６ａにはんだ付けによって接合されている。内側金属層３３０、３５６に設けられている凹部３３０ａ、３５６ａはこれら両方に設けられている必要はなく、どちらか一方の内側金属層３３０、３５６に設けられていればよい。この場合でも、半導体装置の製造において、第１上側絶縁基板３２２と第２下側絶縁基板３４６の少なくとも一方に、継ぎ手３６０を位置精度よく接合させることができる。
また実施例４における継ぎ手３６０は、絶縁基板３２２、３２６、３４２、３４６に対して平行な水平部３６４と、絶縁基板３２２、３２６、３４２、３４６に対して垂直な垂直部３６６、３６８を有している。これにより、治具による継ぎ手３６０の固定が容易になり、簡単に継ぎ手３６０の位置決めをすることができる。
（実施例５）図８を参照して、実施例５の半導体装置について説明する。実施例５の半導体装置では、実施例１の半導体装置と比較して、継ぎ手４６０に係る構成のみが変更されている。従って、ここでは継ぎ手４６０とそれに関連する絶縁基板４２２、４２６、４４２、４４６についてのみ説明する。実施例５では、継ぎ手４６０の作製方法が実施例１とは異なっている。継ぎ手４６０は、実施例４と同様に、絶縁基板４２２、４２６、４４２、４４６に対して平行な水平部４６４と、絶縁基板４２２、４２６、４４２、４４６に対して垂直な垂直部４６６、４６８を有している。さらに継ぎ手４６０は、継ぎ手４６０を構成する各部材４６４、４６６、４６８に分割された構造を有しており、後からはんだ付けによって各々を接合して一体の継ぎ手４６０を形成してもよい。実施例５における他の構成については実施例１に準ずるものとして、説明を省略する。継ぎ手４６０は、第１上側絶縁基板４２２に接合される第１接合部４６０ａと、第２下側絶縁基板４４６に接合される第２接合部４６０ｂとを有する。第１接合部４６０ａは、継ぎ手４６０の一端に位置しており、第２接合部４６０ｂは、継ぎ手４６０の他端に位置している。継ぎ手４６０は、第１上側絶縁基板４２２の内側金属層４３０と第２下側絶縁基板４４６の内側金属層４５６との間を電気的に接続している。このような構成によると、第１上側絶縁基板４２２及び第２下側絶縁基板４４６へ継ぎ手４６０を予め設けておく必要がない。そのため、第１上側絶縁基板４２２及び第２下側絶縁基板４４６とは別部材として、継ぎ手４６０を単独で用意することができる。これにより、第１上側絶縁基板４２２及び第２下側絶縁基板４４６を用意する段階において、継ぎ手４６０が高温処理の影響を受けることはなく、継ぎ手４６０が変形することを防止することができる。ここで、一例ではあるが、継ぎ手４６０は銅で構成されることができる。
実施例５では、継ぎ手４６０に接合される第１上側絶縁基板４２２及び第２下側絶縁基板４４６の各内側金属層４３０、４５６に、それぞれ凹部４３０ａ、４５６ａが設けられている。これらの凹部４３０ａ、４５６ａの深さ（各内側金属層４３０、４５６の厚み方向における寸法）は、特に限定されない。一例ではあるが、これら凹部４３０ａ、４５６ａは、内側金属層４３０、４５６の厚みの一部までの深さで形成されていればよく、これによって継ぎ手４６０の位置決めを容易に行うことができる。継ぎ手４６０の第１接合部４６０ａは第１上側絶縁基板４２２の内側金属層４３０の凹部４３０ａにはんだ付けによって接合され、継ぎ手４６０の第２接合部４６０ｂは第２下側絶縁基板４４６の内側金属層４５６の凹部４５６ａにはんだ付けによって接合されている。内側金属層４３０、４５６に設けられている凹部４３０ａ、４５６ａはこれら両方に設けられている必要はなく、どちらか一方の内側金属層４３０、４５６に設けられていればよい。この場合でも、半導体装置の製造において、第１上側絶縁基板４２２と第２下側絶縁基板４４６の少なくとも一方に、継ぎ手４６０を位置精度よく接合させることができる。
また実施例５における継ぎ手４６０は、絶縁基板４２２、４２６、４４２、４４６に対して平行な水平部４６４と、絶縁基板４２２、４２６、４４２、４４６に対して垂直な垂直部４６６、４６８を有している。さらに継ぎ手４６０は、継ぎ手４６０を構成する各部材４６４、４６６、４６８に分割された構造を有しており、後からはんだ付けによって各々を接合して一体の継ぎ手４６０を形成してもよい。これにより、継ぎ手４６０の製造を簡易化することができる。また、治具による継ぎ手４６０の固定が容易になり、簡単に継ぎ手４６０の位置決めをすることができる。
(実施例６)図９を参照して、実施例６の半導体装置について説明する。実施例６の半導体装置では、実施例１の半導体装置１０と比較して、継ぎ手５６０に係る構成のみが変更されている。従って、ここでは継ぎ手５６０とそれに関連する絶縁基板５２２、５２６、５４２、５４６との構成についてのみ説明する。実施例６において、第１上側絶縁基板５２２と第２下側絶縁基板５４６は、それぞれ内側金属層５３０と内側金属層５５６が一部対向して配置されている。また、実施例６では、第１上側絶縁基板５２２及び第２下側絶縁基板５４６の各内側金属層５３０、５５６に、凹部は形成されていない。これらの点において実施例１とは異なっている。但し、第１上側絶縁基板５２２及び第２下側絶縁基板５４６の各内側金属層５３０、５５６の凹部の有無は特に限定されず、実施例１と同様に第１上側絶縁基板５２２及び第２下側絶縁基板５４６の各内側金属層５３０、５５６にそれぞれ凹部が形成されていてもよい。この場合における凹部の深さ（各内側金属層５３０、５５６の厚み方向における寸法）についても同様に、特に限定されない。実施例６における他の構成については実施例１に準ずるものとして、説明を省略する。継ぎ手５６０は、第１上側絶縁基板５２２に接合される第１接合部５６０ａと、第２下側絶縁基板５４６に接合される第２接合部５６０ｂとを有する。第１接合部５６０ａは、継ぎ手５６０の一端に位置しており、第２接合部５６０ｂは、継ぎ手５６０の他端に位置している。継ぎ手５６０は、第１上側絶縁基板５２２の内側金属層５３０と第２下側絶縁基板５４６の内側金属層５５６との間を電気的に接続している。このような構成によると、第１上側絶縁基板５２２及び第２下側絶縁基板５４６へ継ぎ手５６０を予め設けておく必要がない。そのため、第１上側絶縁基板５２２及び第２下側絶縁基板５４６とは別部材として、継ぎ手５６０を単独で用意することができる。これにより、第１上側絶縁基板５２２及び第２下側絶縁基板５４６を用意する段階において、継ぎ手５６０が高温処理の影響を受けることはなく、継ぎ手５６０が変形することを防止することができる。ここで、一例ではあるが、継ぎ手５６０は銅で構成されることができる。
また実施例６では、第１上側絶縁基板５２２と第２下側絶縁基板５４６は、それぞれ内側金属層５３０と内側金属層５５６が一部対向して配置されている。これにより、第１上側絶縁基板５２２の内側金属層５３０から第２下側絶縁基板５４６の内側金属層５５６へと垂直に継ぎ手５６０を接続することができ、第１上側絶縁基板５２２及び第２下側絶縁基板５４６に継ぎ手５６０を簡単に接合させることができる。さらに実施例１と比較して継ぎ手５６０の形状も簡易になるため、継ぎ手５６０の製造も簡易化することができる。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０：半導体装置
２０、４０：半導体素子
２０ａ、４０ａ：上面電極
２０ｂ、４０ｂ：下面電極
２２、１２２、２２２、３２２、４２２、５２２：第１上側絶縁基板
２３、２５、２７、４３、４５，４７：はんだ層
２３'、４３’、６２、６３：はんだ
２４、４４：導体スペーサ
２６、１２６、２２６、３２６、４２６、５２６：第１下側絶縁基板
２８、１２８、２２８、３２８、４２８、５２８：第１上側絶縁基板の絶縁層
３０、１３０、２３０、３３０、４３０、５３０：第１上側絶縁基板の内側金属層
３０ａ、５６ａ、１３０ａ、１５６ａ、３３０ａ、３５６ａ、４３０ａ、４５６ａ：内側金属層の凹部
３２、１３２、２３２、３３２、４３２、５３２：第１上側絶縁基板の外側金属層
３４、１３４、２３４、３３４、４３４、５３４：第１下側絶縁基板の絶縁層
３６、１３６、２３６、３３６、４３６、５３６：第１下側絶縁基板の内側金属層
３８、１３８、２３８、３３８、４３８、５３８：第１下側絶縁基板の外側金属層
４２、１４２、２４２、３４２．４４２、５４２：第２上側絶縁基板
４６、１４６、２４６、３４６、４４６、５４６：第２下側絶縁基板
４８、１４８、２４８、３４８、４４８、５４８：第２上側絶縁基板の絶縁層
５０、１５０、２５０、３５０、４５０、５５０：第２上側絶縁基板の内側金属層
５２、１５２、２５２、３５２、４５２、５５２：第２上側絶縁基板の外側金属層
５４、１５４、２５４、３５４、４５４、５５４：第２下側絶縁基板の絶縁層
５６、１５６、２５６、３５６、４５６、５５６：第２下側絶縁基板の内側金属層
５８、１５８、２５８、３５８、４５８、５５８：第２下側絶縁基板の外側金属層
６０、１６０、２６０、３６０、４６０、５６０：継ぎ手
７０：封止体

Claims (4)

  1. 第１半導体素子及び第２半導体素子と、
    絶縁層の両面に金属層がそれぞれ設けられた構造を有し、一方の金属層が前記第１半導体素子に接続される第１絶縁基板と、
    絶縁層の両面に金属層がそれぞれ設けられた構造を有し、一方の金属層が前記第２半導体素子に接続される第２絶縁基板と、
    を備え、
    前記第１絶縁基板の前記一方の金属層は、前記第２絶縁基板の前記一方の金属層に、継ぎ手を介して電気的に接続されており、
    前記継ぎ手は、前記第１絶縁基板及び前記第２絶縁基板と別部材で構成されており、
    前記継ぎ手の一端は、前記第１絶縁基板の前記一方の金属層に接合されており、前記継ぎ手の他端は、前記第２絶縁基板の前記一方の金属層に接合されている、
    半導体装置。
  2. 前記第１絶縁基板と前記第２絶縁基板の少なくとも一方では、前記一方の金属層に凹部が形成されており、前記継ぎ手の前記一端又は前記他端が前記凹部に接続されている、請求項１に記載の半導体装置。
  3. 前記第１絶縁基板の前記一方の金属層の少なくとも一部は、前記第２絶縁基板の前記一方の金属層の少なくとも一部に対向している、請求項１又は２に記載の半導体装置。
  4. 請求項１に記載の半導体装置の製造方法であって、
    前記第１絶縁基板、前記第２絶縁基板及び前記継ぎ手をそれぞれ用意する工程と、
    前記第１絶縁基板の前記一方の金属層に前記継ぎ手の前記一端を接合するとともに、前記第２絶縁基板の前記一方の金属層に前記継ぎ手の前記他端を接合する工程と、
    を備える製造方法。
JP2017211335A 2017-10-31 2017-10-31 半導体装置とその製造方法 Pending JP2019083294A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017211335A JP2019083294A (ja) 2017-10-31 2017-10-31 半導体装置とその製造方法
CN201811240917.3A CN109727959A (zh) 2017-10-31 2018-10-24 半导体装置及其制造方法
US16/173,187 US10658273B2 (en) 2017-10-31 2018-10-29 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017211335A JP2019083294A (ja) 2017-10-31 2017-10-31 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2019083294A true JP2019083294A (ja) 2019-05-30

Family

ID=66243230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017211335A Pending JP2019083294A (ja) 2017-10-31 2017-10-31 半導体装置とその製造方法

Country Status (3)

Country Link
US (1) US10658273B2 (ja)
JP (1) JP2019083294A (ja)
CN (1) CN109727959A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861767B2 (en) * 2018-05-11 2020-12-08 Semiconductor Components Industries, Llc Package structure with multiple substrates
JP2022046369A (ja) * 2020-09-10 2022-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法
US20220238413A1 (en) * 2021-01-22 2022-07-28 Infineon Technologies Ag Double sided cooling module with power transistor submodules

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2013016623A (ja) * 2011-07-04 2013-01-24 Denso Corp 半導体装置
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置
JP2016001644A (ja) * 2014-06-11 2016-01-07 サンケン電気株式会社 半導体モジュール
JP2016115807A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221542B2 (ja) 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
JP6104407B2 (ja) * 2013-12-04 2017-03-29 三菱電機株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041752A (ja) * 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP2014060410A (ja) * 2008-04-09 2014-04-03 Fuji Electric Co Ltd 半導体装置
JP2013016623A (ja) * 2011-07-04 2013-01-24 Denso Corp 半導体装置
JP2016001644A (ja) * 2014-06-11 2016-01-07 サンケン電気株式会社 半導体モジュール
JP2016115807A (ja) * 2014-12-15 2016-06-23 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
US20190131217A1 (en) 2019-05-02
US10658273B2 (en) 2020-05-19
CN109727959A (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
JP5414644B2 (ja) 半導体装置
US9502327B2 (en) Semiconductor device and method for manufacturing the same
WO2020071185A1 (ja) 半導体装置および半導体装置の製造方法
JP6591808B2 (ja) パワーモジュールおよびインバータ装置
JP2009224560A (ja) 半導体装置およびその製造方法
JP2019083294A (ja) 半導体装置とその製造方法
WO2020255663A1 (ja) 半導体装置及び半導体装置の製造方法
WO2020208739A1 (ja) 半導体装置
US11201099B2 (en) Semiconductor device and method of manufacturing the same
JP2006190728A (ja) 電力用半導体装置
JP2019083292A (ja) 半導体装置
JP7074046B2 (ja) 半導体装置とその製造方法
JP7419906B2 (ja) 回路構成体
JPWO2015097748A1 (ja) 電力変換装置
JP7147186B2 (ja) 半導体装置
US11037870B2 (en) Electronic module, lead frame and manufacturing method for electronic module
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP2021019065A (ja) 半導体装置
JP2019067950A (ja) 半導体装置の製造方法
JP7095641B2 (ja) 半導体装置
JP2020061427A (ja) 半導体モジュール
JP7452146B2 (ja) 回路構成体
WO2024048187A1 (ja) 半導体装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220301