JP6104407B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6104407B2
JP6104407B2 JP2015551328A JP2015551328A JP6104407B2 JP 6104407 B2 JP6104407 B2 JP 6104407B2 JP 2015551328 A JP2015551328 A JP 2015551328A JP 2015551328 A JP2015551328 A JP 2015551328A JP 6104407 B2 JP6104407 B2 JP 6104407B2
Authority
JP
Japan
Prior art keywords
switching element
power switching
temperature
collector
gate voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015551328A
Other languages
English (en)
Other versions
JPWO2015083250A1 (ja
Inventor
英夫 河面
英夫 河面
武志 王丸
武志 王丸
省二 斉藤
省二 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2015083250A1 publication Critical patent/JPWO2015083250A1/ja
Application granted granted Critical
Publication of JP6104407B2 publication Critical patent/JP6104407B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0503—13th Group
    • H01L2924/05032—AlN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1207—Resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20106—Temperature range 200 C=<T<250 C, 473.15 K =<T < 523.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20107—Temperature range 250 C=<T<300 C, 523.15K =<T< 573.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20108—Temperature range 300 C=<T<350 C, 573.15K =<T< 623.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30101—Resistance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明は半導体装置に関し、特に、電力機器に使用される半導体装置に関する。
電力機器に使用される従来の半導体装置においては、電力用半導体素子への通電時の発熱が熱ストレスとして当該電力用半導体素子に印加されるため、その下面に設けられたはんだ部に応力が加わり、はんだクラックが発生することが知られている。
はんだクラックが進行すると電力用半導体素子の熱抵抗値が増大し、耐熱限界を超えて電力用半導体素子が破壊される可能性がある。
特許文献１では、電力用半導体素子をオンオフ制御した場合の電力用半導体素子の熱抵抗値を演算によって求め、得られた熱抵抗値に基づいて電力用半導体素子の製品寿命を判定し、必要によってはコレクタ電流値を制限する制御を行うことが開示されている。
特開２００３−９５４１号公報
以上説明した特許文献１では、電力用半導体素子の寿命判定を行い、コレクタ電流値を制限することで電力用半導体素子が使用不可能になることを防止するので、半導体装置としての能力が制限されるという問題があった。
本発明は上記のような問題を解決するためになされたものであり、電力用半導体素子の下面のはんだ層に、はんだクラックが発生した場合でも、半導体装置としての能力が制限されることなく使用を続けることができる半導体装置を提供することを目的とする。
本発明に係る半導体装置は、ベース板と、ベース板上に搭載された絶縁基板と、絶縁基板上にはんだ層により接合された電力用スイッチング素子とを備え、ベース板、絶縁基板および電力用スイッチング素子とでモジュールを構成し、モジュール上に制御基板を備えた半導体装置であって、制御基板は、電力用スイッチング素子のコレクタ−エミッタ間電圧を測定し、コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を電力用スイッチング素子に供給するようにゲート電圧を変更する可変ゲート電圧回路を有し、可変ゲート電圧回路は、任意の目標電力として、はんだ層を溶融させる電力が供給されるように前記ゲート電圧を調整する。
上記半導体装置によれば、制御基板に可変ゲート電圧回路を有しているので、ゲート電圧を変更することで、電力用スイッチング素子に印加する電力量を変更することが可能であり、電力用スイッチング素子の発熱量を制御して、電力用スイッチング素子の温度を制御できるので、例えば、電力用スイッチング素子下のはんだ層にクラックが発生した場合には、電力用スイッチング素子を発熱させ、はんだ層を溶融させてクラックを自己修復することができる。
本発明に係る実施の形態１の半導体装置の構成を示す断面図である。 電力用半導体素子の静特性を示す図である。 はんだクラックの自己修復動作を説明する断面図である。 はんだクラックの自己修復動作を説明する断面図である。 実施の形態１の可変ゲート電圧回路の構成を説明する図である。 実施の形態１のはんだ溶融プロセスを説明するフローチャートである。 本発明に係る実施の形態２の半導体装置の構成を示す断面図である。 実施の形態２の可変ゲート電圧回路の構成を説明する図である。 温度変化に対するコレクタ−エミッタ間電圧の特性を示す図である。 ゲート電圧を調整するタイミングチャートを示す図である。 コレクタ−エミッタ間電圧と電力用半導体素子の温度との関係を示す図である。 実施の形態２の溶融プロセスを説明するフローチャートである。 温度変化に対するゲート−エミッタ間電圧の特性を示す図である。 ゲート電圧を調整するタイミングチャートを示す図である。 ゲート−エミッタ間電圧と電力用半導体素子の温度との関係を示す図である。 電力用半導体素子の上面の四隅に温度検出ダイオードを設けた構成を示す図である。 実施の形態３の可変ゲート電圧回路の構成を説明する図である。 本発明に係る実施の形態４の半導体装置の構成を示す断面図である。 本発明に係る実施の形態４の半導体装置の構成を示す平面図である。 本発明に係る実施の形態５の半導体装置の構成を示す断面図である。 本発明に係る実施の形態５の半導体装置の構成を示す平面図である。 本発明に係る実施の形態６の半導体装置の構成を示す断面図である。
＜実施の形態１＞
＜装置構成＞
本発明に係る半導体装置の実施の形態１について、図１〜図６を用いて説明する。図１は本発明に係る実施の形態１の半導体装置１００の構成を示す断面図である。図１において、銅（Ｃｕ）材、アルミニウム（Ａl）材またはＣｕを主成分とする合金材で構成されるベース板１６の主面上に、絶縁基板２９が接合されている。
絶縁基板２９は、絶縁基材２６として窒化アルミニウム（ＡｌＮ）または窒化シリコン（ＳｉＮ）を使用しており、絶縁基材２６の下主面、すなわちベース板１６に対面する主面には、例えばＣｕで構成される導電板２７が配設されている。
また、絶縁基材２６の上主面、すなわち下主面とは反対側の主面には、例えばＣｕで構成される導電板２８が配設されている。なお、導電板２７および２８は、絶縁基材２６に接合されている。
絶縁基板２９は、ベース板１６上に配設された導体パターンＭ４２上に絶縁基板下はんだ層３０を介して接合されている。より具体的には、導電板２７の下主面に配設された導体パターンＭ４１と導体パターンＭ４２とが絶縁基板下はんだ層３０によって接合されることで、絶縁基板２９がベース板１６上に固定される。
導電板２８上には、電力用半導体素子２１および２２が、それぞれ半導体素子下はんだ層３１および４１を介して接合されている。より具体的には、導電板２８の上主面に配設された導体パターンＭ２と電力用半導体素子２１の下主面に配設された導体パターンＭ１とが半導体素子下はんだ層３１によって接合され、導電板２８の上主面に配設された導体パターンＭ１２と電力用半導体素子２２の下主面に配設された導体パターンＭ１１とが半導体素子下はんだ層４１によって接合されている。
また、ベース板１６の主面上には、絶縁基板２９とは別個に設けられた絶縁基板５３が接合されている。
絶縁基板５３は、セラミック基材５２としてＡｌＮまたはＳｉＮを使用しており、セラミック基材５２の下主面、すなわちベース板１６に対面する主面には、例えばＣｕで構成される導電板５１が配設されている。
また、セラミック基材５２の上主面、すなわち下主面とは反対側の主面には、制御端子３３が配設されている。ここで、導電板５１および制御端子３３は、セラミック基材５２に接合されている。
絶縁基板５３は、ベース板１６上に配設された導体パターンＭ３２上に絶縁基板下はんだ層５０を介して接合されている。より具体的には、導電板５１の下主面に配設された導体パターンＭ３１と導体パターンＭ３２とが絶縁基板下はんだ層５０によって接合されることで、絶縁基板５３がベース板１６上に固定される。
ベース板１６の周囲は樹脂ケース４２によって囲まれ、ベース板１６を底面とし、当該底面とは反対側が開口部となったパッケージケース２０を構成している。
樹脂ケース４２の壁面内部には主電極端子２４が埋め込まれ、その一方端部が樹脂ケース４２の内壁面において露出し、当該一方端部と電力用半導体素子２２の主電極とが内部金属配線ＷＲにより電気的に接続されている。なお、主電極端子２４の他方端部は樹脂ケース４２の壁面の上端面から外部に露出している。
また、主電極端子２４（Ｎ側主電極端子）が埋め込まれた壁面とは反対側の壁面内部には主電極端子２５（Ｐ側主電極端子）が埋め込まれ、その一方端部が樹脂ケース４２の内壁面において露出し、当該一方端部と導電板２８とが内部金属配線ＷＲにより電気的に接続されている。なお、主電極端子２５の他方端部は樹脂ケース４２の壁面の上端面から外部に露出している。
また、電力用半導体素子２２の主電極と電力用半導体素子２１の主電極とが内部金属配線ＷＲにより電気的に接続されている。
また、電力用半導体素子２１のゲート電極と制御端子３３とが内部金属配線ＷＲにより電気的に接続されている。なお、制御端子３３はベース板１６の主面に対して垂直に延在し、パッケージケース２０の開口部を塞ぐように設けられたノイズ遮蔽板２３を貫通している。
ノイズ遮蔽板２３は、Ａｌ、Ｃｕなどの金属板で形成されており、パッケージケース２０とノイズ遮蔽板２３とで囲まれる空間内に、電力用半導体素子２１および２２等がパッケージされてモジュール化されている。
また、導電板２８の主面には、当該主面に対して垂直に延在し、ノイズ遮蔽板２３を貫通するコレクタ―エミッタ間電圧出力端子３４が設けられている。
制御端子３３およびコレクタ―エミッタ間電圧出力端子３４は、ノイズ遮蔽板２３の上方に配設された制御基板ＣＳも貫通し、制御基板ＣＳ上に搭載された制御回路（図示せず）の所定部分にそれぞれ電気的に接続されている。
なお、セラミック基材５２上には制御端子３３だけでなく、複数の信号端子も配設され、制御端子３３と同様にベース板１６の主面に対して垂直に延在し、ノイズ遮蔽板２３および制御基板ＣＳを貫通して制御回路の所定部分にそれぞれ電気的に接続されているが図示は省略している。
以下、半導体装置１００をインバータに適用する半導体装置とし、電力用半導体素子２１をＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のスイッチング素子とし、電力用半導体素子２２を、フリーホイールダイオードとして機能するダイオード素子として説明を行う。
図２は、電力用半導体素子２１の静特性を示す図であり、横軸にコレクタ−エミッタ間電圧ＶＣＥを示し、縦軸にコレクタ電流ＩＣを示している。
電力用半導体素子２１に印加される電力量は、図２に示すような静特性を有するゲート電圧ＶＧＥをパラメータとしたコレクタ電流ＩＣとコレクタ−エミッタ間電圧ＶＣＥの積により決定される。
半導体装置１００においては、制御基板ＣＳ上に搭載された制御回路に可変ゲート電圧回路を有しているので、ゲート電圧ＶＧＥを変更することで、電力用半導体素子２１に印加する電力量を任意に変更することが可能であり、電力用半導体素子２１の発熱量を制御して、電力用半導体素子２１の温度を制御することができる。
この制御により、図３に示すように半導体素子下はんだ層３１にクラックＣＲが発生した場合でも、可変ゲート電圧回路により制御されたゲート電圧を電力用半導体素子２１に印加することで、図４に示すように電力用半導体素子２１において通常動作時よりも高い熱を発生させ、その熱で半導体素子下はんだ層３１を溶融させ、その後、凝固させることではんだクラックを自己修復する。これにより、半導体装置１００の製品寿命を延長することができる。
なお、上記のような方法で半導体素子下はんだ層３１を溶融させるためには、融点２００〜３００℃程度の鉛フリーはんだで半導体素子下はんだ層３１を形成し、それに合わせて電力用半導体素子２１の温度を設定する。
次に、制御基板ＣＳ上に搭載される可変ゲート電圧回路９０の構成について図５を用いて説明する。
可変ゲート電圧回路９０は、任意の目標電力を電力用半導体素子２１に供給するために、コレクタ−エミッタ間電圧を測定し、目標電力に達するようにコレクタ電流値を変更するようにゲート電圧を変更する回路である。
図５に示すように、電力線Ｐと接地線Ｎとの間に、電力用半導体素子２１であるＩＧＢＴが接続され、それと逆並列に電力用半導体素子２２であるフリーホイールダイオードが接続され、可変ゲート電圧回路９０はＩＧＢＴのゲートへの印加電力を変更する回路である。
図５に示すように、可変ゲート電圧回路９０は、電力用半導体素子２１のゲートに接続されたゲート抵抗ＧＲ、コレクタ―エミッタ間電圧検出回路３、電流検出抵抗４、バッファ増幅器５、可変基準電圧回路６、ゲート電圧調整コンパレータ７および検出動作切り替え回路８を備えている。
コレクタ―エミッタ間電圧検出回路３は、電力用半導体素子２１のコレクタとエミッタとの間に直列に接続された抵抗Ｒ１１およびＲ１２を有し、両者の接続ノードがバッファ増幅器５の反転入力（−）に接続されている。
バッファ増幅器５は、その出力が自らの非反転入力（＋）に接続されると共に、可変基準電圧回路６のマイクロコンピュータ６１にも与えられる。
可変基準電圧回路６は、マイクロコンピュータ６１、ＤＣ／ＤＣコンバータ６２および直流電源６３を有している。
マイクロコンピュータ６１は、バッファ増幅器５の出力を受け、コレクタ−エミッタ間電圧に基づいてＤＣ／ＤＣコンバータ６２を制御して、ＤＣ／ＤＣコンバータ６２の出力を調整する。また、マイクロコンピュータ６１は、コレクタ−エミッタ間電圧に基づいて、検出動作切り替え回路８のオン、オフ制御も行う。
ＤＣ／ＤＣコンバータ６２は、直流電源６３から電力を供給され、マイクロコンピュータ６１からのＰＷＭ（パルス幅変調）信号に基づいて直流の基準電圧を生成して、ゲート電圧調整コンパレータ７の非反転入力（＋）に与える。
ゲート電圧調整コンパレータ７は、電力用半導体素子２１の電流検出エミッタと接地線Ｎとの間に接続された電流検出抵抗４により検出されるエミッタ電流（電圧値として与えられる）を反転入力（−）に受け、エミッタ電流と可変基準電圧回路６の出力との比較を行い、コレクタ電流が目標値になるようにゲート電圧を調整する。
なお、電流検出エミッタと電流検出抵抗４とを接続する配線は図１では図示されていないが、先に説明したように、セラミック基材５２上に設けられた複数の信号端子の何れかに接続され、制御基板ＣＳ側に与えられる。
また、検出動作切り替え回路８は、電流検出抵抗４により検出されるエミッタ電流を、電力用半導体素子２１の通常動作時に使用される過電流検出回路ＯＣに与えるか、または、ゲート電圧調整コンパレータ７に与えるかを選択するＭＯＳＦＥＴ８１と、コレクタ―エミッタ間電圧検出回路３で検出されるコレクタ電圧を、電力用半導体素子２１の通常動作時に使用される過電圧検出回路ＶＣに与えるか否かを選択するＭＯＳＦＥＴ８２とを有しており、可変基準電圧回路６からは、ＭＯＳＦＥＴ８１および８２のゲートに対して制御信号が与えられる。
ここで、図１に示すコレクタ―エミッタ間電圧出力端子３４は、電力用半導体素子２１のコレクタとコレクタ―エミッタ間電圧検出回路３とを接続する端子である。
また、ゲート抵抗ＧＲはゲート駆動回路ＧＤに接続され、電力用半導体素子２１の通常動作時には、当該ゲート駆動回路ＧＤからゲート信号が電力用半導体素子２１のゲートに与えられるが、可変ゲート電圧回路９０の動作時には、ゲート電圧調整コンパレータ７からゲート信号が与えられる。
＜装置動作＞
以上説明した可変ゲート電圧回路９０を有した半導体装置１００におけるはんだクラックの自己修復動作（はんだ溶融プロセス）について、図１および図５を参照しつつ図６に示すフローチャートを用いて説明する。
半導体装置１００が起動すると、まず、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオフ状態とし（ステップＳ１）、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されないようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行可能とする。
はんだ溶融プロセスでは、まず、可変ゲート電圧回路９０のコレクタ―エミッタ間電圧検出回路３で電力用半導体素子２１のコレクタ−エミッタ間電圧を計測する（ステップＳ２）。
そして、得られたコレクタ−エミッタ間電圧をバッファ増幅器５を介して可変基準電圧回路６のマイクロコンピュータ６１に入力する（ステップＳ３）。
マイクロコンピュータ６１では、電力用半導体素子２１の半導体素子下はんだ層３１のはんだ溶融に必要なコレクタ電流値を算出し、当該コレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成するためのＰＷＭ信号をＤＣ／ＤＣコンバータ６２に出力する（ステップＳ４）。
ＤＣ／ＤＣコンバータ６２では、マイクロコンピュータ６１から与えられるＰＷＭ信号に基づいて、はんだ溶融に必要なコレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成する（ステップＳ５）。
そして、ゲート電圧調整コンパレータ７に、可変基準電圧回路６の出力である基準電圧と、電流検出抵抗４で検出したエミッタ電流（電圧値として与えられ、以下、これをコレクタ電流と呼称する）とを入力する（ステップＳ６）。
ゲート電圧調整コンパレータ７は、コレクタ電流値と基準電圧とを比較し、コレクタ電流値がはんだ溶融に必要な目標値に達していない場合には、出力であるゲート電圧を高めることで、コレクタ電流値を高め、電力用半導体素子２１に与えられる電力を増やす。一方、コレクタ電流値がはんだ溶融に必要な目標値に達した場合には、ゲート電圧を維持すように調整する（ステップＳ７）。
コレクタ電流値が目標値に達すると、はんだ溶融のための目標電力に達し、はんだ溶融が開始したものとして時間計測を開始する（ステップＳ８）。
そして、予め定めた一定の時間が経過することで、ゲート電圧を通常動作状態の電圧まで下げる、あるいは一旦停止することで、はんだ溶融プロセスを終了する（ステップＳ９）。
その後、ステップＳ１０で、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオン状態とし、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されるようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行しないようにする。その後は、半導体装置１００が停止するまで通常動作を維持する（ステップＳ１１）。
以上説明したように、本発明に係る実施の形態１の半導体装置１００においては、制御基板ＣＳ上に搭載された制御回路に可変ゲート電圧回路を有しているので、ゲート電圧を変更することで、電力用半導体素子２１に印加する電力量を変更することが可能であり、電力用半導体素子２１の発熱量を制御して、電力用半導体素子２１の温度を制御することができる。
この制御により、半導体素子下はんだ層３１にクラックが発生した場合でも、可変ゲート電圧回路により制御されたゲート電圧を電力用半導体素子２１に印加することで、電力用半導体素子２１において通常動作時よりも高い熱を発生させ、その熱で半導体素子下はんだ層３１を溶融させ、その後、凝固させることではんだクラックを除去することができる。これにより、半導体装置１００の製品寿命を延長することができる。
なお、半導体素子下はんだ層３１にクラックが発生したか否かは、外部から直接に知ることはできないが、電力用半導体素子２１の電流、電圧波形からから見積もられる電力損失が急激に増えたような場合はクラックの発生が疑われるので、はんだ溶融プロセスを実行することが有効である。
＜実施の形態２＞
本発明に係る半導体装置の実施の形態２について、図７〜図１１を用いて説明する。
＜装置構成＞
図７は本発明に係る実施の形態２の半導体装置２００の構成を示す断面図である。なお、図７においては、図１を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
図７に示すように、半導体装置２００は、電力用半導体素子２１の上面上に温度検出ダイオードＴＤ１（第１の温度検出素子）が配設されていると共に、パッケージケース２０内のベース板１６の主面上に、例えばサーミスタで構成される温度検出器ＴＤ２（第２の温度検出素子）が配設されている。
温度検出ダイオードＴＤ１および温度検出器ＴＤ２の出力は、それぞれ内部金属配線ＷＲを介して、セラミック基材５２上の図示されない複数の信号端子にそれぞれ接続されている。
次に、制御基板ＣＳ上に搭載される可変ゲート電圧回路９０Ａの構成について図８を用いて説明する。なお、図８においては、図５を用いて説明した可変ゲート電圧回路９０と同一の構成については同一の符号を付し、重複する説明は省略する。
可変ゲート電圧回路９０Ａは、目標の電力を電力用半導体素子２１に供給するために、コレクタ−エミッタ間電圧を測定し、目標の電力に達するようにコレクタ電流値を変更するようにゲート電圧を変更すると共に、温度検出ダイオードＴＤ１および温度検出器ＴＤ２の出力に基づいて電力用半導体素子２１下部の熱抵抗値を算出し、当該熱抵抗値に基づいてはんだ溶融プロセスの要否を判断する機能も有している。
図８に示すように、可変ゲート電圧回路９０Ａは、図５に示した可変ゲート電圧回路９０の構成に加えて、温度検出ダイオードＴＤ１に接続された定電流回路ＣＣおよび温度検出器ＴＤ２に接続された定電圧回路ＣＶを有している。
温度検出用ダイオードＴＤ１は、温度に応じて抵抗値が変化するため、定電流回路ＣＣより定電流が供給され、出力される電圧値は検出した温度に対応した電圧値となる。温度検出用ダイオードＴＤ１は、電力用半導体素子２１上に配設されているため、電力用半導体素子２１の温度に極めて近い値を検出できる。
なお、温度検出用ダイオードＴＤ１のアノード側に出力ノードが設けられ、当該出力ノードからの出力が可変基準電圧回路６のマイクロコンピュータ６１に入力される。
また、温度検出器ＴＤ２は定電圧回路ＣＶより定電圧が供給され、定電圧回路ＣＶと接地電位との間に、抵抗Ｒ１０を介して温度検出器ＴＤ２が直列に接続されている。
なお、抵抗Ｒ１０は出力電圧特性を直線化させるために設けられ、抵抗Ｒ１０と温度検出器ＴＤ２との接続ノードが出力ノードとなり、当該出力ノードからの出力が可変基準電圧回路６のマイクロコンピュータ６１に入力される。
＜装置動作＞
次に、はんだ溶融プロセスの要否の判断を行うための電力用半導体素子２１下部の熱抵抗値の算出方法について図９〜図１１を用いて説明する。なお、以下の説明では、ΔＶＣＥ（ｓａｔ）法を用いて電力用半導体素子２１下部の熱抵抗値を算出する。
ΔＶＣＥ（ｓａｔ）法とは、半導体素子への通電に際して、一定のコレクタ電流を所定時間供給した前後でのコレクタ−エミッタ間電圧の差分より半導体素子の下面の熱抵抗値を算出する方法である。
まず、予め、電力用半導体素子２１に一定のコレクタ電流（この値は、通常動作時のコレクタ電流値を選択すれば良い）が流れるようにゲート電圧を調整しながら素子温度の変化を温度検出用ダイオードＴＤ１で測定して、温度変化に対するコレクタ−エミッタ間電圧を可変基準電圧回路６のマイクロコンピュータ６１に記録する。なお、マイクロコンピュータ６１はメモリ等の記憶装置を有している。
このようにして得られた温度特性の一例を図９に示す。図９においては、横軸に温度Ｔｊ（Ｋ）を示し、縦軸にコレクタ−エミッタ間電圧ＶＣＥ（Ｖ）を示している。図９において、温度が上がるにつれてコレクタ−エミッタ間電圧ＶＣＥが低下している。
次に、一定のコレクタ電流を所定時間供給した前後でのコレクタ−エミッタ間電圧の差分を求める。図１０には、時間ｔ０からｔ６までの期間を、時間ｔ０からｔ１、時間ｔ１からｔ２、時間ｔ２からｔ３、時間ｔ３からｔ４、時間ｔ４からｔ５、時間ｔ５からｔ６の期間に分割し、時間ｔ３からｔ４の間、一定のコレクタ電流Ｉ（この値は、図９の特性を得るために流したコレクタ電流値でも良いし、より高い、あるいはより低い電流値でも良い）が流れるようにゲート電圧を調整し、それに対し、時間ｔ１からｔ２および時間ｔ５からｔ６の期間では、Ｉ/ｍ（ｍは整数）の電流が流れるようにゲート電圧を調整する場合のタイミングチャートを示す。
上記タイミングチャートに従ってＩ/ｍのコレクタ電流を流した場合の、時間ｔ１からｔ２および時間ｔ５からｔ６の期間での、それぞれのコレクタ−エミッタ間電圧ＶＣＥ１、ＶＣＥ２をマイクロコンピュータ６１に記録する。
そして、得られたコレクタ−エミッタ間電圧ＶＣＥ１およびＶＣＥ２にそれぞれ対応する電力用半導体素子２１の温度Ｔｊ１およびＴｊ２を、図９に示した温度特性から求め、コレクタ電流Ｉを流すことによって発生した温度差Ｔｊ２−Ｔｊ１を算出する。このようにして求めたコレクタ−エミッタ間電圧ＶＣＥ１およびＶＣＥ２と温度Ｔｊ１およびＴｊ２との関係を図１１に示す。図１１においては、横軸にコレクタ−エミッタ間電圧を示し、縦軸に電力用半導体素子２１の温度を示している。
また、ベース板１６の主面上に配設された温度検出器ＴＤ２を用いて、パッケージケース２０の温度を測定し、時間ｔ２におけるケース温度ＴＣ１および時間ｔ６におけるケース温度ＴＣ２を取得しマイクロコンピュータ６１に記録する。
そして、電力用半導体素子２１の温度Ｔｊ１およびＴｊ２、パッケージケース２０の温度ＴＣ１およびＴＣ２、コレクタ電流Ｉおよびコレクタ電流Ｉを流した場合のコレクタ―エミッタ間電圧ＶＣＥ、コレクタ電流Ｉを流す期間（ｔ４−ｔ３）の情報に基づいて、以下の数式（１）により電力用半導体素子２１下部の熱抵抗値をマイクロコンピュータ６１で算出する。
Figure 0006104407
上記方法によって得られた熱抵抗値が、予め定めた閾値より大きい場合には、はんだ溶融プロセスを開始する。
なお、上述した熱抵抗の測定に際してのコレクタ電流の制御は、はんだ溶融プロセスと同様に、可変ゲート電圧回路９０Ａ内にある可変基準電圧回路６内のマイクロコンピュータ６１で調整する。
以上説明したように、ΔＶＣＥ（ｓａｔ）法を用いて電力用半導体素子２１下部の熱抵抗値を算出するので、はんだ溶融プロセスの要否の判断を精度良く行うことができる。
以下、可変ゲート電圧回路９０Ａを有した半導体装置２００におけるはんだクラックの自己修復動作について、図７および図８を参照しつつ図１２に示すフローチャートを用いて説明する。
半導体装置２００が起動すると、まず、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオフ状態とし（ステップＳ２１）、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されないようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行可能とする。
次に、電力用半導体素子２１下部の熱抵抗値の測定を開始する（ステップＳ２２）。この熱抵抗値は、電力用半導体素子２１のジャンクション（チャネル）と樹脂ケース４２との間の熱抵抗値（Ｒｔｈ（ｊ−ｃ））であり、上述したようにΔＶＣＥ（ｓａｔ）法を用いて、温度検出ダイオードＴＤ１および温度検出器ＴＤ２の出力に基づいて算出される。
次に、得られたＲｔｈ（ｊ−ｃ）と予め定めた閾値との比較を行う（ステップＳ２３）。そして、Ｒｔｈ（ｊ−ｃ）が閾値よりも大きいと判断される場合にはステップＳ２４以下のはんだ溶融プロセスを実行し、閾値以下の場合にはステップＳ３４に進む。
ここで、Ｒｔｈ（ｊ−ｃ）が上記閾値より大きい場合とは、電力用半導体素子２１の半導体素子下はんだ層３１（図７）にはんだクラックが発生し、熱抵抗値が増大している状態を示しており、放置すると電力用半導体素子２１の寿命が短くなる可能性がある。従って、上記閾値は電力用半導体素子２１の寿命判定値であると呼称することができる。
なお、上述したステップＳ２１〜Ｓ２３の処理は、制御基板ＣＳ（図７）上に搭載された可変ゲート電圧回路９０Ａで実行される。
はんだ溶融プロセスに進んだ場合、まず、可変ゲート電圧回路９０Ａのコレクタ―エミッタ間電圧検出回路３で電力用半導体素子２１のコレクタ−エミッタ間電圧を計測する（ステップＳ２４）。
そして、得られたコレクタ−エミッタ間電圧をバッファ増幅器５を介して可変基準電圧回路６のマイクロコンピュータ６１に入力する（ステップＳ２５）。
マイクロコンピュータ６１では、電力用半導体素子２１の半導体素子下はんだ層３１のはんだ溶融に必要なコレクタ電流値を算出し、当該コレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成するためのＰＷＭ信号をＤＣ／ＤＣコンバータ６２に出力する（ステップＳ２６）。
ＤＣ／ＤＣコンバータ６２では、マイクロコンピュータ６１から与えられるＰＷＭ信号に基づいて、はんだ溶融に必要なコレクタ電流値が得られるゲート電圧をゲート電圧調整コンパレータ７が出力できるような基準電圧を生成する（ステップＳ２７）。
そして、ゲート電圧調整コンパレータ７に、可変基準電圧回路６の出力である基準電圧と、電流検出抵抗４で検出したエミッタ電流（コレクタ電流とほぼ等しく電圧値として与えられる）とを入力する（ステップＳ２８）。
ゲート電圧調整コンパレータ７は、コレクタ電流値と基準電圧とを比較し、コレクタ電流値がはんだ溶融に必要な目標値に達していない場合には、出力であるゲート電圧を高めることで、コレクタ電流値を高め、電力用半導体素子２１に与えられる電力を増やす。一方、コレクタ電流値がはんだ溶融に必要な目標値に達した場合には、ゲート電圧を維持すように調整する（ステップＳ２９）。
コレクタ電流値が目標値に達すると、はんだ溶融が開始したものとして時間計測を開始する（ステップＳ３０）。
そして、予め定めた一定の時間が経過することで、ゲート電圧を通常動作状態の電圧まで下げる、あるいは一旦停止することで、はんだ溶融プロセスを終了する（ステップＳ３１）。
その後、はんだの凝固を見計らって、通常動作時のゲート電圧で電力用半導体素子２１を駆動し、電力用半導体素子２１下部の熱抵抗値の測定を開始する（ステップＳ３２）。
次に、得られたＲｔｈ（ｊ−ｃ）と予め定めた閾値との比較を行い（ステップＳ３３）、Ｒｔｈ（ｊ−ｃ）が閾値よりも大きくない（閾値以下）と判断される場合にはステップＳ３４で、検出動作切り替え回路８のＭＯＳＦＥＴ８１および８２をオン状態とし、過電流検出回路ＯＣおよび過電圧検出回路ＶＣでのそれぞれの検出動作が実行されるようにすると共に、ゲート電圧調整コンパレータ７での比較動作を実行しないようにする。その後は、半導体装置２００が停止するまで通常動作を維持する（ステップＳ３５）。
なお、ステップＳ３３で、再びＲｔｈ（ｊ−ｃ）が閾値よりも大きいと判断される場合は、外部にエラー信号を出力する（ステップＳ３６）。なお、エラー信号により外部から半導体装置１００が停止されるまでは通常動作を維持するようにしても良いし、エラー信号を出力することで強制的に半導体装置１００を停止するようにしても良い。
＜変形例１＞
以上説明した実施の形態２においては、はんだ溶融プロセスの要否の判断を行うための電力用半導体素子２１下部の熱抵抗値の算出にΔＶＣＥ（ｓａｔ）法を用いる例を示したが、以下に説明するΔＶＧＥ法を用いても良い。
ΔＶＧＥ法とは、半導体素子への通電に際して、一定のコレクタ電流（この値は、通常動作時のコレクタ電流値を選択すれば良い）を所定時間供給した前後でゲート電圧の差分より半導体素子の下面の熱抵抗値を算出する方法である。
まず、予め、電力用半導体素子２１に一定のコレクタ電流が流れるようにゲート電圧を調整しながら素子温度の変化を温度検出用ダイオードＴＤ１で測定して、温度変化に対するゲート電圧の変化を可変基準電圧回路６のマイクロコンピュータ６１に記録する。
このようにして得られた温度特性の一例を図１３に示す。図１３においては、横軸に温度Ｔｊ（Ｋ）を示し、縦軸にゲート−エミッタ間電圧ＶＧＥ（Ｖ）を示している。図１３において、温度が上がるにつれてゲート−エミッタ間電圧ＶＧＥが低下している。
次に、一定のコレクタ電流を所定時間供給した前後でのゲート−エミッタ間電圧の差分を求める。図１４には、時間ｔ０からｔ６までの期間を、時間ｔ０からｔ１、時間ｔ１からｔ２、時間ｔ２からｔ３、時間ｔ３からｔ４、時間ｔ４からｔ５、時間ｔ５からｔ６の期間に分割し、時間ｔ３からｔ４の間、一定のコレクタ電流Ｉ（この値は、図１３の特性を得るために流したコレクタ電流値でも良いし、より高い、あるいはより低い電流値でも良い）が流れるようにゲート電圧を調整し、それに対し、時間ｔ１からｔ２および時間ｔ５からｔ６の期間では、Ｉ/ｍ（ｍは整数）の電流が流れるようにゲート電圧を調整する場合のタイミングチャートを示す。
上記タイミングチャートに従ってＩ/ｍのコレクタ電流を流した場合の、時間ｔ１からｔ２および時間ｔ５からｔ６の期間での、それぞれのゲート−エミッタ間電圧ＶＧＥ１、ＶＧＥ２をマイクロコンピュータ６１に記録する。
そして、得られたゲート−エミッタ間電圧ＶＧＥ１およびＶＧＥ２にそれぞれ対応する電力用半導体素子２１の温度Ｔｊ１およびＴｊ２を、図１３に示した温度特性から求め、コレクタ電流Ｉを流すことによって発生した温度差Ｔｊ２−Ｔｊ１を算出する。このようにして求めたゲート−エミッタ間電圧ＶＧＥ１およびＶＧＥ２と温度Ｔｊ１およびＴｊ２との関係を図１５に示す。図１５においては、横軸にゲート−エミッタ間電圧を示し、縦軸に電力用半導体素子２１の温度を示している。
また、ベース板１６の主面上に配設された温度検出器ＴＤ２を用いて、パッケージケース２０の温度を測定し、時間ｔ２におけるケース温度ＴＣ１および時間ｔ６におけるケース温度ＴＣ２を取得しマイクロコンピュータ６１に記録する。
そして、電力用半導体素子２１の温度Ｔｊ１およびＴｊ２、パッケージケース２０の温度ＴＣ１およびＴＣ２、コレクタ電流Ｉおよびコレクタ電流Ｉを流した場合のコレクタ―エミッタ間電圧ＶＣＥ、コレクタ電流Ｉを流す期間（ｔ４−ｔ３）の情報に基づいて、先に説明した数式（１）により電力用半導体素子２１下部の熱抵抗値をマイクロコンピュータ６１で算出する。
以上説明したように、ΔＶＧＥ法を用いて電力用半導体素子２１下部の熱抵抗値を算出するので、はんだ溶融プロセスの要否の判断を精度良く行うことができる。
＜変形例２＞
以上説明した実施の形態２においては、はんだ溶融プロセスの要否の判断を行うために電力用半導体素子２１下部の熱抵抗値を算出する構成について説明したが、より簡易的には、電力用半導体素子２１の上面上に配設した温度検出ダイオードＴＤ１による電力用半導体素子２１の上面温度に基づいてはんだ溶融プロセスの要否を判断しても良い。
温度検出ダイオードＴＤ１は電力用半導体素子２１の上面上に配設されているので、電力用半導体素子２１下部の温度に極めて近い値となり、はんだ溶融プロセスの要否の判断に十分な精度を有することとなる。
また、この場合、ベース板１６の主面上に温度検出器ＴＤ２を配設する必要はなくなるので、装置構成をより簡略化できるという利点もある。
また、温度検出ダイオードＴＤ１は１つではなく複数設けることで検出精度を高めても良い。
図１６には、電力用半導体素子２１の上面の四隅に温度検出ダイオードＴＤ１を設けた例を示している。
すなわち、半導体素子下はんだ層３１のクラックは、電力用半導体素子２１の平面視形状が矩形である場合、その四隅に発生しやすいので、電力用半導体素子２１の四隅の温度を検出することで、電力用半導体素子２１の寿命の判断をより正確に行うことができる。
この場合、所定のコレクタ電流を電力用半導体素子２１に流した状態で、四隅に設けた温度検出ダイオードＴＤ１のそれぞれからの温度情報を可変基準電圧回路６のマイクロコンピュータ６１に与え、それらの温度情報のうち最も高温であるものが、予め設定された閾値より大きくなる場合に、はんだ溶融プロセスを開始する構成とすれば良い。
あるいは、複数の温度情報の平均値を算出し、当該値が予め設定された閾値より大きくなる場合に、はんだ溶融プロセスを開始する構成としても良い。
また、温度検出ダイオードＴＤ１は四隅ではなく、対角位置にある２つの隅に設けても良いし、並列位置にある２つの隅に設けても良い。
＜実施の形態３＞
以上説明した本発明に係る半導体装置の実施の形態１および２においては、電力用半導体素子２１の電流検出エミッタと接地線Ｎとの間に接続された電流検出抵抗４によりエミッタ電流を検出する例を示したが、図１７に示す可変ゲート電圧回路９０Ｂのように構成しても良い。なお、図１７においては、図５を用いて説明した可変ゲート電圧回路９０と同一の構成については同一の符号を付し、重複する説明は省略する。
図１７に示すように、電力用半導体素子２１のエミッタと接地線Ｎとの間に接続されたシャント抵抗ＳＲにより、エミッタ電流（コレクタ電流とほぼ等しい）を直接検出する構成となっている。
そして、当該エミッタ電流の値をコレクタ電流の値としてゲート電圧調整コンパレータ７の反転入力（−）に与え、エミッタ電流と可変基準電圧回路６の出力との比較を行い、コレクタ電流が目標値になるようにゲート電圧を調整する構成としても良い。
エミッタの出力は、電流検出エミッタの出力よりもはるかに大きいので、ノイズ等の影響を受けにくく、正確なエミッタ電流を得ることができるという利点がある。
＜実施の形態４＞
以上説明した実施の形態１〜３においては、ゲート電圧を調整して半導体素子下はんだ層３１を溶融させることで、半導体素子下はんだ層３１のクラックを自己修復する方法を説明したが、半導体素子下はんだ層３１の溶融の際に、溶融したはんだが絶縁基板２９の導電板２８から溢れ、絶縁基材２６にまで達するはんだ垂れを防止するために、図１８に示す構成を採っても良い。
すなわち、図１８に示す半導体装置３００のように、導電板２８の主面内に溝状のポケットＰＣを設けても良い。図１９には、絶縁基板２９を制御基板ＣＳ側から見た場合の平面図を示しており、ポケットＰＣは、電力用半導体素子２１を囲むように設けられている。
このようなポケットＰＣを設けることで、半導体素子下はんだ層３１の溶融させた場合に、はんだが流れたとしてもポケットＰＣに流れ込むことで流れが止まり、導電板２８から溢れることが防止され、はんだ垂れが防止される。なお、ポケットＰＣは導電板２８をエッチングすることにより形成することができ、その深さおよび幅は、半導体素子下はんだ層３１の容積を考慮して設定される。
＜実施の形態５＞
以上説明した実施の形態１〜３においては、ゲート電圧を調整して半導体素子下はんだ層３１を溶融させることで、半導体素子下はんだ層３１のクラックを自己修復する方法を説明したが、半導体素子下はんだ層３１の溶融の際に、溶融したはんだが絶縁基板２９の導電板２８から溢れ、絶縁基材２６にまで達するはんだ垂れを防止するために、図２０に示す構成を採っても良い。
すなわち、図２０に示す半導体装置４００のように、導電板２８の主面上に壁状の突起ＰＰを設けても良い。図２１には、絶縁基板２９を制御基板ＣＳ側から見た場合の平面図を示しており、突起ＰＰは、電力用半導体素子２１を囲むように設けられている。
このような突起ＰＰを設けることで、半導体素子下はんだ層３１の溶融させた場合に、はんだが流れたとしても突起ＰＰで堰き止められて流れが止まり、導電板２８から溢れることが防止され、はんだ垂れが防止される。なお、突起ＰＰは導電板２８の突起ＰＰ以外の領域をエッチングすることにより形成することができ、その高さは、半導体素子下はんだ層３１の容積を考慮して設定される。
＜実施の形態６＞
以上説明した実施の形態１においては、ワイヤボンドモジュール型の半導体装置において、半導体素子下はんだ層３１を溶融させる構成を説明したが、図２２に示すようなＤＬＢ（Direct Lead Bonding）型の半導体装置においても適用可能である。
図２２は本発明に係る実施の形態６の半導体装置５００の構成を示す断面図である。図２２において、銅（Ｃｕ）材、アルミニウム（Ａl）材またはＣｕを主成分とする合金材で構成されるヒートスプレッダ３５１の主面上に、電力用半導体素子２１および２２が、それぞれ半導体素子下はんだ層３１および４１を介して接合されている。より具体的には、ヒートスプレッダ３５１の上主面に配設された導体パターンＭ２と電力用半導体素子２１の下主面に配設された導体パターンＭ１とが半導体素子下はんだ層３１によって接合され、ヒートスプレッダ３５１の上主面に配設された導体パターンＭ１２と電力用半導体素子２２の下主面に配設された導体パターンＭ１１とが半導体素子下はんだ層４１によって接合されている。
ヒートスプレッダ３５１は、電力用半導体素子２１が搭載された側の端部の一部がＬ字型に屈曲して上方に延在し、当該部分が主電極端子３５（Ｐ側主電極端子）として機能する。
また、電力用半導体素子２１および２２の上面は、それぞれ半導体素子上はんだ層３１１および４１１を介して主電極端子板３８１の下主面に接合されている。
主電極端子板３８１は、電力用半導体素子２２が搭載された側の端部がＬ字型に屈曲して上方に延在し、当該部分が主電極端子３８（Ｎ側主電極端子）として機能する。
また、ヒートスプレッダ３５１の主面には、当該主面に対して垂直に延在するコレクタ―エミッタ間電圧出力端子３７が設けられている。
ヒートスプレッダ３５１は、シリコーンゴム等の絶縁材で形成される絶縁シート４５上に搭載されているが、当該絶縁シート４５上には、ヒートスプレッダ３５１とは別個に設けられた制御端子板３６１が搭載され、電力用半導体素子２１のゲート電極と制御端子板３６１とが内部金属配線ＷＲにより電気的に接続されている。そして、制御端子板３６１の主面には、当該主面に対して制御端子３６が設けられている。なお、絶縁シート４５の下主面には銅箔４６が貼付されている。
上述した絶縁シート４５から主電極端子板３８１までの構成が樹脂によって封止されて箱状の樹脂モジュール４７を構成しており、樹脂モジュール４７の対向する側面から主電極端子３５および３８から突出し、当該側面にそれぞれ沿って上方に延在している。
なお、樹脂モジュール４７の上方は、Ａｌ、Ｃｕなどの金属板で形成されたノイズ遮蔽板３９で覆われ、その上には制御基板ＣＳが配設されている。
制御端子３６およびコレクタ―エミッタ間電圧出力端子３７は、ノイズ遮蔽板３９および制御基板ＣＳを貫通しており、制御基板ＣＳ上に搭載された制御回路（図示せず）の所定部分にそれぞれ電気的に接続されている。
＜半導体素子の適用例＞
以上説明した実施の形態１〜６においては、電力用半導体素子２１の半導体の種類を特に限定しなかったが、電力用半導体素子２１は半導体基板としてシリコン（Ｓｉ）基板を使用するシリコン半導体に限定されるものではなく、半導体基板として炭化珪素（ＳｉＣ）基板を使用する炭化珪素半導体でも良いし、他のワイドバンドギャップを有する半導体、例えば、窒化ガリウム系材料や、ダイヤモンドで構成される基板を使用しても良い。
このようなワイドバンドギャップ半導体によって構成されるスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、シリコン半導体に比べて小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだ半導体装置モジュールの小型化が可能となる。また、耐熱性も高いため、高融点はんだの使用が可能となる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (8)

  1. ベース板と、
    前記ベース板上に搭載された絶縁基板と、
    前記絶縁基板上にはんだ層により接合された電力用スイッチング素子と、を有し、
    前記ベース板、前記絶縁基板および前記電力用スイッチング素子とでモジュールを構成し、前記モジュール上に制御基板を備えた半導体装置であって、
    前記制御基板は、
    前記電力用スイッチング素子のコレクタ−エミッタ間電圧を測定し、前記コレクタ−エミッタ間電圧とコレクタ電流との積で規定される任意の目標電力を前記電力用スイッチング素子に供給するようにゲート電圧を変更する可変ゲート電圧回路を有し、
    前記可変ゲート電圧回路は、
    前記任意の目標電力として、前記はんだ層を溶融させる電力が供給されるように前記ゲート電圧を調整する、半導体装置。
  2. 前記モジュールは、
    前記電力用スイッチング素子の上面に配設された少なくとも１つの温度検出素子をさらに備え、
    前記可変ゲート電圧回路は、
    前記少なくとも１つの温度検出素子で検出された前記電力用スイッチング素子の通常動作時の上面温度と、予め定めた閾値との比較を行い、前記上面温度が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項１記載の半導体装置。
  3. 前記電力用スイッチング素子は、平面視形状が矩形であって、
    前記少なくとも１つの温度検出素子は、
    前記電力用スイッチング素子の上面の四隅にそれぞれ配設される、請求項２記載の半導体装置。
  4. 前記モジュールは、
    前記電力用スイッチング素子の上面に配設された第１の温度検出素子と、
    前記ベース板の前記モジュール内の主面上に配設された第２の温度検出素子と、をさらに備え、
    前記可変ゲート電圧回路は、
    電力用スイッチング素子に一定のコレクタ電流が流れるようにゲート電圧を調整しながら前記第１の温度検出素子で前記電力用スイッチング素子の上面温度を測定し、温度変化に対するコレクタ−エミッタ間電圧特性を取得すると共に、
    第１のコレクタ電流を流す前の第１の期間と、前記一定のコレクタ電流を流した後の第２の期間とで、それぞれ前記第１のコレクタ電流のｍ分の１（ｍは整数）の第２の電流を流し、それぞれ第１および第２のコレクタ−エミッタ間電圧を取得し、
    前記第１および第２のコレクタ−エミッタ間電圧にそれぞれ対応する前記電力用スイッチング素子の第１および第２の上面温度を前記コレクタ−エミッタ間電圧特性から算出し、
    また、前記第２の温度検出素子を用いて、前記第１および第２の期間での前記ベース板の温度である第１および第２のベース板温度を取得し、
    前記第１および第２の上面温度、前記第１および第２のベース板温度、前記第１のコレクタ電流、前記第１のコレクタ電流を流した場合のコレクタ−エミッタ間電圧と、前記第１のコレクタ電流を供給した第３の期間の情報に基づいて、数式（１）により前記電力用スイッチング素子の下部の熱抵抗を算出し、
    Figure 0006104407
     前記熱抵抗と、予め定めた閾値との比較を行い、前記熱抵抗が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項１記載の半導体装置。
  5. 前記モジュールは、
    前記電力用スイッチング素子の上面に配設された第１の温度検出素子と、
    前記ベース板の前記モジュール内の主面上に配設された第２の温度検出素子と、をさらに備え、
    前記可変ゲート電圧回路は、
    電力用スイッチング素子に一定のコレクタ電流が流れるようにゲート電圧を調整しながら前記第１の温度検出素子で前記電力用スイッチング素子の上面温度を測定し、温度変化に対するゲート−エミッタ間電圧特性を取得すると共に、
    第１のコレクタ電流を流す前の第１の期間と、前記一定のコレクタ電流を流した後の第２の期間とで、それぞれ前記第１のコレクタ電流のｍ分の１（ｍは整数）の第２の電流を流し、それぞれ第１および第２のゲート−エミッタ間電圧を取得し、
    前記第１および第２のゲート−エミッタ間電圧にそれぞれ対応する前記電力用スイッチング素子の第１および第２の上面温度を前記ゲート−エミッタ間電圧特性から算出し、
    また、前記第２の温度検出素子を用いて、前記第１および第２の期間での前記ベース板の温度である第１および第２のベース板温度を取得し、
    前記第１および第２の上面温度、前記第１および第２のベース板温度、前記第１のコレクタ電流、前記第１のコレクタ電流を流した場合のコレクタ−エミッタ間電圧と、前記第１のコレクタ電流を供給した第３の期間の情報に基づいて、数式（２）により前記電力用スイッチング素子の下部の熱抵抗を算出し、
    Figure 0006104407
     前記熱抵抗と、予め定めた閾値との比較を行い、前記熱抵抗が前記閾値より大きい場合に、前記任意の目標電力が前記電力用スイッチング素子に供給されるように前記ゲート電圧を調整するマイクロコンピュータを有する、請求項１記載の半導体装置。
  6. 前記絶縁基板は、
    絶縁基材上に配設した導電板を有し、
    前記電力用スイッチング素子は、前記導電板上に前記はんだ層により接合され、
    前記導電板の主面内に、前記電力用スイッチング素子の周囲を囲むように設けられた、溝状のポケットをさらに備える、請求項１記載の半導体装置。
  7. 前記絶縁基板は、
    絶縁基材上に配設した導電板を有し、
    前記電力用スイッチング素子は、前記導電板上に前記はんだ層により接合され、
    前記導電板の主面上に、前記電力用スイッチング素子の周囲を囲むように設けられた、壁状の突起をさらに備える、請求項１記載の半導体装置。
  8. 前記電力用スイッチング素子は、
    ワイドバンドギャップ半導体基板上に形成されるワイドバンドギャップスイッチング素子である、請求項１記載の半導体装置。
JP2015551328A 2013-12-04 2013-12-04 半導体装置 Expired - Fee Related JP6104407B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/082543 WO2015083250A1 (ja) 2013-12-04 2013-12-04 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2015083250A1 JPWO2015083250A1 (ja) 2017-03-16
JP6104407B2 true JP6104407B2 (ja) 2017-03-29

Family

ID=53273046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015551328A Expired - Fee Related JP6104407B2 (ja) 2013-12-04 2013-12-04 半導体装置

Country Status (5)

Country Link
US (1) US9508700B2 (ja)
JP (1) JP6104407B2 (ja)
CN (1) CN105794094B (ja)
DE (1) DE112013007670B4 (ja)
WO (1) WO2015083250A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015005836B4 (de) * 2014-12-29 2022-04-14 Mitsubishi Electric Corporation Leistungsmodul
CN107210269B (zh) * 2015-03-11 2020-07-28 英特尔公司 利用应变重分布层的可拉伸电子器件制造方法
KR20170097421A (ko) * 2016-02-18 2017-08-28 엘에스산전 주식회사 2차원 배열 전력변환장치용 냉각 시스템
JP6658441B2 (ja) * 2016-10-06 2020-03-04 三菱電機株式会社 半導体装置
DE102017210870B3 (de) * 2017-06-28 2018-10-04 Robert Bosch Gmbh Vorrichtung zur Messung einer thermischen Degradation des Kühlpfads leistungselektronischer Komponenten mittels Lumineszenz
JP2019083294A (ja) * 2017-10-31 2019-05-30 トヨタ自動車株式会社 半導体装置とその製造方法
EP3489997B1 (en) * 2017-11-28 2022-06-15 Mitsubishi Electric R&D Centre Europe B.V. System for allowing the restoration of an interconnection of a die of a power module
EP3489994B1 (en) * 2017-11-28 2020-08-26 Mitsubishi Electric R & D Centre Europe B.V. Device and a method and a system for allowing the restoration of an interconnection of a die of a power module
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
JP7098953B2 (ja) * 2018-02-20 2022-07-12 三菱電機株式会社 半導体装置
US11296073B2 (en) * 2018-02-27 2022-04-05 Mitsubishi Electric Corporation Semiconductor device
JP6687053B2 (ja) * 2018-03-29 2020-04-22 ダイキン工業株式会社 半導体装置
CN109801900B (zh) * 2019-01-15 2021-10-29 江苏双聚智能装备制造有限公司 一种电力用逆变电路装置
JP7346178B2 (ja) * 2019-09-05 2023-09-19 株式会社東芝 半導体装置
US11527456B2 (en) * 2019-10-31 2022-12-13 Ut-Battelle, Llc Power module with organic layers
EP3890010A1 (en) 2020-04-02 2021-10-06 Mitsubishi Electric R & D Centre Europe B.V. Method and device for increasing the reliability of a power module
US20230245960A1 (en) 2020-10-14 2023-08-03 Rohm Co., Ltd. Semiconductor module
DE202021004370U1 (de) 2020-10-14 2023-12-12 Rohm Co., Ltd. HalbleitermoduL
CN117525033A (zh) 2020-10-14 2024-02-06 罗姆股份有限公司 半导体模块
US11764209B2 (en) 2020-10-19 2023-09-19 MW RF Semiconductors, LLC Power semiconductor device with forced carrier extraction and method of manufacture
CN114217198B (zh) * 2021-12-07 2023-10-10 北京工业大学 基于短脉冲大电流SiC MOSFET模块热阻测量方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251504A (ja) 1991-05-28 1993-09-28 Oki Electric Ind Co Ltd Ｉｃチップの実装方法
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
JPH09148523A (ja) 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JP4009056B2 (ja) * 2000-05-25 2007-11-14 三菱電機株式会社 パワーモジュール
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP2003009541A (ja) 2001-06-22 2003-01-10 Nissan Motor Co Ltd インバータ装置
JP3668708B2 (ja) 2001-10-22 2005-07-06 株式会社日立製作所 故障検知システム
US6667606B2 (en) 2002-02-15 2003-12-23 Motorola, Inc. Power regulation and thermal management circuit
JP4357817B2 (ja) 2002-09-12 2009-11-04 パナソニック株式会社 回路部品内蔵モジュール
JP4044861B2 (ja) 2003-04-03 2008-02-06 三菱電機株式会社 電力変換装置およびその電力変換装置を備える電力変換システム装置
JP4097613B2 (ja) 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置
US8018200B2 (en) 2005-02-22 2011-09-13 Freescale Semiconductor, Inc. Control apparatus and method of regulating power
JP2007040817A (ja) 2005-08-03 2007-02-15 Fuji Electric Device Technology Co Ltd 電力用半導体素子の異常検出装置
JP2007243118A (ja) * 2006-03-13 2007-09-20 Fuji Electric Holdings Co Ltd 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP5233198B2 (ja) 2007-08-06 2013-07-10 富士電機株式会社 半導体装置
JP4972503B2 (ja) 2007-09-11 2012-07-11 株式会社日立製作所 半導体パワーモジュール
JP4673360B2 (ja) 2007-12-21 2011-04-20 三菱電機株式会社 半導体装置
JP5153361B2 (ja) * 2008-01-29 2013-02-27 京セラ株式会社 太陽電池モジュールの修復方法
JP5633496B2 (ja) 2011-09-29 2014-12-03 三菱電機株式会社 半導体装置及びその製造方法
AT12919U1 (de) * 2011-11-25 2013-02-15 Plansee Se Verfahren zur herstellung eines hochtemperaturfesten verbundkörpers
CN102489819A (zh) * 2011-12-26 2012-06-13 北方夜视科技集团有限公司 波动式管体焊料真空浇注器

Also Published As

Publication number Publication date
CN105794094A (zh) 2016-07-20
US9508700B2 (en) 2016-11-29
CN105794094B (zh) 2018-09-28
WO2015083250A1 (ja) 2015-06-11
US20160233202A1 (en) 2016-08-11
DE112013007670T5 (de) 2016-09-01
JPWO2015083250A1 (ja) 2017-03-16
DE112013007670B4 (de) 2023-07-06

Similar Documents

Publication Publication Date Title
JP6104407B2 (ja) 半導体装置
US9935577B2 (en) Semiconductor device and fault detecting method
JP4830993B2 (ja) 半導体装置の劣化検出方法
JP6119125B2 (ja) 半導体試験装置および半導体試験方法
JP6611913B2 (ja) 半導体モジュール
Künzi Thermal design of power electronic circuits
JP6493565B2 (ja) 半導体装置
JP2004117111A (ja) 半導体装置
US10132693B2 (en) Solder degradation information generation apparatus
JP4097613B2 (ja) 半導体装置
US9754854B2 (en) Semiconductor device having sensing functionality
JP2017063270A (ja) 半導体集積回路装置および電子装置
Wang et al. SiC device junction temperature online monitoring
US20210384819A1 (en) Power converter
JP6408686B2 (ja) 電力変換装置及びその制御方法
JP2008147683A (ja) 半導体装置
Hartmann et al. The LinPak high power density design and its switching behaviour at 1.7 kV and 3.3 kV
JP2012202801A (ja) 半導体装置の寿命推定方法
JP4323299B2 (ja) 半導体装置
JP6218156B2 (ja) 電力変換装置及び電力変換装置の制御方法
JP2013084657A (ja) 半導体装置及びその制御方法
JP2022117606A (ja) 半導体装置及び温度測定方法
Riedel et al. A feasibility study of using gate-emitter voltage method to estimate IGBT online junction temperature in practical applications
JP2023109223A (ja) 劣化検出装置、電力変換装置及び劣化検出方法
JPWO2015174198A1 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170228

R150 Certificate of patent or registration of utility model

Ref document number: 6104407

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees