JP2022117606A - 半導体装置及び温度測定方法 - Google Patents

半導体装置及び温度測定方法 Download PDF

Info

Publication number
JP2022117606A
JP2022117606A JP2021014196A JP2021014196A JP2022117606A JP 2022117606 A JP2022117606 A JP 2022117606A JP 2021014196 A JP2021014196 A JP 2021014196A JP 2021014196 A JP2021014196 A JP 2021014196A JP 2022117606 A JP2022117606 A JP 2022117606A
Authority
JP
Japan
Prior art keywords
temperature measuring
main electrode
semiconductor element
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021014196A
Other languages
English (en)
Inventor
晋一 増田
Shinichi Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021014196A priority Critical patent/JP2022117606A/ja
Priority to US17/568,267 priority patent/US20220244111A1/en
Publication of JP2022117606A publication Critical patent/JP2022117606A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/12—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance
    • G01K11/125—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance using changes in reflectance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00—Thermometers specially adapted for specific purposes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/44—Mechanical structures for providing tensile strength and external protection for fibres, e.g. optical transmission cables
    • G02B6/4401—Optical cables
    • G02B6/4415—Cables for special applications
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/44—Mechanical structures for providing tensile strength and external protection for fibres, e.g. optical transmission cables
    • G02B6/4401—Optical cables
    • G02B6/4429—Means specially adapted for strengthening or protecting the cables
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0147—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on thermo-optic effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Figure 2022117606000001
【課題】半導体素子毎の温度を安全かつ高精度に測定すること。
【解決手段】半導体装置（１）は、絶縁板（３０）の上面に複数の回路板（３１）が形成された積層基板（３）と、上面に主電極（４０）が形成され、複数の回路板のうち、所定の回路板の上面に配置された半導体素子（４）と、半導体素子の温度を測定する温度測定装置（８）と、を備える。温度測定装置は、絶縁性を有する光ファイバで構成されたケーブル部（８０）と、ケーブル部の先端に設けられた測温部（８１）と、を有する。測温部は、接合材（Ｓ）を用いて主電極に接合されている。
【選択図】図５

Description

本発明は、半導体装置及び温度測定方法に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられた基板を有し、インバータ装置等に利用されている。
民生・産業用のモータ駆動用等に広く用いられるインバータ装置は、ＭＯＳＦＥＴやＩＧＢＴ等の半導体スイッチング素子（スイッチング素子）と、その半導体スイッチング素子を駆動する駆動用集積回路（ＩＣチップ）から構成される。また、機器の小型化と保護回路内蔵のための手段として、上記したスイッチング素子とＩＣチップを１パッケージ化したＩＰＭ（Intelligent Power Module）が用いられる。
半導体装置では、運転によって半導体素子が発熱するため、その熱を考慮した設計が必要である。例えば、特許文献１－３には、半導体素子の温度を測定する種々の方法が開示されている。特許文献１には、動作時に発光する半導体素子の発光強度を光ファイバ及びフォトダイオードで検出し、その検出値から半導体素子の温度を算出することが記載されている。特許文献２には、パワー半導体素子とは別に温度検出用の素子を配置することが記載されている。特許文献３には、半導体の温度を熱電対で検出することが記載されている。
特開２０１５－０１８８６１号公報 特開２０１９－２０１５２３号公報 特開２０１７－００９４４９号公報
ところで、近年の半導体装置の開発実態において、個々の半導体素子毎の温度分布を測定し、半導体素子の温度が所定の安定動作領域内で動作するように熱設計をすることが求められる。しかしながら、半導体素子の温度を直接測定することは難しいとされている。
本発明はかかる点に鑑みてなされたものであり、半導体素子毎の温度を安全かつ高精度に測定することができる半導体装置及び温度測定方法を提供することを目的の１つとする。
本発明の一態様の半導体装置は、絶縁板の上面に複数の回路板が形成された積層基板と、上面に主電極が形成され、前記複数の回路板のうち、所定の前記回路板の上面に配置された半導体素子と、前記半導体素子の温度を測定する温度測定装置と、を備え、前記温度測定装置は、絶縁性を有する光ファイバで構成されたケーブル部と、前記ケーブル部の先端に設けられた測温部と、を有し、前記測温部は、接合材を用いて前記主電極に接合されている。
本発明の一態様の温度測定方法は、上面に主電極が形成された半導体素子の温度を温度測定装置で測定する温度測定方法であって、前記温度測定装置は、絶縁性を有する光ファイバで構成されたケーブル部と、前記ケーブル部の先端に設けられた測温部と、を有し、前記測温部の先端が接合材を用いて前記主電極に接合されており、前記測温部の出力変化に基づいて前記半導体素子の前記主電極の温度を測定する。
本発明によれば、半導体素子毎の温度を安全かつ高精度に測定することができる。
本実施の形態に係る半導体装置の一例を示す平面模式図である。 本実施の形態に係る半導体装置の一例を示す断面模式図である。 本実施の形態に係る電気回路を示す模式図である。 本実施の形態に係る温度測定装置の一例を示す模式図である。 本実施の形態に係る温度測定装置の実装例を示す模式図である。 本実施の形態に係る温度測定装置の他の実装例を示す模式図である。 本実施の形態に係る温度測定装置の他の実装例を示す模式図である。 モジュール上の測温箇所の一例を示す回路図である。 モジュール上の測温箇所の一例を示す平面模式図である。 モジュール上の測温箇所の他の一例を示す回路図である。 モジュール上の測温箇所の他の一例を示す平面模式図である。 本発明の応用例を示す平面模式図である。 主電流配線と光ファイバとの位置関係を示す模式図の一例である。 主電流配線と光ファイバとの位置関係を示す模式図の他の一例である。
以下、本発明を適用可能な半導体装置について説明する。図１は、本実施の形態に係る半導体装置の一例を示す平面模式図である。図２は、本実施の形態に係る半導体装置の一例を示す断面模式図である。具体的に図２は、図１のＡ－Ａに沿って切断した断面図である。図３は、本実施の形態に係る電気回路を示す模式図である。なお、以下に示す半導体装置はあくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
また、以下の図において、半導体装置の長手方向（複数の積層基板が並ぶ方向、又は上下アームが並ぶ方向）をＸ方向、半導体装置の短手方向をＹ方向、高さ方向（基板の厚み方向）をＺ方向と定義することにする。図示されたＸ、Ｙ、Ｚの各軸は互いに直交し、右手系を成している。また、場合によっては、Ｘ方向を左右方向、Ｙ方向を前後方向、Ｚ方向を上下方向と呼ぶことがある。これらの方向（前後左右上下方向）は、説明の便宜上用いる文言であり、半導体装置の取付姿勢によっては、ＸＹＺ方向のそれぞれとの対応関係が変わることがある。例えば、半導体装置の放熱面側（冷却器側）を下面側とし、その反対側を上面側と呼ぶことにする。また、本明細書において、平面視は、半導体モジュールの上面をＺ方向正側からみた場合を意味する。また、本明細書において、方向や角度の表記は、概ねその方向や角度であればよく、±１０度以内は許容されてよいものとする。
半導体装置１は、例えばパワーモジュール等の電力変換装置に適用されるものであり、インバータ回路（図３参照）を構成する。図１及び図２に示すように、半導体装置１は、ベース板２、積層基板３、複数の半導体素子４等を含んで構成される。詳細は後述するが、半導体装置１は、その他に積層基板３及び複数の半導体素子４を収容するケース部材５と、ケース部材５内に充填される封止樹脂７を含む。
ベース板２は、上面と下面を有する長方形の板である。ベース板２は、放熱板として機能し、銅やアルミニウム等の熱伝導性の良好な金属板によってＸ方向に長い平面視矩形状に形成される。ベース板２の表面には、例えばメッキ処理が施されてもよい。
ベース板２の上面（主面）には、積層基板３が配置される。積層基板３は、導電層と絶縁層とを積層して構成され、平面視方形状に形成されている。本実施の形態では、２つの積層基板３がベース板２の長手方向（Ｘ方向）に並んで配置されている。２つの積層基板３は、例えば半田等（不図示）を介してベース板２の上面に配置される。詳細は後述するが、２つの積層基板３のうち、Ｘ方向正側が上アームを構成し、Ｘ方向負側が下アームを構成する。
積層基板３は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Brazing）基板で構成される。具体的に積層基板３は、上面と下面に主面を有する絶縁板３０と、絶縁板３０の上面に形成される回路板３１と、絶縁板３０の下面に形成される金属板３２と、を有している。絶縁板３０は、セラミックや樹脂等の絶縁材料によって平面視方形状に形成される。絶縁板３０は、絶縁層又は絶縁フィルムと呼ばれてもよい。絶縁材料には、例えば、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）等のセラミックス材料、エポキシ等の樹脂材料、または、セラミックス材料をフィラーとして用いた樹脂材料が用いられる。
回路板３１は、銅箔等によって形成される所定厚みの金属層で構成される。回路板３１は、導電層又は回路パターンと呼ばれてもよい。回路板３１は、平面視で独立した島状（電気的に互いに絶縁された状態）の複数の回路板３３～３６を有している。図１では、紙面左側に位置する絶縁板３０上に３つの独立した回路板３３～３５が形成されている。紙面左側において、回路板３３は下アームの高電位側の主電流配線層であって、回路板３５は下アームの低電位側の主電流配線層であって、回路板３４は下アームの制御配線層である。
一方で、紙面右側に位置する絶縁板３０上には、４つの独立した回路板３３～３６が形成されている。紙面右側において、回路板３３は上アームの高電位側の主電流配線層であって、回路板３５は上アームの低電位側の主電流配線層であって、回路板３６は下アームの低電位側の主電流配線であって、回路板３４は上アームの制御配線層である。なお、左右それぞれの絶縁板３０上で対応する回路板３１は、説明の便宜上、共通する符号で示している。また、各回路板３１については後述する。
金属板３２は、回路板３１と同様に銅箔等によって形成される所定厚みの金属層で構成される。金属板３２は、放熱板と呼ばれてもよい。金属板３２は、平面を有しており、絶縁板３０の下面の略全体を覆う平面視方形状を有している。具体的に金属板３２の外縁部は、絶縁板３０の外縁部よりも僅かに内側に位置している。金属板３２の下面は、ベース板２の上面に向けられている。金属板３２は、図示しない半田等を介してベース板２の上面に接合される。
回路板３３の上面には、４つの半導体素子４が配置されている。半導体素子４は、例えばシリコン（Ｓｉ）、炭化けい素（ＳｉＣ）等の半導体基板によって平面視方形状に形成される。本実施の形態では、半導体素子４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）素子とＦＷＤ（Free Wheeling Diode）素子の機能を一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ素子で構成される。
なお、半導体素子４は、これに限定されず、ＩＧＢＴ、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードを単独に用いてもよい。また、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等を用いてもよい。また、半導体素子４の形状、配置数、配置箇所等は適宜変更が可能である。
半導体素子４の上面には、主電極４０としておもて面電極、例えばＩＧＢＴ素子におけるエミッタ電極、ＦＷＤ素子におけるアノード電極が設けられている。また、半導体素子４の上面には、制御電極４１として、例えばＩＧＢＴ素子におけるゲート電極が設けられている。また、半導体素子４の下面には、主電極として不図示の裏面電極、例えばＩＧＢＴ素子におけるコレクタ電極、ＦＷＤ素子におけるカソード電極が設けられている。半導体素子４の下面は、例えば半田や金属焼結材（不図示）を介して回路板３３の上面に電気的に接合される。
また、ベース板２の外周側の上面には、枠状のケース部材５が配置される。ケース部材５は、例えば合成樹脂によって成形され、接着剤（不図示）を介してベース板２に接合される。ケース部材５は、２つの積層基板３の外周を囲う環状壁部５０を有している。環状壁部５０は、ベース板２の外形に沿う平面視四角環状に形成されている。また、環状壁部５０は、半導体装置１の厚み方向（鉛直方向）に立ち上がっている。環状壁部５０の上面の内周側には、一段下がった段部５１が形成されている。段部５１は、四角環状の凹部で形成され、環状壁部５０の上面に対して段部５１の上面が低い位置に設けられている。
また、環状壁部５０の長手方向で対向する一対の壁部には、それぞれ端子部材６が埋め込まれている。当該端子部材６に対応して環状壁部５０の上縁部には、水平方向外側に向かって突出する板状の突出片５２が形成されている。
端子部材６は、例えば金属製の板状体を折り曲げて形成される。端子部材６は、段部５１の上面に露出する内側端子部６０と、突出片５２の上面に露出する外側端子部６１と、を有している。図１の紙面左側に位置する端子部材６（Ｍ端子）が１つの内側端子部６０と２つの外側端子部６１とが環状壁部５０内で電気的に接続されるように一体的に形成されている。一方、図１の紙面右側に位置する端子部材６は、１つの内側端子部６０と１つの外側端子部６１が環状壁部５０内で電気的に接続されるように一体的に形成されている。すなわち、図１の紙面右側には、電気的に独立した２つの端子部材６（上側のＰ端子および下側のＮ端子）が、環状壁部５０の短手方向（紙面上下方向）に並んで配置されている。
配線部材Ｗ１～Ｗ５は、各半導体素子４、回路板３１、及び端子部材６に接続されている。配線部材Ｗ１～Ｗ５は、導体ワイヤ（ボンディングワイヤ）が用いられる。導電ワイヤの材質は、金、銅、アルミニウム、金合金、銅合金、アルミニウム合金のいずれか１つ又はそれらの組み合わせを用いることができる。導体ワイヤの外径は、２５μｍ以上、５００μｍ以下である。導体ワイヤは、複数本が並列に接続されていてもよい。また、配線部材として導電ワイヤ以外の部材を用いることも可能である。例えば、配線部材としてリボンやリードフレームを用いることができる。
図１において、回路板３５と半導体素子４は、配線部材Ｗ１によって電気的に接続される。配線部材Ｗ１は、一端が半導体素子４のおもて面の主電極４０に接合され、他端が回路板３５に接合されている。配線部材Ｗ１は、主電極４０において、主電極の一辺側と対辺側の２箇所で接合されていてよい。そうすることで、主電極４０に分散して電流を供給することができる。また、一辺側と対辺側の中心線部分では、配線部材Ｗ１は主電極４０から所定距離離れて配置できる。そのため、後述する温度測定装置８の測温部８１（共に図４、５参照）を主電極４０の中央に配置することができる。また、配線部材Ｗ１は、主電流の容量に応じて複数本あってよい。この場合、配線部材Ｗ１は、平面視で主電極４０と重なる部分において、複数本が平行に並んでいることが好ましい。こうすることで、後述する温度測定装置の測温部およびケーブル部を主電極４０上に配置しやすくなる。
また、図１において、回路板３４と回路板３４側に配置される半導体素子４（図１の紙面左側においてはＹ方向正側の２つの半導体素子４、図１の紙面右側においてはＹ方向負側の２つの半導体素子４）とは、配線部材Ｗ２によって電気的に接続される。より具体的に配線部材Ｗ２は、一端が半導体素子４のおもて面の制御電極４１に接合され、他端が回路板３４に接合されている。
また、図１において、回路板３５を挟んで対向する一対の半導体素子４同士は、配線部材Ｗ３によって電気的に接続される。具体的に配線部材Ｗ３は、一端が半導体素子４のおもて面の制御電極４１に接合され、他端が回路板３５を挟んで対向する半導体素子４のおもて面の制御電極４１に接合されている。配線部材Ｗ２と配線部材Ｗ３は、制御電極４１との接合点で連続していてもよい。
また、図１の紙面左側において、半導体素子４が実装された回路板３３と内側端子部６０は、配線部材Ｗ４によって電気的に接続される。同様に図１の紙面右側において、半導体素子４が実装される回路板３３と一方の内側端子部６０は、配線部材Ｗ４によって電気的に接続される。また、図１の紙面右側において、回路板３６と他方の内側端子部６０は、配線部材Ｗ４によって電気的に接続される。
また、図１の紙面左側の回路板３３と紙面右側の回路板３５は、配線部材Ｗ５によって電気的に接続される。同様に図１の紙面左側の回路板３５と紙面右側の回路板３６は、配線部材Ｗ５によって電気的に接続される。なお、配線部材Ｗ１、Ｗ４、Ｗ５は、主電流配線部材と呼ばれてもよく、配線部材Ｗ２、Ｗ３は、制御配線部材と呼ばれてもよい。
このように、本実施の形態では、上記した構成（特に積層基板３、半導体素子４、及び各種配線部材）により、インバータ回路の一部を構成する。例えば図１及び図３に示すように、上アームを構成する４つの半導体素子４（図１の紙面右側）は、並列接続されている。同様に、下アームを構成する４つの半導体素子４（図１の紙面左側）は、並列接続されている。また、上アームと下アームは、直列接続されている。このように構成された単一のモジュールは、後述するようにＵ相、Ｖ相、Ｗ相の３つを並べて配置することにより、三相インバータ回路を構成することが可能である（図１２参照）。
環状壁部５０により規定されるケース部材５の内部空間は、封止樹脂７によって封止される。具体的に封止樹脂７は、ケース部材５の内側で積層基板３、半導体素子４、配線部材、及び内側端子部６０が十分に埋まる程度に充填される。なお、封止樹脂７には、エポキシ樹脂やシリコーンゲルを用いることができる。また、封止樹脂７が充填された後のケース部材５の上方空間は、板状の蓋部材５３（図７参照）によって塞がれてもよい。
ところで、半導体装置では、運転によって半導体素子が発熱するため、その熱を考慮した設計が必要である。近年の半導体装置の開発実態においては、個々の半導体素子毎の温度分布を測定し、半導体素子の温度が所定の安定動作領域内で動作するように熱設計をすることが求められる。
従来では、例えば以下の方法によって半導体装置の熱評価が実施されている。
（１）半導体装置の動作条件から熱エネルギーの損失を測定し、その損失と半導体装置の熱抵抗（熱負荷）を用いて半導体素子温度を推定する。
（２）サーミスタが配置された熱測定専用のサンプル（オープンサンプルと呼ばれてもよい）を用意し、サーミスタの温度から半導体素子温度を推定する。
（３）熱電対が取り付けられたサンプルを用い、半導体装置を実際に動作させたときの半導体素子温度を熱電対から測定する。
（４）半導体装置の実動作の前後に微小電流を流し、その際の電圧変化から半導体素子温度を推定する。
しかしながら、これらの方法では、以下のような問題が生じている。
（１）熱エネルギーの損失は、装置全体の平均値で測定されるため、半導体素子毎の温度を推定することができない。
（２）熱測定用のサンプルは、実際の装置とは異なるため、その差が半導体素子温度にも反映される可能性がある。また、サーミスタと半導体素子との間には距離があるため、ダイレクトな半導体素子温度を推定できない。このため、例えば短時間における半導体素子温度の変化を正確に認識することが困難である。
（３）測定したい半導体素子に直接熱電対を取り付けるため、半導体素子の電位と熱電対の電位が等しくなる。装置運転中の半導体素子は非常に高電圧であるため、半導体素子周囲の電位が熱電対に回り込むのを防止すべく、十分な安全対策が必要である。
（４）微小電流を流すための構成が別途必要である。また、電圧変化は装置全体の平均値であるため、半導体素子毎の温度を推定することができない。
そこで、本件発明者は、半導体素子毎の温度を安全かつ高精度に測定すべく、本発明に想到した。本実施の形態では、光ファイバで構成された温度測定装置８を用いて半導体素子４の表面温度を測定する構成とした。ここで、図１から図５を参照して本実施の形態に係る温度測定装置及び温度測定方法について詳細に説明する。図４は、本実施の形態に係る温度測定装置の一例を示す模式図である。図５は、本実施の形態に係る温度測定装置の実装例を示す模式図である。なお、以下に示す温度測定装置は、あくまで一例にすぎず、これに限定されることなく適宜変更が可能である。
図４及び図５に示すように、本実施の形態に係る温度測定装置８は、光学式のセンサで構成される。具体的に温度測定装置８は、光ファイバの先端に光学式の感熱素子を取り付け、その感熱素子で変化する光の状態（例えば強度やスペクトル）に基づいて半導体素子温度を測定するものである。例えば温度測定装置８は、ケーブル部８０、測温部８１、及び制御部８２を含んで構成される。
ケーブル部８０は、絶縁性を有する光ファイバで構成された光ファイバケーブルである。ケーブル部８０内には光を通すことが可能である。ケーブル部８０の基端には制御部８２が接続され、ケーブル部８０の先端には測温部８１が接続されている。
ケーブル部８０は、絶縁材料で形成される。具体的にケーブル部８０は、芯材であるコアとその外周を被覆するクラッドによる２層構造を有している。このコアおよびクラッドは、光を透過する石英ガラス、フッ化物ガラスなどの光学ガラス、又は、フッ素系ポリマー、ポリメタクリル酸メチル、ポリカーボネート、ポリスチレンなどの光学プラスチックであってよい。さらにケーブル部８０は、コアおよびクラッドを被覆する保護膜の３層構造を有してもよい。この保護膜は、シリコーン樹脂、ナイロンなどの絶縁樹脂であってよい。
また、ケーブル部８０は、断面が円形の線状に形成される。ケーブル部８０の外径は、５０μｍ以上、４００μｍ以下である。ケーブル部８０の外径は、半導体素子４のおもて面の主電極４０に接合される配線部材Ｗ１の外径より細いことが好ましい。そうすることで、半導体素子４の熱によりケーブル部８０の変形が生じても、測温部８１と同じ主電極４０に接合された配線部材Ｗ１の断線を防止することができる。なお、ケーブル部８０の長さは、測温部８１と制御部８１の間で任意に決定できる。
測温部８１は、ケーブル部８０の先端に設けられており、測温箇所の表面に配置される。測温部８１の外形は、直方体であって、縦、横、厚さがそれぞれ５０μｍ以上、２００μｍ以下である。すなわち、測温部８１は、軸方向に直交する方向で切断した断面が矩形状を成すように形成されている。また、測温部８１の断面は、半導体素子４のおもて面の主電極４０に接合される配線部材Ｗ１の外形より小さいことが好ましい。そうすることで、測温部８１と同じ主電極に接合された複数の配線部材Ｗ１と干渉せずに測温部８１を配置するができる。
具体的に測温部８１は、感熱部８３とミラー部８４とを含んでいる。感熱部８３は、ケーブル部の先端に配置された光学式の感熱素子である。このような感熱素子は、温度に応じて透過する光の光路長を変化させる偏光干渉材であってよい。または、このような感熱素子は、温度に応じて透過する光の波長を変化させるバンドギャップ半導体であってよい。感熱部８３は、例えば砒化ガリウム（ＧａＡｓ）の単結晶により形成される。感熱部８３は、これに限らず、他の材料で形成された光学素子で構成されてもよい。
ミラー部８４は、感熱部８３の先端に配置されている。すなわち感熱部８３は、ケーブル部８０の先端とミラー部８４との間に挟まれた（介在した）状態となっている。詳細は後述するが、ミラー部８４は、光源部８５からケーブル部８０及び測温部８１（感熱部８３）を通過した光を反射する光学素子（例えば誘導体ミラー）で構成される。
制御部８２は、温度測定装置８の各構成を統括制御する。具体的に制御部８２は、光源部８５、受光部８６、解析部８７を含む。制御部８２は、光源部８５から光（出射光）を出射し、受光部８６で反射光を入射し、解析部８７により前記出射光及び反射光に基づいて半導体素子４の温度を算出する。
また、ケーブル部８０には、制御部８２内において分岐部８８に接続されてよい。分岐部８８は、ケーブル部８０と同様に、絶縁性を有する光ファイバで構成された光ファイバケーブルである。分岐部８８は、ケーブルの途中で光路が２つに分岐されており、３つの端部を備えている。
具体的に分岐部８８は、光源部８５に接続される第１端部８８ａと、受光部８６に接続される第２端部８８ｂと、ケーブル部８０に接続される第３端部８８ｃと、を備えている。第１端部８８ａは、光源部８５から出射された出射光をケーブル部８０に導く。第２端部８８ｂは、測温部８１からの反射光を受光部８６に導く。第３端部８８ｃは、光源部８５からの出射光を第１端部８８ａからケーブル部８０に導く一方、測温部８１からケーブル部８０を経由した反射光を第２端部８８ｂ及び受光部８６に導く。このように、ケーブル部８０及び分岐部８８は、光源部８５からの出射光及び測温部８１（ミラー部８４）からの反射光が導通可能な光通路を構成する。なお、図４では、説明の便宜上、出射光を実線で示し、反射光を破線で示している。
光源部８５は、ケーブル部８０の基端へ制御された出射光を照射するものである。上記したように光源部８５は、分岐部８８の第１端部８８ａに設けられており、ケーブル部８０の基端から、先端の測温部８１に向けて光を照射（出射）する。光源部８５は、白色光源であってよい。
受光部８６は、ミラー部８３からの反射光を受光するものである。上記したように受光部８６は、分岐部８８の第２端部８８ｂに設けられており、ミラー部８３を反射してケーブル部８０内を通過した反射光を受光する。受光部８６は、イメージセンサであってよい。
解析部８７は、光スペクトル解析装置を含んで構成される。解析部８７は、光源部８５からケーブル部８０及び感熱部８３を経由してミラー部８４で反射した光（反射光）に基づいて半導体素子４の温度を算出する。より具体的に解析部８７は、光源部８５から出射された出射光と、測温部８１から戻ってきた反射光（光信号と呼ばれてもよい）のスペクトル強度分布の変化を検出することにより、測温箇所（本実施の形態では主電極４０）の温度を算出（推定）する。
このように構成された温度測定装置８を用いた半導体素子４の温度測定方法では、測温部８１の先端が接合材Ｓで主電極４０の上面に接合される。接合材Ｓには、熱伝導性の高い接着剤が用いられる。このような接着剤は、エポキシやウレタンなどのバインダー樹脂の中に、銅、ニッケル、銀などの金属粉やグラファイト、カーボンナノチューブなどの炭素材などの導電性フィラーを分散させたものでよい。このような接着剤は硬化後に導電性フィラーにより高い熱伝導性を要する。
一方で、上記した接合材Ｓにより、導電性のパスが形成される。そのため、従来の熱電対を取り付ける熱評価方法では、十分な厚さの絶縁材料で絶縁（被覆）する必要があり、細かな個所の評価ができないばかりでなく、熱伝導性の低下により測定精度が悪かった。なお、接合材Ｓは、金属または炭素を含有する接着剤に限らず、はんだや金属焼結材であってもよい。
例えば、半導体装置１の運転によって半導体素子４の温度が上昇すると、温度測定装置８は、その半導体素子温度の変化に伴う測温部８１を透過する光の変化に基づいて半導体素子４の温度（主電極４０の温度）を測定する。すなわち、温度測定装置８は、測定素子である測温部８１の温度による特性変化を光学的特性変化によって検出している。なお、感熱部８３の軸方向における厚みは、例えば１００μｍ程度であることが好ましい。
この構成よれば、温度測定装置８の大部分を占めるケーブル部８０が絶縁性を有する光ファイバで構成されるため、運転中に高電位となる半導体素子４の表面を直接かつ安全に測定することが可能である。すなわち、任意の半導体素子４の温度を表面電位に関係なく測定することができるため、例えば半導体装置１の開発段階における個々の半導体素子４の発熱部分をより正確に検証することが可能である。したがって、熱電対では安全面から困難であった運転中における半導体素子４の温度測定も、光ファイバ式の温度測定装置８で安全かつ高精度に実現ずることが可能となった。
また、測温部８１は、図５に示すように、主電極４０から所定距離Ｄだけ離間して配置されている。更に測温部８１は、全体が接合材Ｓによって覆われている。つまり、測温部８１の先端は、主電極４０の上面との間に接合材Ｓを介している。または、測温部８１の先端は、主電極４０の上面に直接接していてもよい。接合材Ｓは、上記した金属や炭素成分を含有する熱伝導性の高い接着剤で構成される。
測温部８１と被測温部である主電極４０との離間距離Ｄは、０（測温部８１（ミラー部８４）の先端が主電極４０の上面に直接接した状態）より大きく、直方体形状の測温部８１の断面（軸方向に直交する方向で切断した断面）の縦または横の一辺の長さ（図５のＺ方向の長さ）の２．０倍より小さいことが好ましい。より好ましくは、測温部８１と被測温部である主電極４０との離間距離Ｄは、直方体形状の測温部８１の断面の縦または横の一辺の長さ（図５のＺ方向の長さ）の０．１倍より大きく、１．０倍より小さい。
測温部８１と被測温部である主電極４０とを所定距離Ｄだけ離間させることで、主電極４０が傷つくのを抑制できる。こうすることで、測温部８１は、半導体素子４の主電極４０と機械的に接合されると共に主電極４０で発生した熱をダイレクトに受けることが可能である。この結果、より高精度に半導体素子４の温度を測温部８１から検出することが可能である。
また、主電極４０に対する測温部８１の接着範囲は、あまり大きすぎないほうが好ましい。すなわち、測温部８１の大きさに対する接合材Ｓの大きさは、所定の範囲内に収まることが好ましい。より具体的に接合材Ｓと主電極４０との接触面積は、測温部８１（特に感熱部８３）の断面積の１倍～１０倍であることが好ましい。この範囲とすることで、測温部８１の精度を向上することが可能である。
また、ケーブル部８０は、主電極４０から離れた位置に設けられ、ケーブル部８０と半導体素子４とは、直接に接触しないことが好ましい。例えば、図５では、ケーブル部８０が主電極４０の上面（Ｘ方向又はＹ方向）に沿って配置されている。更にケーブル部８０と半導体素子４との間には、封止樹脂７が介在していることが好ましい。これらの構成によれば、半導体素子４の傷つきを防止すると共に、封止樹脂７による放熱に影響を及ぼすことを防止できる。
また、測温部８１は、平面視で主電極４０の中央に配置されていることが好ましい。より好ましくは、平面視において、主電極４０の重心部分に測温部８１の少なくとも一部が重なっていることが好ましい。これにより、半導体素子４の中心温度を高精度に測定することが可能である。
以上説明したように、本実施の形態によれば、絶縁性を有する光ファイバ式の温度測定装置８を用いることにより、動作中の半導体装置１における任意の箇所の温度を、表面電位に関係なく、安全かつ高精度に測定することが可能である。
次に図６から図１２を参照して、変形例について説明する。図６及び図７は、本実施の形態に係る温度測定装置の他の実装例を示す模式図である。図８は、モジュール上の測温箇所の一例を示す回路図である。図９は、モジュール上の測温箇所の一例を示す平面模式図である。図１０は、モジュール上の測温箇所の他の一例を示す回路図である。図１１は、モジュール上の測温箇所の他の一例を示す平面模式図である。図１２は、本発明の応用例を示す平面模式図である。
上記した実施の形態では、ケーブル部８０が半導体素子４（主電極４０）の上面に沿って配置される構成としたがこの構成に限定されない。例えば図６に示すように、ケーブル部８０は、主電極４０の上面に対して所定角度傾斜して配置されてもよい。この場合、先端の測温部８１を半導体素子４の表面に近づけることができ、測定精度を高めることが可能である。また、ケーブル部８０を半導体素子４の表面から離間させることができるため、半導体素子４の傷つきを防止することが可能である。
また、図７に示すように、ミラー部８４の反射面は、主電極の上面に対向してもよい。この場合、ケーブル部８０は、封止樹脂７の上方に位置する蓋部材５３に干渉しないように、緩やかなカーブを描くように湾曲されることが好ましい。これにより、ミラー部８４を主電極４０の上面により近づけることが可能である。
また、上記した実施の形態では、所定の半導体素子４の温度を測定する場合について説明したが、この構成に限定されない。図８から図１１に示す構成であってもよい。例えば、図８及び図９に示すように、上アームを構成する所定の半導体素子４と、下アームを構成する他の半導体素子４が、測温箇所となってもよい。より具体的には、上アームを構成する所定の半導体素子４の上面と、下アームを構成する他の半導体素子４の上面に温度測定装置８（測温部８１）が接合される（図９参照）。この構成によれば、電位が異なる上アームの半導体素子４と下アームの半導体素子４とを同時に測温することが可能である。例えば熱電対では、高電位の半導体素子４の近傍に配線が必要となるため、その配線径が太くなりがちで取り回しが困難である。このため、モジュールの外周側に位置する半導体素子４しか測温することができない。しかしながら、本発明によれば、光ファイバ自体が絶縁性を有するため、比較的配線径を小さくすることが可能である。このため、モジュールの中心側に位置して、より発熱しやすい半導体素子４も測温することが可能である。
更に、図１０及び図１１に示すように、半導体素子４の表面だけでなく、途中の配線層（回路板）の温度も同時に測定することが可能である。より具体的には、半導体素子４が配置された回路板３３の上面、又は当該回路板３３とは異なる他の回路板３５の上面に、温度測定装置８（測温部８１）が接合されてもよい。これにより、所定の回路板３３、３５の表面温度も測定することが可能である。
また、図１２に示すように、上記した単一の半導体装置１をＹ方向に３つ（Ｕ相、Ｖ相、Ｗ相）並べて、三相インバータ回路を構成した半導体装置１００にも本発明を適用可能である。各相の上下アームの所定の半導体素子４に測温部８１を接合することで、相を跨いで任意の半導体素子４の温度変化を測定することが可能である。この結果、半導体素子４のアンバランスを精度よく測定することが可能である。例えば、一般的には、モジュールの中央部に配置されたＶ相の半導体素子４の温度が上昇しやすいと考えられる。また、モジュール下面における冷却状況によっても温度分布は変化し得る。本発明により、様々な状況下で任意の箇所における半導体素子４の温度を適切に測定することが可能である。
次に、図１３及び図１４を参照して、配線部材と光ファイバとの位置関係のバリエーションについて説明する。図１３は、主電流配線と光ファイバとの位置関係を示す模式図の一例である。図１４は、主電流配線と光ファイバとの位置関係を示す模式図の他の一例である。図１３Ａ及び図１４Ａは、平面視における半導体素子周辺の部分拡大図であり、図１３Ｂは図１３ＡのＢ－Ｂ線に沿って切断した断面図であり、図１４Ｂは図１４ＡのＣ－Ｃ線に沿って切断した断面図である。
例えば、図１３Ａに示すように、半導体素子４の上面中央には、主電極４０が配置されている。また、主電極４０のＸ方向負側の一辺の側方には、制御電極４１が配置されている。すなわち、主電極４０と制御電極４１は、Ｘ方向に並んで配置されている。
また、主電極４０の上面には、主電流配線部材としての配線部材Ｗ１がＸ方向に沿ってステッチボンディングされている。具体的に配線部材Ｗ１は、主電極４０のＸ方向負側に位置する一辺側と、それに対向してＸ方向正側に位置する対辺側との２箇所で接合されている。このようにＸ方向に沿ってステッチボンディングされた複数の配線部材Ｗ１は、Ｙ方向に並んで配置されている。
図１３Ｂに示すように、配線部材Ｗ１は、主電極４０のＸ方向における一辺から対辺との間でアーチ形状を成している。この場合、測温部８１は、平面視で主電極４０の中央に配置され、接合材Ｓによって接合されている。また、ケーブル部８０は、半導体素子４の上方で、アーチ形状の配線部材Ｗ１の下をくぐってＹ方向に沿うように配置されている。すなわち、ケーブル部８０と配線部材Ｗ１は、平面視で直交している。このように、ケーブル部８０がアーチ形状の配線部材Ｗ１の下をくぐることで、ケーブル部８０と配線部材Ｗ１が接触することを防止することが可能である。
また、図１４の例では、図１４Ａに示すように、半導体素子４の上面中央に、主電極４０が配置されている。また、主電極４０のＹ方向負側の一辺の側方には、制御電極４１が配置されている。すなわち、主電極４０と制御電極４１は、Ｙ方向に並んで配置されている。
また、主電極４０の上面には、主電流配線部材としての配線部材Ｗ１がＸ方向に沿ってステッチボンディングされている。具体的に配線部材Ｗ１は、主電極４０のＸ方向負側に位置する一辺側と、それに対向してＸ方向正側に位置する対辺側との２箇所で接合されている。このようにＸ方向に沿ってステッチボンディングされた複数の配線部材Ｗ１は、Ｙ方向に並んで配置されている。
図１４Ｂに示すように、配線部材Ｗ１は、主電極４０のＸ方向における一辺から対辺との間でアーチ形状を成している。この場合、測温部８１は、平面視で主電極４０の中央に配置され、接合材Ｓによって接合されている。また測温部８１は、平面視で隣接する２つの配線部材Ｗ１の間に配置されている。更にケーブル部８０は、平面視で配線部材Ｗ１（Ｘ方向）に沿うように配置されている。すなわち、ケーブル部８０と配線部材Ｗ１は、平面視で略平行となっている。このように、複数の配線部材Ｗ１の間の隙間を縫うようにケーブル部８０が配置されることで、ケーブル部８０と配線部材Ｗ１が接触することを防止することが可能である。
また、上記実施の形態において、積層基板３や半導体素子４の個数及び配置箇所は、上記構成に限定されず、適宜変更が可能である。配線部材の配置個数、回路板に対する配線部材の接続箇所の個数も同様に適宜変更が可能である。
また、上記実施の形態において、回路板の個数及びレイアウトは、上記構成に限定されず、適宜変更が可能である。また、本実施の形態では、産業用半導体モジュールを例示説明したが、これに限らず適宜変更が可能である。例えば、本発明は、車載用（電装用）半導体モジュールにも適用が可能である。
また、上記実施の形態では、積層基板３や半導体素子４が平面視矩形状又は方形状に形成される構成としたが、この構成に限定されない。積層基板３や半導体素子４は、上記以外の多角形状に形成されてもよい。
また、上記実施の形態において、測温箇所はこれに限らず適宜変更が可能である。測温箇所は、単数に限らず任意の複数箇所であってもよい。
また、上記実施の形態において、測温部８１は、接合材Ｓを介して半導体素子４の主電極４０の上面に接合されている場合について説明したが、この構成に限定されない。例えば測温部８１の先端（感熱部８３又はミラー部８４）は、主電極４０又は所定の回路板３１に直接接合されてもよい。測温部８１は、接合材Ｓを用いて接合対象に接合されていればよく、測温部８１と接合対象との間に必ずしも接合材Ｓが介在している必要はない。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記実施の形態における特徴点を整理する。
上記実施の形態に記載の半導体装置は、絶縁板の上面に複数の回路板が形成された積層基板と、上面に主電極が形成され、前記複数の回路板のうち、所定の前記回路板の上面に配置された半導体素子と、前記半導体素子の温度を測定する温度測定装置と、を備え、前記温度測定装置は、絶縁性を有する光ファイバで構成されたケーブル部と、前記ケーブル部の先端に設けられた測温部と、を有し、前記測温部は、接合材を用いて前記主電極に接合されている。
また、上記実施の形態に記載の半導体装置において、前記測温部は、前記主電極から所定距離だけ離間しており、前記接合材は、前記測温部を覆っている。
また、上記実施の形態に記載の半導体装置において、前記測温部と前記主電極との間に前記接合材が介在している。
また、上記実施の形態に記載の半導体装置において、前記所定距離は、前記測温部の軸方向に直交する方向で切断した断面の一辺の長さの０．１倍より大きく、１．０倍より小さい。
また、上記実施の形態に記載の半導体装置において、前記接合材は、金属または炭素を含有する接着剤で構成される。
また、上記実施の形態に記載の半導体装置において、前記接合材と前記主電極との接触面積は、前記測温部の面積の１倍～１０倍である。
また、上記実施の形態に記載の半導体装置において、前記温度測定装置は、前記ケーブル部の基端に設けられ、前記ケーブル部内に光を照射する光源と、前記光源を制御し、前記ケーブル部内を通る光に基づいて前記半導体素子の温度を算出する制御部と、を更に備え、前記測温部は、前記ケーブル部の先端に配置された感熱部と、前記感熱部の先端に配置され、前記光源からの光を反射するミラー部と、を更に有し、前記制御部は、前記光源から前記ケーブル部及び前記感熱部を経由して前記ミラー部で反射した光に基づいて前記半導体素子の温度を算出する。
また、上記実施の形態に記載の半導体装置において、前記ケーブル部は、前記主電極から離れた位置に設けられている。
また、上記実施の形態に記載の半導体装置において、前記ケーブル部は、前記主電極の上面に沿って配置されている。
また、上記実施の形態に記載の半導体装置において、前記ケーブル部は、前記主電極の上面に対して所定角度傾斜して配置されている。
また、上記実施の形態に記載の半導体装置において、前記ミラー部の反射面は、前記主電極の上面に対向している。
また、上記実施の形態に記載の半導体装置において、複数の前記半導体素子によって上アームと下アームが構成され、前記測温部は、前記上アームを構成する所定の半導体素子と、前記下アームを構成する他の半導体素子と、にそれぞれ接合されている。
また、上記実施の形態に記載の半導体装置において、前記半導体素子が配置された前記回路板の上面、又は当該回路板とは異なる他の回路板の上面に、前記測温部が接合されている。
また、上記実施の形態に記載の温度測定方法は、上面に主電極が形成された半導体素子の温度を温度測定装置で測定する温度測定方法であって、前記温度測定装置は、絶縁性を有する光ファイバで構成されたケーブル部と、前記ケーブル部の先端に設けられた測温部と、を有し、前記測温部の先端が接合材を用いて前記主電極に接合されており、前記測温部の出力変化に基づいて前記半導体素子の前記主電極の温度を測定する。
以上説明したように、本発明は、半導体素子毎の温度を安全かつ高精度に測定することができるという効果を有し、特に、産業用半導体モジュールに適用可能な半導体装置及び温度測定方法に有用である。
１ ：半導体装置
２ ：放熱板
３ ：積層基板
４ ：半導体素子
５ ：ケース部材
６ ：端子部材
７ ：封止樹脂
８ ：温度測定装置
３０ ：絶縁板
３１ ：回路板
３２ ：金属板
３３ ：回路板
３４ ：回路板
３５ ：回路板
３６ ：回路板
４０ ：主電極
４１ ：制御電極
５０ ：環状壁部
５１ ：段部
５２ ：突出片
５３ ：蓋部材
６０ ：内側端子部
６１ ：外側端子部
８０ ：ケーブル部
８１ ：測温部
８２ ：制御部
８３ ：感熱部
８４ ：ミラー部
８５ ：光源部
８６ ：受光部
８７ ：解析部
８８ ：分岐部
８８ａ ：第１端部
８８ｂ ：第２端部
８８ｃ ：第３端部
１００ ：半導体装置
Ｗ１ ：配線部材
Ｗ２ ：配線部材
Ｗ３ ：配線部材
Ｗ４ ：配線部材
Ｗ５ ：配線部材

Claims (18)

  1. 絶縁板の上面に複数の回路板が形成された積層基板と、
    上面に主電極が形成され、前記複数の回路板のうち、所定の前記回路板の上面に配置された半導体素子と、
    前記半導体素子の温度を測定する温度測定装置と、を備え、
    前記温度測定装置は、
    絶縁性を有する光ファイバで構成されたケーブル部と、
    前記ケーブル部の先端に設けられた測温部と、を有し、
    前記測温部は、接合材を用いて前記主電極に接合されている、半導体装置。
  2. 前記測温部は、前記主電極から所定距離だけ離間しており、
    前記接合材は、前記測温部を覆っている、請求項１に記載の半導体装置。
  3. 前記測温部と前記主電極との間に前記接合材が介在している、請求項２に記載の半導体装置。
  4. 前記所定距離は、前記測温部の軸方向に直交する方向で切断した断面の一辺の長さの０．１倍より大きく、１．０倍より小さい、請求項２又は請求項３に記載の半導体装置。
  5. 前記接合材は、金属または炭素を含有する接着剤で構成される、請求項１から請求項４のいずれかに記載の半導体装置。
  6. 前記接合材と前記主電極との接触面積は、前記測温部の面積の１倍～１０倍である、請求項１から請求項５のいずれかに記載の半導体装置。
  7. 前記温度測定装置は、
    前記ケーブル部の基端に設けられ、前記ケーブル部内に光を照射する光源部と、
    前記ケーブル部内を通る光に基づいて前記半導体素子の温度を算出する解析部と、を更に備え、
    前記測温部は、
    前記ケーブル部の先端に配置された感熱部と、
    前記感熱部の先端に配置され、前記光源部からの光を反射するミラー部と、を更に有し、
    前記解析部は、前記光源部から前記ケーブル部及び前記感熱部を経由して前記ミラー部で反射した光に基づいて前記半導体素子の温度を算出する、請求項１から請求項６のいずれかに記載の半導体装置。
  8. 前記ケーブル部は、前記主電極から離れた位置に設けられている、請求項１から請求項７のいずれかに記載の半導体装置。
  9. 前記ケーブル部は、前記主電極の上面に沿って配置されている、請求項１から請求項８のいずれかに記載の半導体装置。
  10. 前記ケーブル部は、前記主電極の上面に対して所定角度傾斜して配置されている、請求項１から請求項８のいずれかに記載の半導体装置。
  11. 前記ミラー部の反射面は、前記主電極の上面に対向している、請求項７に記載の半導体装置。
  12. 複数の前記半導体素子によって上アームと下アームが構成され、
    前記測温部は、前記上アームを構成する所定の半導体素子と、前記下アームを構成する他の半導体素子と、にそれぞれ接合されている、請求項１から請求項１１のいずれかに記載の半導体装置。
  13. 前記半導体素子が配置された前記回路板の上面、又は当該回路板とは異なる他の回路板の上面に、前記測温部が接合されている、請求項１から請求項１２のいずれかに記載の半導体装置。
  14. 前記測温部は、平面視で前記主電極の中央に配置されている、請求項１から請求項１３のいずれかに記載の半導体装置。
  15. 前記測温部が配置された前記主電極には、主電流配線部材が接合されている、請求項１から請求項１４のいずれかに記載の半導体装置。
  16. 前記主電流配線部材は、導体ワイヤで構成され、前記半導体素子の上方でアーチ形状を成し、
    前記ケーブル部は、前記主電流配線部材の下をくぐるように配置されている、請求項１５に記載の半導体装置。
  17. 前記主電流配線部材は、導体ワイヤで構成され、平面視で所定方向に沿うように配置され、
    前記ケーブル部は、平面視で前記主電流配線部材に沿うように配置されている、請求項１５に記載の半導体装置。
  18. 上面に主電極が形成された半導体素子の温度を温度測定装置で測定する温度測定方法であって、
    前記温度測定装置は、
    絶縁性を有する光ファイバで構成されたケーブル部と、
    前記ケーブル部の先端に設けられた測温部と、を有し、
    前記測温部の先端が接合材を用いて前記主電極に接合されており、前記測温部の出力変化に基づいて前記半導体素子の前記主電極の温度を測定する、温度測定方法。
JP2021014196A 2021-02-01 2021-02-01 半導体装置及び温度測定方法 Pending JP2022117606A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021014196A JP2022117606A (ja) 2021-02-01 2021-02-01 半導体装置及び温度測定方法
US17/568,267 US20220244111A1 (en) 2021-02-01 2022-01-04 Semiconductor device and temperature measurement method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021014196A JP2022117606A (ja) 2021-02-01 2021-02-01 半導体装置及び温度測定方法

Publications (1)

Publication Number Publication Date
JP2022117606A true JP2022117606A (ja) 2022-08-12

Family

ID=82611326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021014196A Pending JP2022117606A (ja) 2021-02-01 2021-02-01 半導体装置及び温度測定方法

Country Status (2)

Country Link
US (1) US20220244111A1 (ja)
JP (1) JP2022117606A (ja)

Also Published As

Publication number Publication date
US20220244111A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
JP6333693B2 (ja) 半導体装置
JPH09148523A (ja) 半導体装置
KR100536115B1 (ko) 전력 반도체장치
JPWO2017163583A1 (ja) 半導体装置および半導体装置の製造方法
JP7286582B2 (ja) 半導体装置
JP6250691B2 (ja) 半導体装置
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
WO2021002132A1 (ja) 半導体モジュールの回路構造
JP2022160154A (ja) 半導体装置
US11239131B2 (en) Semiconductor module
US11825591B2 (en) Semiconductor module
JP5909396B2 (ja) 回路装置
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP2022117606A (ja) 半導体装置及び温度測定方法
JP4045404B2 (ja) パワーモジュールおよびその保護システム
JP2017069351A (ja) 半導体装置
US20230298990A1 (en) Semiconductor device
US11476225B2 (en) Recess portion in the surface of an interconnection layer mounted to a semiconductor device
WO2023167000A1 (ja) 半導体装置
US20240234360A9 (en) Semiconductor module, semiconductor device, and vehicle
US20240136319A1 (en) Semiconductor module, semiconductor device, and vehicle
JP6574019B2 (ja) 半導体装置
US20230369183A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
JP2010219243A (ja) 半導体モジュール及びその制御方法
JP2017069350A (ja) 半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20231019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625