JP2010219243A - 半導体モジュール及びその制御方法 - Google Patents

半導体モジュール及びその制御方法 Download PDF

Info

Publication number
JP2010219243A
JP2010219243A JP2009063363A JP2009063363A JP2010219243A JP 2010219243 A JP2010219243 A JP 2010219243A JP 2009063363 A JP2009063363 A JP 2009063363A JP 2009063363 A JP2009063363 A JP 2009063363A JP 2010219243 A JP2010219243 A JP 2010219243A
Authority
JP
Japan
Prior art keywords
semiconductor module
chip
layer chip
laminated
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009063363A
Other languages
English (en)
Inventor
Takashi Inoue
隆 井上
Masaki Kanazawa
正喜 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2009063363A priority Critical patent/JP2010219243A/ja
Publication of JP2010219243A publication Critical patent/JP2010219243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】温度上昇を適切に関知して適切な制御を行うことのできる高密度の半導体モジュールの提供。
【解決手段】高熱伝導率をもつ銅等で構成されるリードフレーム１５上に、下層チップ１１と上層チップ１２が積層された積層構造が搭載されている。同様に、このリードフレーム１５上に、下層チップ１３と上層チップ１４が積層された積層構造が搭載されている。また、これらの２つの積層構造の間に、制御回路チップ１６が搭載される。多電流経路となる、下層チップ１１、１３の上面に位置し、上層チップ１２、１４の積層（面積）中心において、温度センサ３０が搭載される。
【選択図】図２

Description

本発明は、複数の半導体チップを搭載して構成される半導体モジュールの構成、及びその制御方法に関する。
例えば、自動車のランプ等を駆動するためには数百Ｖ以上の高電圧を要する場合がある。このため、ランプ駆動用には、この高電圧を発生させるための電源回路が形成された半導体モジュールが使用される。この半導体モジュールの回路構成の一例を図３に示す。この電源回路９０は、４つのＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）９１〜９４を用いたフルブリッジ回路である。また、全体を制御する制御回路９５が接続されており、非常時に回路動作の切断等を行うことができる。この半導体モジュールの出力は、図３中の２つのＯＵＴ端子から取り出され、ランプ１００に印加される。なお、以下では、通常のＩＧＢＴのコレクタ・エミッタ間に内蔵ダイオードが接続された図に示された構成をＩＧＢＴと呼称する。
図３の構成の回路構成を構成する各部品（ＩＧＢＴ等）が銅製のリードフレーム上に搭載され、パッケージ内に封入されて半導体モジュールが構成される。この半導体モジュールを小型化するためには、各部品を高密度に実装することが必要である。このために。例えば、特許文献１においては、リードフレーム上で部品（チップ）を積層することにより高密度化をした半導体モジュールが記載されている。
一方、前記の通り、こうした半導体モジュールにおいては、高電圧、大電流が用いられる。ところが、例えばＩＧＢＴ等に過電流が流れた場合に、ＩＧＢＴ自身は破損しないがランプ１００に過電流が流れてランプ１００が破損することがある。こうした状況を抑止するために、上記のような積層チップにおける下層のチップ中に、トランジスタと同様に予め温度センサ及び熱過負荷保護回路を形成しておく構成が特許文献２に記載されている。この構成においては、下層のチップが過電流によって発熱した際に、その温度が検出され、自動的にその動作を停止させることができる。
こうした構成により、過電流を負荷（ランプ）に供給することのない大電力用、かつ高密度の半導体モジュールが従来技術として知られている。
特開２０００−１６４８００号公報 特許第４０１４６５２号公報
しかしながら、従来技術は、特許文献２に記載の構造において直接検出される温度は下層のチップ内の温度であり、更に、下層のチップ内においてこの温度センサが配置される場所は、チップ内の各素子（ＩＧＢＴ等）や熱過負荷保護回路のレイアウトに影響されるため、限定される。従って、この温度センサを設置する個所には自由度がない。積層構造の中心部は最も多く電流が流れる箇所であり、発熱源である。この場所に温度センサを配置されていないという課題がある。
従って、温度上昇を適切に関知して適切な制御を行うことができる高密度の半導体モジュールを得ることは困難であった。
上記の課題を解決するために、本発明は、以下に掲げる構成とした。


本発明の半導体モジュールは、半導体素子が形成された下層チップ上に、半導体素子が形成された上層チップが積層された積層構造が基板上に設置された構成を具備する半導体モジュールであって、上記積層構造上における電流経路の上である前記下層チップと前記上層チップの積層面の中心において、温度センサが設置されたことを特徴とする。

本発明の半導体モジュールにおいて、前記温度センサは前記下層チップ上に設置されたことを特徴とする。

本発明の半導体モジュールは、１つ以上の前記積層構造と、他の半導体チップとが前記基板上に設置されたことを特徴とする。

本発明の半導体モジュールの制御方法は、半導体素子が形成された下層チップ上に、半導体素子が形成された上層チップが積層された積層構造が基板上に設置された構成を具備する半導体モジュールの制御方法であって、上記積層構造上における電流経路の上である前記下層チップと前記上層チップの積層面の中心において、温度センサを設置し、該温度センサの出力に基づいて前記半導体モジュールの動作を遮断することを特徴とする。
本発明は、以上のように構成されているので、温度上昇を適切に関知して適切な制御を行うことのできる高密度の半導体モジュールを得る効果を奏する。
本発明の実施例１に係る半導体モジュールを示す平面図である。 本発明の実施例１に係る半導体モジュールを示す断面図である。 本発明の実施例１に係る半導体モジュールの電源回路図である。 本発明の実施例２に係る半導体モジュールを示す平面図である。 本発明の実施例３に係る半導体モジュールを示す平面図である。
以下、本発明の実施の形態について、詳細に説明する。この半導体モジュールにおいては、半導体チップが積層された積層構造が２組配置され、これらの積層構造の間に他の半導体チップである制御回路チップが配置される。
図１は、本発明の実施の形態となる半導体モジュール１０の構成の平面図であり、図２は、そのI−I方向における断面図である。実際にはこの構造の半導体モジュール１０は、パッケージ内でモールド材中に封入されているが、ここではパッケージ及びモールド材の記載は省略されている。
また、この半導体モジュール１０の回路構成には、図３中の破線９０で囲まれた範囲内のものが含まれる。すなわち、ＩＧＢＴ９１〜９４、制御回路９５が含まれ、ＩＧＢＴ９１〜９４を用いたフルブリッジ回路が構成されている。ここでは、高熱伝導率をもつ銅、銅合金等の素材で構成されるリードフレーム（基板）１５上に、ハイサイド（高電位側）のＩＧＢＴ９１を内蔵する下層チップ１１とローサイド（低電位）のＩＧＢＴ９２を内蔵する上層チップ１２が積層された積層構造が搭載されている。同様に、このリードフレーム１５上に、ハイサイドのＩＧＢＴ９３を内蔵する下層チップ１３とローサイド（低電位）のＩＧＢＴ９４を内蔵する上層チップ１４が積層された積層構造が搭載されている。また、これらの２つの積層構造の間に、制御回路９５を内蔵する制御回路チップ（他の半導体チップ）１６が搭載される。なお、リードフレーム（基板）１５と下層チップ１１、１３との間、及び下層チップ１１、１３と上層チップ１２、１４との間は互いにはんだ層によって接合されている。また、リードフレーム（基板）１５と制御回路チップ１６とは絶縁性接着剤によって接合されている。ただし、これらの接合層については、図１等において、その記載は省略されている。
リードフレーム１５上に搭載されたこれらの各チップ間における電気的接続は、各チップの上面に形成された複数のパッド２０間に接続されたボンディングワイヤ（例えば３８μｍφの金線）２１によってなされ、上記の回路が構成される。ただし、図３における接続点Ａ（ＩＧＢＴ９１のエミッタとＩＧＢＴ９２のコレクタの接続点）、接続点Ｂ（ＩＧＢＴ９３のエミッタとＩＧＢＴ９４のコレクタの接続点）におけるこれらの接続は、それぞれ下層チップ１１と上層チップ１２間のはんだ層、下層チップ１３と上層チップ１４間のはんだ層によって行われる。図３におけるＯＵＴ端子に接続されるパッドは、パッド２０のうちの２つであるパッド２０１とされ、ＩＧＢＴ９１のコレクタ（接続点Ｃ）、ＩＧＢＴ９３のコレクタ（接続点Ｄ）に接続されるパッドは、パッド２０の中のうちの２つであるパッド２０３とされる。また、図１におけるパッド２０１、２０３はチップ角部に配置された三角形状であるが、これに限られるものではなく、他の部分に配置され、例えば四角形状とすることも可能である。
また、この半導体モジュールの入出力は、パッド２０と、上記の構成の外側においてパッケージ（図示せず）に形成された複数の端子２２とがボンディングワイヤ２１で同様に接続されることによって外部と接続される構成となっている。なお、例えば前記のパッド２０１、２０３に接続される場合のように、大電流が流れる箇所においては、ボンディングワイヤ２１を１本ではなく並列に２本以上用いてパッド２０と端子２２とを接続することができる。また、図示していないパッケージは、図１における上下の両側に複数のリードが取り出され、図２におけるリードフレーム１５の下面が露出した構成のＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）となっている。なお、リードフレーム１５の４隅には、放熱端子２３が放熱のために直接接合されている。
この半導体モジュール１０においては、下層チップ１１、１３の上面における内側に、温度センサ３０が搭載され、上層チップ１２、１４との接合面における中心に位置させる。すなわち、上層チップ１２、１４の面積の中心でもある。温度センサ３０は、例えばダイオードで構成され、温度変動に伴う電圧変化によって温度を検出することができる。従って、温度センサ３０には２つの端子が設けられ、前記と同様に、パッド２０に含まれるパッド２０２と、ボンディングワイヤ２１とを介して、端子２２に含まれる端子２２１に接続される。これにより、ここで検出された温度も、この半導体モジュールの出力の一つとなり、外部からこの温度を認識することができる。
また、温度センサ３０の２つの端子とパッド２０２との間の接続は、下層チップ１１、１３の中、あるいは下層チップ１１、１３の上面に形成された配線４１、４２を介して行われる（図４、５参照）。
この構成において、積層構造の中心部は最も多く電流が流れる箇所であり、発熱源である。温度センサ３０は、下層チップ１１、１３において最も多く電流が流れる箇所の温度を測定することができる。すなわち、この温度センサ３０は、上記の積層構造において最も温度が高くなる箇所の温度を測定することができる。
更に、この熱は、はんだ層を介して、高い熱伝導率をもつリードフレーム１５から放熱され、更に、上記の通り、この半導体モジュールは図１中で左右対称の形状をしており、その両端部で高温分布になるため、リードフレーム１５の４隅の端子２３を介して効率的に放熱される。また、モールド材を介してパッケージからも放熱される。
これに対し、特許文献２に記載の構造においては、同様に温度センサが用いられるものの、温度センサを半導体チップ内に半導体素子と同様に形成するため、その設置個所（温度測定個所）には自由度がない。
従って、この半導体モジュール１０においては、温度上昇を適切に感知し、この温度に基づいて適切な制御を行うことができる。従って、この半導体モジュールを安全に使用することができる。さらに、下層チップと上層チップとが積層されているため、この半導体モジュールを高密度とすることもできる。
また、温度センサ３０からの出力を上記と同様にパッド２０、ボンディングワイヤ２１によって制御回路チップ１６に接続し、この制御を制御回路９５によって行わせることもできる。この場合、この制御がこの半導体モジュール内で自動的に行われることになる。すなわち、この半導体モジュールにおいては、温度センサ３０の出力に基づいてその動作をオフするという制御を、半導体モジュール外、あるいは半導体モジュール内部で行うことができる。
また、例えば、ＩＧＢＴを６個用いる構成として、例えば、ハーフブリッッジ回路３個とした場合や、フルブリッジ回路１個とハーフブリッジ１個の構成を用いた場合には、図４にその上面図を示すように、ハイサイド側のＩＧＢＴを内蔵する下層チップ５１〜５３上にそれぞれローサイド側のＩＧＢＴを内蔵する上層チップ５４〜５６が積層され、制御回路チップ５７を含んで縦横２列にリードフレーム５８上に配列される。この場合においても、下層チップ５１〜５３の上面の接合中心部に、同様に温度センサ３０を設置することができる。なお、図４においては、温度センサ３０の配線４１、４２とパッド２０２の配列を一例として図示した。その他のパッド、ボンディングワイヤ、端子、配線等の記載は省略している。
また、例えば、ＩＧＢＴを２個用いる構成として、例えば、ハーフブリッジ１個の構成を用いた場合には、図５にその上面図を示すように、ハイサイド側のＩＧＢＴを内蔵する下層チップ５２上にそれぞれローサイド側のＩＧＢＴを内蔵する上層チップ５５が積層され、制御回路チップ５７を含んで横１列にリードフレーム５８上に配列される。この場合においても、下層チップ５２上面の接合中心部に、同様に温度センサ３０を設置することができる。なお、図５においては、温度センサ３０の配線４１、４２とパッド２０２の配列を一例として図示した。その他のパッド、ボンディングワイヤ、端子、配線等の記載は省略している。
図４、図５の構成においても、温度上昇を適切に感知し、この温度に基づいて適切な制御を行うことができるという上記の点は同様である。
また、上記の例では、基板として銅製のリードフレームを用いた場合につき記載したが、これに限られるものではなく、例えば絶縁性のセラミック基板等を用いることも可能である。
なお、上記の例では、ＩＧＢＴが形成されたチップを下層チップ及び上層チップとした積層構造を用いた例につき記載したが、これに限られるものではない。例えば、パワーＭＯＳＦＥＴ、パワーダイオード等、他の半導体素子であって、特に大電流で駆動する素子が形成されたチップを同様に積層して用いることができることは明らかである。この場合、図３に示す電源回路以外の回路においても同様の構成とすることができる。
１０ 半導体モジュール
１１、１３、５１〜５３ 下層チップ
１２、１４ ５４〜５６ 上層チップ
１５、５８ リードフレーム（基板）
１６、５７ 制御回路チップ（他の半導体チップ）
２０、２０１、２０２、２０３ パッド
２１ ボンディングワイヤ
２２、２２１ 端子
２３、放熱端子
３０ 温度センサ
４１、４２ 配線
９０ 電源回路
９１〜９４ 絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）
９５ 制御回路
１００ ランプ

Claims (4)

  1. 半導体素子が形成された下層チップ上に、半導体素子が形成された上層チップが積層された積層構造が基板上に設置された構成を具備する半導体モジュールであって、上記積層構造上における電流経路の上である前記下層チップと前記上層チップの積層面の中心において、温度センサが設置されたことを特徴とする半導体モジュール。
  2. 前記温度センサは前記下層チップ上に設置されたことを特徴とする請求項１に記載の半導体モジュール。
  3. １つ以上の前記積層構造と、他の半導体チップとが前記基板上に設置されたことを特徴とする請求項１または請求項２に記載の半導体モジュール。
  4. 半導体素子が形成された下層チップ上に、半導体素子が形成された上層チップが積層された積層構造が基板上に設置された構成を具備する半導体モジュールの制御方法であって、上記積層構造上における電流経路の上である前記下層チップと前記上層チップの積層面の中心において、温度センサを設置し、該温度センサの出力に基づいて前記半導体モジュールの動作を遮断することを特徴とする半導体モジュールの制御方法。
JP2009063363A 2009-03-16 2009-03-16 半導体モジュール及びその制御方法 Pending JP2010219243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009063363A JP2010219243A (ja) 2009-03-16 2009-03-16 半導体モジュール及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009063363A JP2010219243A (ja) 2009-03-16 2009-03-16 半導体モジュール及びその制御方法

Publications (1)

Publication Number Publication Date
JP2010219243A true JP2010219243A (ja) 2010-09-30

Family

ID=42977767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009063363A Pending JP2010219243A (ja) 2009-03-16 2009-03-16 半導体モジュール及びその制御方法

Country Status (1)

Country Link
JP (1) JP2010219243A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013076600A (ja) * 2011-09-30 2013-04-25 Hitachi Automotive Systems Ltd Ｍｅｍｓセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013076600A (ja) * 2011-09-30 2013-04-25 Hitachi Automotive Systems Ltd Ｍｅｍｓセンサ

Similar Documents

Publication Publication Date Title
JP5921055B2 (ja) 半導体装置
JP6065979B2 (ja) 半導体装置
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP2013074264A (ja) 半導体装置
JP2007234690A (ja) パワー半導体モジュール
US9041052B2 (en) Semiconductor device, semiconductor unit, and power semiconductor device
JP2015076562A (ja) パワーモジュール
WO2010084550A1 (ja) 半導体モジュール及びその制御方法
JP4985809B2 (ja) 半導体装置
JP3889562B2 (ja) 半導体装置
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
JPWO2021002132A1 (ja) 半導体モジュールの回路構造
JP2007173703A (ja) 半導体装置
JP5267021B2 (ja) 半導体装置およびそれを用いたインバータ回路
JP2011199148A (ja) 半導体装置
JP2008218688A (ja) 半導体装置
JP2020065017A (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP5909396B2 (ja) 回路装置
JP4449724B2 (ja) 半導体モジュール
JP4375299B2 (ja) パワー半導体装置
JP2010225952A (ja) 半導体モジュール
JP4695041B2 (ja) 半導体装置
JP2010219243A (ja) 半導体モジュール及びその制御方法
CN111742407A (zh) 半导体装置
JP2015122876A (ja) 半導体装置