JP4097613B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4097613B2
JP4097613B2 JP2004065341A JP2004065341A JP4097613B2 JP 4097613 B2 JP4097613 B2 JP 4097613B2 JP 2004065341 A JP2004065341 A JP 2004065341A JP 2004065341 A JP2004065341 A JP 2004065341A JP 4097613 B2 JP4097613 B2 JP 4097613B2
Authority
JP
Japan
Prior art keywords
diode
semiconductor device
temperature
solder
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004065341A
Other languages
English (en)
Other versions
JP2005259753A5 (ja
JP2005259753A (ja
Inventor
敬昭 白澤
剛 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004065341A priority Critical patent/JP4097613B2/ja
Priority to DE200510008346 priority patent/DE102005008346A1/de
Priority to US11/066,140 priority patent/US20050199999A1/en
Publication of JP2005259753A publication Critical patent/JP2005259753A/ja
Publication of JP2005259753A5 publication Critical patent/JP2005259753A5/ja
Application granted granted Critical
Publication of JP4097613B2 publication Critical patent/JP4097613B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12036PN diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、モータやヒータなどの大電流を用いる電子機器を制御するための半導体装置に関し、とりわけ、半田接合層の亀裂(クラック)を検出し、故障を事前に推知することができる半導体装置に関する。
大電流を制御する電力用半導体装置(パワーモジュール)は、一般に、モータやヒータなどの電子機器に電源を供給するために用いられる。したがって、半導体装置が故障して、所定の制御された電流が供給できなくなると、これを搭載する電子機器は、しばしば、所定の機能を達成できず、致命的な不具合を生じ得る。すなわち、こうしたパワーモジュールは、極めて高いレベルの信頼性が要求される。
しかし、如何に優れた製造技術をもってしても、永久に故障しない完全なパワーモジュールを製造することは極めて困難であって、一般のパワーモジュールは、自ら生じるジュール熱に起因する熱ストレスや、搭載された電子機器から伝わる振動による機械的ストレスなどのさまざまな要因により、時間が経過するにつれて故障する可能性がある。とりわけ、パワーモジュールをアセンブリする際に用いられる半田層などの接合部材に亀裂(クラック)が徐々に進行することにより、半導体素子の放熱が阻害され、ひいては半導体素子が過熱して破壊されることがある。したがって、パワーモジュールは、半田クラックが半田層全体に進行して、半導体素子が破壊される前に適宜交換しなければならない。そのために、これまでにも、半田クラックの発生を事前に検出するためのいくつかの手段が提案されている。
例えば、特開平7−14948号公報によれば、所望の位置に取り付けられた熱電対を用いて、接合部の温度変化を使用中常時モニタし、接合界面に亀裂が発生進展すると熱抵抗が増大することを利用して、半導体素子の温度上昇の度合いを測定して、亀裂の進行状況を判断する故障検知システムが開示されている。
しかし、半田層界面に生じるクラックは、一般に、絶縁基板と半導体素子の線膨張係数の差異、ならびに絶縁基板と金属ベース板の線膨張係数の差異に起因して、上記構成部品の間に配置された各半田層の周辺端部から中央部に向かって進展し、クラックが生じた特定領域においてのみ、半田層の放熱特性が著しく劣化する。したがって、半田クラックによる熱抵抗の増大を精度よく検出するためには、半田クラックが発生しやすい半田層の周辺端部に隣接して配置された温度検出素子を用いる必要がある。所望の位置に取り付けられた熱電対によれば、半田クラックに起因する温度変化を検出することを必ずしも期待できない。
特開平7−14948号公報
また、特開平8−316471号公報は、温度が上昇すると順電圧が低下するという順電圧の温度依存性を有するpnダイオードが配置された絶縁ゲート型バイポーラトランジスタを開示し、複数のpnダイオードを直列に接続することにより、精度の高い温度検出を実現し、絶縁ゲート型バイポーラトランジスタが過熱することを防止することを教示している。ただし、この従来技術には、pnダイオードの配置位置および半田クラックに関する言及はなく、半田クラックに起因する局所的な温度上昇を検出することはできない。
特開平8−316471号公報
さらに、特開2003−134795公報によれば、絶縁基板上の半導体チップに近い位置にただ1つの温度センス素子を設け、この温度センス素子で測定された温度の時間変化率(dT/dt)が運転指令から推定される時間変化率の範囲内にあるかどうかを判断することにより半田層などの劣化や誤作動を検出する半導体モジュールが開示されている。このとき、温度センス素子が検出する温度は、例えば絶縁基板の上方にある半田層が劣化すると、正常時よりも緩やかに上昇する一方、例えば絶縁基板の下方にある半田層が劣化すると、正常時よりも急激に上昇することが開示されている。しかしながら、絶縁基板の上方および下方にある半田層の両方が同時に劣化した場合、これらの影響が相殺されて、半田層の劣化を検出することはできない。
特開2003−134795公報
そこで本発明は、半導体素子上の周辺端部および中央部のそれぞれに少なくとも1つの温度検出素子を配置して、検出された温度の差を検出することにより、絶縁基板の上方にある半田層に生じるクラックを確実に、かつ簡便な手法で検出できるパワーモジュールを提供することを目的とする。
同様に、本発明は、絶縁基板上に実装された発熱量の異なる半導体素子(絶縁ゲート型バイポーラトランジスタおよびフリーホイールダイオード)にそれぞれ少なくとも1つの温度検出素子を配置して、検出された温度の差を検出することにより、絶縁基板の下方にある半田層に生じるクラックを確実に、かつ簡便な手法で検出できるパワーモジュールを提供することを目的とする。
本発明の1つの態様による半導体装置は、導電性接合層を介して絶縁基板上に実装される半導体素子と、半導体素子の周辺端部に配置された少なくとも1つの端部温度検出素子と、半導体素子の中央部に配置された少なくとも1つの中央部温度検出素子と、を備える。
本発明の別の態様による半導体装置は、第1の導電性接合層を介して放熱板上に固着される絶縁基板と、第2の導電性接合層を介して絶縁基板上に実装される第1および第2の半導体素子と、第1の半導体素子に配置された少なくとも1つの第1の温度検出素子と、第2の半導体素子に配置された少なくとも1つの第2の温度検出素子と、を備え、第1の半導体素子の発熱量が第2の半導体素子の発熱量より大きい。
本発明の1つの態様による半導体装置は、導電性接合層を介して絶縁基板上に実装される半導体素子と、半導体素子の周辺端部に配置された少なくとも1つの端部温度検出素子と、半導体素子の中央部に配置された少なくとも1つの中央部温度検出素子と、を備え、端部温度検出素子と中央部温度検出素子は、直列に接続されるものである
本発明の別の態様による半導体装置は、導電性接合層を介して絶縁基板上に実装される半導体素子と、半導体素子の周辺端部に配置され、直列に接続される第1および第2の端部温度検出素子と、半導体素子の中央部に配置された少なくとも1つの中央部温度検出素子と、を備え、第1および第2の端部温度検出素子の間に電極パッドをさらに有するものである。
本発明によれば、絶縁基板の上方に配置された半田層に生じるクラックを確実に、かつ簡便な手法で検出できるパワーモジュールを提供することができる。
なお、図1に示すように、アルミワイヤなどの金属ワイヤ15を用いて、主電極13および各半導体素子40、および互いの半導体素子40が電気的に接続される。さらに、半導体素子40および絶縁基板20の上方には、半導体素子40および金属ワイヤ15を保護するために、シリコンゲル16が充填され(分かりやすくするために、ハッチングを省略した。)、エポキシ樹脂17を用いてその上方が封止され、さらにその上方に蓋18が配置されている。
実施の形態1による半導体素子40は、図3に示すように、その周辺端部に配置された少なくとも1つの端部ダイオード(端部温度検出素子)Dと、その中央部に配置された少なくとも1つの中央部ダイオード(中央部温度検出素子)Dと、を有する。端部ダイオードDは、第1のアノード電極パッドAおよびカソード電極パッドKの間に接続され、同様に、中央部ダイオードDは、第2のアノード電極パッドAおよびカソード電極パッドKの間に接続される。また、端部ダイオードDおよび中央部ダイオードDは、半導体装置1の通常使用時、一定の電流が流れるように、それぞれ第1のアノード電極パッドAおよびカソード電極パッドK、および第2のアノード電極パッドAおよびカソード電極パッドKを介して、図示しない外部制御回路の定電流源に電気的に接続されている。好適には、端部ダイオードDおよび中央部ダイオードDは、例えば、周囲温度25℃で0.2mAの順電流を流したとき、順電圧が2.5Vとなるように、ほぼ同一の電流電圧特性(V−I特性)を有する。
一般に、ダイオードは、図4に示すように、周囲温度Tが上昇すると順電圧Vが下がるため、順電圧Vを測定することにより、周囲温度Tを検出できることが知られている。一方、本発明者は、半導体装置1の通常使用時、端部ダイオードDにより測定される端部温度Tは、端部ダイオードDにより測定される中央部温度Tよりも多少(約15℃ないし20℃)低いことを確認した。
ところで、半導体装置1の通電時間が経過するにつれて、半導体素子40と絶縁基板20の間に配置された上側半田層50は、上述のように、接合界面において、図2に示すように、半田クラックが周辺端部から中央部に向かって徐々に進行する。すなわち、図3に示すような矩形の平面形状を有する半導体素子40において、上側半田層50の半田クラックは、半導体素子40の各角部(コーナ部)から中央部に向かって徐々に進展する。そして、上側半田層50に半田クラックが生じると、その特定領域における熱抵抗が増大するので、半田クラックが生じた上側半田層50の上方にある半導体素子40の一部の領域だけが放熱を阻害され、温度上昇する。
すなわち、上側半田層50に半田クラックが生じていない状態で半導体装置1が通電されているとき、端部温度Tと中央部温度Tとの温度差は一定であるが、上側半田層50に半田クラックが生じると、端部温度Tが中央部温度Tに接近するように上昇することを、本発明者は見出した。したがって、実施の形態1によれば、端部ダイオードDおよび中央部ダイオードDの順電圧Vの差異を検出して、端部温度Tが中央部温度Tに接近したとき、すなわち端部温度Tと中央部温度Tの温度差が所定の温度差(Tth)よりも小さくなったとき(T−T<Tth)、上側半田層50の周辺端部に半田クラックが生じたと判断する。このように、図示しない外部制御回路は、端部ダイオードDおよび中央部ダイオードDの順電圧Vの差異を検出することにより、極めて簡便な手法で、上側半田層50の周辺端部において半田クラックが生じたことを検出することができる。このとき、外部制御回路は、上側半田層50全体に半田クラックが進行して、半導体素子40が過熱して破壊される前に、半導体装置1の交換の必要性を使用者にアラームするか、あるいは半導体装置1を搭載した電子機器の動作を事前に安全に停止することができる。
本発明による半田クラックの検出メカニズムによれば、端部温度Tが中央部温度Tに対してどれだけ接近したか、相対的な温度差に基づいて、上側半田層50の周辺端部に生じる半田クラックを検出する。したがって、本発明の検出方法によれば、絶対的な中央部温度Tおよび端部温度Tとは関係なく、すなわち半導体装置1の動作条件に影響を受けることなく、半田クラックを的確に検出することができる。
実施の形態2.
図5を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態2について以下に説明する。実施の形態2のパワーモジュール2は、端部ダイオードDと中央部ダイオードDが直列に接続される点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態2によれば、とりわけ図5の等価回路図に示すように、端部ダイオードDと中央部ダイオードDが直列に接続され、一定電流が共通アノード電極パッドAと、中央部ダイオードDのカソード電極パッドKの間を流れるように、1つの定電流源が接続される。このとき、端部ダイオードDと中央部ダイオードDの間の電位を検出するためのカソード電極パッドKが設けられる。これにより、実施の形態1では、2つの定電流源と2組(4つの)電極パッドを用いて、端部ダイオードDおよび中央部ダイオードDの順電圧Vを測定していたところ、実施の形態2では、ただ1つの定電流源と3つの電極パッドを用いて、端部ダイオードDおよび中央部ダイオードDの順電圧Vを測定することができる。すなわち、実施の形態2によれば、実施の形態1に比べて、必要な定電流源の数を減らして、外部制御回路を簡略化するとともに、順電圧検出用の電極パッド数を減らして、半導体素子40の有効面積を大きくするか、半導体素子40を小型化することができる。
こうして、構成された実施の形態2のパワーモジュール2は、実施の形態1と同様、上側半田層50の周辺端部に生じる半田クラックを的確に検出することができる。
実施の形態3.
図6を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態3について以下に説明する。実施の形態3のパワーモジュール3は、複数(図6では2つ)の端部ダイオードDが半導体素子の周辺端部に配置される点を除いて、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態3において、図6の等価回路図に示すように、第1の端部ダイオードDE1はアノード電極パッドAとカソード電極パッドKの間に接続され、第2の端部ダイオードDE2はアノード電極パッドAとカソード電極パッドKの間に接続され、中央部ダイオードDはアノード電極パッドAとカソード電極パッドKの間に接続される。
また、図6に示すように、第1および第2の端部ダイオードDE1,DE2は、半導体素子40の周辺端部のほぼ対角線上に(左上角部と右下角部に)配置される。上述のように、半田クラックは、上側半田層50の周辺端部から入るが、とりわけ対角線上に入ることが多い。したがって、2つの端部ダイオードDE1,DE2を設けることにより、半田クラックに起因する端部温度Tの変化をより精度よく検出することができる。同様に、3個以上の端部ダイオードを設けると、上側半田層50の半田クラックをさらに精度よく検出することができる。
実施の形態4.
図7を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態4について以下に説明する。実施の形態4のパワーモジュール4は、第1および第2の端部ダイオードDE1,DE2が直列に接続される点を除いて、実施の形態3のパワーモジュール3と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態4において、図7の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2は、アノード電極パッドAとカソード電極パッドKの間に直列に接続され、中央部ダイオードDは、アノード電極パッドAとカソード電極パッドKの間に接続される。
また、図7に示す実施の形態4によれば、実施の形態3と同様、複数の端部ダイオードDが半導体素子40の周辺端部に配置されているので、上側半田層50の半田クラックをさらに高精度の検出を可能にするとともに、実施の形態3と比較して、必要な定電流源および検出用電極パッドの数を減らすことにより、外部制御回路の簡略化、および半導体素子40の有効面積の拡大(または半導体素子40を小型化)を実現することができる。
実施の形態5.
図8を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態5について以下に説明する。実施の形態5のパワーモジュール5は、第1および第2の端部ダイオードDE1,DE2が並列に接続される点を除いて、実施の形態4のパワーモジュール4と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態5において、図8の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2は、アノード電極パッドAとカソード電極パッドKの間に並列に接続され、中央部ダイオードDは、アノード電極パッドAとカソード電極パッドKの間に接続される。
実施の形態5によれば、図8に示すように、第1および第2の端部ダイオードDE1,DE2を用いて、上側半田層50の2つの領域における半田クラックを検出できる。ただし、それぞれの領域における半田クラックの進行は、一般に、必ずしも均一ではなく、ただ1つの領域における半田クラックが直ちに半導体素子40を過熱して破壊するとは限らず、むしろ周辺端部の全域から中央部に向かう半田クラックが致命的な故障をもたらすことがある。すなわち、実施の形態5においては、第1および第2の端部ダイオードDE1,DE2を並列に接続することにより、両者の端部温度Tの変化を平均化することにより、複雑なメカニズムを用いることなく、周辺端部の全域から進行する半田クラックを信頼性高く検出することができる。
実施の形態6.
図9を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態6について以下に説明する。実施の形態6のパワーモジュール6は、中央部ダイオードDだけでなく、第2の端部ダイオードDE2が第1の端部ダイオードDE1に直列に接続された点を除いて、実施の形態2のパワーモジュール2と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態6において、図9の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2ならびに中央部ダイオードDは、アノード電極パッドAとカソード電極パッドKの間に直列に接続される。このとき、第1および第2の端部ダイオードDE1,DE2の間の電位を検出するためのカソード電極パッドK、ならびに第2の端部ダイオードDE2と中央部ダイオードDの間の電位を検出するためのカソード電極パッドKが設けられる。
これにより、実施の形態6によれば、実施の形態3と同様、複数の端部ダイオードDが半導体素子40の周辺端部に配置されているので、上側半田層50の半田クラックを精度よく検出できるとともに、実施の形態3と比較して、必要な定電流源の数を(3つから1つに)減らし、検出用電極パッドの数を(6つから4つに)減らすことにより、外部制御回路の簡略化、および半導体素子40の有効面積の拡大(または半導体素子40を小型化)を実現することができる。
実施の形態7.
図10を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態7について以下に説明する。実施の形態7のパワーモジュール7は、第1および第2の端部ダイオードDE1,DE2の間の電位(信号レベル)を検出するための電極パッド端子Kを新設した点を除いて、実施の形態4のパワーモジュール4と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
実施の形態7によれば、とりわけ図10の等価回路図に示すように、第1および第2の端部ダイオードDE1,DE2がノード電極パッドAとカソード電極パッドKの間に直列に接続され、中央部ダイオードDがノード電極パッドAとカソード電極パッドKの間に接続される。また、第1および第2の端部ダイオードDE1,DE2の間の電位を検出するためのカソード電極パッドKが設けられる。これにより、実施の形態3では、3つの定電流源と3組(6つの)電極パッドを用いて、第1および第2の端部ダイオードDE1,DE2および中央部ダイオードDの順電圧Vを測定していたところ、実施の形態7では、2つの定電流源と5つの電極パッドを用いて、第1および第2の端部ダイオードDE1,DE2および中央部ダイオードDの順電圧Vを測定することができる。すなわち、実施の形態7によれば、実施の形態3に比べて、必要な定電流源の数を減らして、外部制御回路を簡略化することができるとともに、順電圧検出用の電極パッド数を減らして、半導体素子40の有効面積を大きくするか、半導体素子40を小型化することができる。
こうして、構成された実施の形態7のパワーモジュール7は、実施の形態3と同様、上側半田層50の周辺端部に生じる半田クラックを的確に検出することができる。
実施の形態8.
実施の形態1ないし7は、上側半田層50の周辺端部に生じる半田クラックを検出することを目的としたのに対し、実施の形態8ないし10は、同様の手法を用いて、主に下側半田層30の周辺端部に生じる半田クラックを検出することを目的とする。
ここで図2および図11を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態8について以下に説明する。先の実施の形態1のパワーモジュール1によれば、中央部ダイオードDおよび端部ダイオードDが1つの半導体素子40の中央部および周辺端部に配置されていたのに対し、実施の形態8のパワーモジュール8は、絶縁ゲート型バイポーラトランジスタ40aの中央部に配置された第1のダイオードDと、フリーホイールダイオード40bの中央部に配置された第2のダイオードDと、を有する。実施の形態8のパワーモジュール8は、その他の点においては、実施の形態1のパワーモジュール1と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
図11に示すパワーモジュール8において、上述のように、第1のダイオードDがIGBT40aの中央部に配置され、第2のダイオードDがFWD40bの中央部に配置されている。また、第2のダイオードDは、FWD40b上の第1のアノード電極パッドAおよびカソード電極パッドKの間に接続され、これらの電極パッドは、金属ワイヤおよびIGBT40a上のアノード電極パッドA'およびカソード電極パッドK'を介してアノード電極パッドA''およびカソード電極パッドK''に接続される。一方、第1のダイオードDは、IGBT40a上のアノード電極パッドAおよびカソード電極パッドKに接続される。
半導体装置1の通常使用時、IGBT40aは、一般に、FWD40bよりも大きなジュール熱を生じ、第2のダイオードDが検出するFWD40bの温度Tは、第1のダイオードDが検出するIGBTの温度Tよりも低い。したがって、絶縁基板20と金属ベース板12との線膨張係数の違いに起因して、両者間に応力が発生するが、FWD40bの下方にある下側半田層30は、熱源であるIGBT40aから離れているため、IGBT40aの下方にある下側半田層30よりも伸縮の度合いが大きく、大きなストレスが加わる。すなわち、図2に示すように、下側半田層30の半田クラックは、FWD40bが隣接する絶縁基板20の角部(コーナ部)から入り、IGBT40aに向かって進行する。
半田クラックが、FWD40bの中央部に配置された第2のダイオードDの直下にある下側半田層30まで進むにつれ、第2のダイオードDにより検出される温度に接近するように上昇する。したがって、実施の形態1と同様、実施の形態8によれば、第1のダイオードDおよび第2のダイオードDの順電圧Vの差異を検出して、FWD温度TがIGBT温度Tに接近したとき、すなわちIGBT温度TとFWD温度Tの温度差が所定の温度差(Tth)よりも小さくなったとき(T−T<Tth)、下側半田層30の周辺端部に半田クラックが生じたと判断することができる。こうして、図示しない外部制御回路は、下側半田層30の周辺端部において半田クラックが生じたことを検出すると、下側半田層30全体に半田クラックが進展して、半導体素子40が過熱して破壊される前に、半導体装置1の交換の必要性を使用者にアラームするか、あるいは半導体装置1を搭載した電子機器の動作を安全に停止することができる。
なお、実施の形態8による半田クラックの検出方法によれば、実施の形態1と同様、FWD温度TがIGBT温度Tに対してどれだけ接近したか、相対的な温度差に基づいて、下側半田層30の周辺端部に生じる半田クラックを検出する。したがって、本発明の検出方法によれば、絶対的なIGBT温度TおよびFWD温度Tとは関係なく、すなわち半導体装置8の動作条件に影響を受けることなく、半田クラックを的確に検出することができる。
実施の形態9.
図12を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態9について以下に説明する。実施の形態9のパワーモジュール9は、第1および第2のダイオードD,Dが直列に接続される点を除いて、実施の形態8のパワーモジュール8と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
先の実施の形態8では、2つの定電流源と2組(4つの)電極パッドを用いて、第1および第2のダイオードD,Dの順電圧Vを測定していたところ、実施の形態9によれば、ただ1つの定電流源と3つの電極パッドを用いて、第1および第2のダイオードD,Dの順電圧Vを測定できる。したがって、実施の形態9のパワーモジュール9によれば、実施の形態8に比べて、必要な定電流源の数を減らして、外部制御回路を簡略化するとともに、順電圧検出用の電極パッド数を減らして、半導体素子40の有効面積を大きくするか、半導体素子40を小型化することができる。
実施の形態10.
図13を参照しながら、本発明に係るパワーモジュール(半導体装置)の実施の形態10について以下に説明する。実施の形態10のパワーモジュール10は、第2のダイオードDをFWD40bの周辺端部に配置し、第3のダイオードDをIGBT40aの周辺端部に新設し、第2のダイオードDと第3のダイオードDを直列に接続した点を除いて、実施の形態8のパワーモジュール8と同様の構成を有するので、重複する部分に関する詳細な説明を省略する。
このように構成されたパワーモジュール10は、実施の形態8のパワーモジュール8と同様、第2のダイオードDがFWD40bの周辺端部に配置されているので、FWD40bに近い下側半田層30の角部における半田クラックを的確に検出するとともに、第3のダイオードDがIGBT40aの周辺端部に配置されているので、IGBT40aに近い上側半田層50の角部における半田クラックを的確に検出することができる。すなわち、実施の形態8のパワーモジュール8は、上側半田層50および下側半田層30の両方の半田クラックを検出することができる。
図1は、本発明の実施の形態1による半導体装置の断面図である。 図2は、図1に示す半導体装置の拡大断面図であって、上側半田層および下側半田層に生じる半田クラックを示す。 図3は、実施の形態1による半導体素子の平面図、およびその等価回路図である。 図4は、温度−順電圧特性を示す概略的なグラフである。 図5は、実施の形態2による半導体素子の平面図、およびその等価回路図である。 図6は、実施の形態3による半導体素子の平面図、およびその等価回路図である。 図7は、実施の形態4による半導体素子の平面図、およびその等価回路図である。 図8は、実施の形態5による半導体素子の平面図、およびその等価回路図である。 図9は、実施の形態6による半導体素子の平面図、およびその等価回路図である。 図10は、実施の形態7による半導体素子の平面図、およびその等価回路図である。 図11は、実施の形態8による半導体素子の平面図である。 図12は、実施の形態9による半導体素子の平面図である。 図13は、実施の形態10による半導体素子の平面図である。
符号の説明
1〜10 パワーモジュール(半導体装置)、11 ケース、12 金属ベース板、13 主電極、14 金属放熱フィン、15 金属ワイヤ、16 シリコンゲル、17 エポキシ樹脂、18 蓋、20 絶縁基板、21,22 金属パターン、40 下側半田層、40a 絶縁ゲート型バイポーラトランジスタ、40b フリーホイールダイオード、50 上側半田層、D 端部ダイオード(端部温度検出素子)、D 中央部ダイオード(中央部温度検出素子)、A〜A アノード電極パッド、K〜K カソード電極パッド。

Claims (4)

  1. 半導体装置であって、
    導電性接合層を介して絶縁基板上に実装される半導体素子と、
    前記半導体素子の周辺端部に配置された少なくとも1つの端部温度検出素子と、
    前記半導体素子の中央部に配置された少なくとも1つの中央部温度検出素子と、を備え
    前記端部温度検出素子と前記中央部温度検出素子は、直列に接続されることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置であって、
    直列に接続される第1および第2の前記端部温度検出素子を有することを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置であって、
    並列に接続される第1および第2の前記端部温度検出素子を有することを特徴とする半導体装置。
  4. 導体装置であって、
    導電性接合層を介して絶縁基板上に実装される半導体素子と、
    前記半導体素子の周辺端部に配置され、直列に接続される第1および第2の端部温度検出素子と、
    前記半導体素子の中央部に配置された少なくとも1つの中央部温度検出素子と、を備え、
    第1および第2の前記端部温度検出素子の間に電極パッドをさらに有することを特徴とする半導体装置。
JP2004065341A 2004-03-09 2004-03-09 半導体装置 Expired - Lifetime JP4097613B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004065341A JP4097613B2 (ja) 2004-03-09 2004-03-09 半導体装置
DE200510008346 DE102005008346A1 (de) 2004-03-09 2005-02-23 Halbleitervorrichtung
US11/066,140 US20050199999A1 (en) 2004-03-09 2005-02-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004065341A JP4097613B2 (ja) 2004-03-09 2004-03-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007330531A Division JP4673360B2 (ja) 2007-12-21 2007-12-21 半導体装置

Publications (3)

Publication Number Publication Date
JP2005259753A JP2005259753A (ja) 2005-09-22
JP2005259753A5 JP2005259753A5 (ja) 2006-10-05
JP4097613B2 true JP4097613B2 (ja) 2008-06-11

Family

ID=34909377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004065341A Expired - Lifetime JP4097613B2 (ja) 2004-03-09 2004-03-09 半導体装置

Country Status (3)

Country Link
US (1) US20050199999A1 (ja)
JP (1) JP4097613B2 (ja)
DE (1) DE102005008346A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5168866B2 (ja) * 2006-09-28 2013-03-27 三菱電機株式会社 パワー半導体モジュール
US20080234953A1 (en) * 2007-03-22 2008-09-25 Ignowski James S Power estimation for a semiconductor device
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
DE102007052630B4 (de) * 2007-11-05 2019-08-14 Infineon Technologies Ag Leistungshalbleitermodul mit Temperatursensor
US8057094B2 (en) * 2007-11-16 2011-11-15 Infineon Technologies Ag Power semiconductor module with temperature measurement
KR101013557B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5223931B2 (ja) * 2010-06-09 2013-06-26 トヨタ自動車株式会社 クラック特定装置と半導体装置
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
CN102623416B (zh) 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
CN102956605B (zh) * 2012-11-19 2016-03-23 苏州远创达科技有限公司 一种半导体部件及其制作方法
DE112013007670B4 (de) 2013-12-04 2023-07-06 Arigna Technology Ltd. Halbleitervorrichtung
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
US10438865B2 (en) * 2016-02-04 2019-10-08 Mitsubishi Electric Corporation Semiconductor device
JP7037390B2 (ja) * 2018-02-27 2022-03-16 新電元工業株式会社 パワーモジュール
EP3637461A1 (en) * 2018-10-11 2020-04-15 ABB Schweiz AG Power electronic module
JP7088048B2 (ja) * 2019-01-30 2022-06-21 株式会社デンソー 半導体装置
JP2021005692A (ja) 2019-06-27 2021-01-14 株式会社デンソー 半導体装置
KR102602641B1 (ko) * 2023-02-15 2023-11-16 (주)아인테크놀러지 기판 크랙 검사장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168874B2 (ja) * 1995-05-23 2001-05-21 富士電機株式会社 半導体装置
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
US6345238B1 (en) * 1998-12-21 2002-02-05 Airpax Corporation, Llc Linear temperature sensor
US6137165A (en) * 1999-06-25 2000-10-24 International Rectifier Corp. Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP3668708B2 (ja) * 2001-10-22 2005-07-06 株式会社日立製作所 故障検知システム
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US6914764B2 (en) * 2002-07-11 2005-07-05 International Business Machines Corporation On-chip thermal sensing circuit
US6786639B2 (en) * 2002-08-30 2004-09-07 International Business Machines Corporation Device for sensing temperature of an electronic chip

Also Published As

Publication number Publication date
DE102005008346A1 (de) 2005-09-29
US20050199999A1 (en) 2005-09-15
JP2005259753A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
JP4097613B2 (ja) 半導体装置
Motto et al. IGBT module with user accessible on-chip current and temperature sensors
JP6171599B2 (ja) 半導体装置及びその制御方法
JP5233198B2 (ja) 半導体装置
JP6727428B2 (ja) 半導体装置
JPH09148523A (ja) 半導体装置
JP2009019953A (ja) 半導体装置の劣化検出方法
JP4673360B2 (ja) 半導体装置
JP2007040817A (ja) 電力用半導体素子の異常検出装置
JP5369868B2 (ja) 半導体装置
WO2017119126A1 (ja) 半導体装置
JP6384406B2 (ja) 半導体装置
JP3889562B2 (ja) 半導体装置
JP5909396B2 (ja) 回路装置
JP5549611B2 (ja) 炭化珪素半導体装置
WO2011152151A1 (ja) 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
JP4323299B2 (ja) 半導体装置
JP5020271B2 (ja) 半導体試験装置および半導体試験方法
JP4045404B2 (ja) パワーモジュールおよびその保護システム
JP7247681B2 (ja) 半導体組立体
JP2009302183A (ja) 接続不良検出回路
JP7318493B2 (ja) 半導体装置
JP7479523B2 (ja) 半導体装置
JP2024099221A (ja) 半導体装置
JP2023109224A (ja) 劣化検出装置、電力変換装置及び劣化検出方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4097613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term