DE102005008346A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102005008346A1
DE102005008346A1 DE200510008346 DE102005008346A DE102005008346A1 DE 102005008346 A1 DE102005008346 A1 DE 102005008346A1 DE 200510008346 DE200510008346 DE 200510008346 DE 102005008346 A DE102005008346 A DE 102005008346A DE 102005008346 A1 DE102005008346 A1 DE 102005008346A1
Authority
DE
Germany
Prior art keywords
semiconductor device
semiconductor element
peripheral
edge
central
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200510008346
Other languages
English (en)
Inventor
Takaaki Shirasawa
Tsuyoshi Takayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102005008346A1 publication Critical patent/DE102005008346A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Einer der Aspekte der vorliegenden Erfindung ist die Bereitstellung einer Halbleitervorrichtung, die ein Halbleiterelement oder einen Chip aufweist, welcher einen peripheren Rand und einen Zentralabschnitt aufweist und über eine leitende Befestigungsschicht auf einem isolierenden Substrat montiert ist. Mindestens ein peripherer thermischer Sensor ist benachbart dem äußeren Rand auf dem Halbleiterelement angeordnet und mindestens ein zentraler thermischer Sensor ist benachbart dem Zentralabschnitt auf dem Halbleiterelement angeordnet.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und speziell auf eine Leistungs-Halbleitervorrichtung, die Risse im Lot, die durch eine Lötbefestigungsschicht verlaufen, erkennen kann zum Vorhersagen einer schweren Schädigung derselben.
  • Im allgemeinen wird eine Leistungs-Halbleitervorrichtung (oder ein Leistungsmodul) zur Zufuhr eines kontrollierten hohen Stroms zu elektrischen Einrichtungen wie zum Beispiel einen Motor und ein Heizgerät, verwendet. Folglich verhindert eine Fehlfunktion oder ein Schaden an dem Leistungs-Halbleiterbauelement die Zufuhr eines kontrollierten Stroms, so daß die elektrische Einrichtung, die die Leistungs-Halbleitervorrichtung beinhaltet, nicht die vorbestimmten Funktionen erfüllen kann, was möglicherweise zu einem schwerwiegenden Problem führt. Deshalb muß die Leistungs-Halbleitervorrichtung einen ziemlich hohen Grad an Zuverlässigkeit aufweisen.
  • Es ist jedoch nahezu unmöglich, eine Leistungs-Halbleitervorrichtung herzustellen, welche für immer kein Fehlverhalten zeigen wird, unabhängig davon welch fortgeschrittene Herstellungstechnologie verwendet wird. Vielmehr werden in der Realität während eines Langzeitbetriebs die meisten der Leistungs-Halbleitervorrichtungen ein Problem zeigen, das verursacht wird durch eine thermische Spannung aufgrund von Joule-Wärme, die durch sie selbst erzeugt wird, und durch eine mechanische Spannung aufgrund einer Schwingung, die von den elektrischen Einrichtungen, die sie enthalten, ausgeht. Insbesondere kann ein Lotriß in einer Befestigungsschicht, wie z.B. einer Lotschicht, die zur Montage der Leistungs-Halbleitervorrichtung verwendet wird, verlaufen und sich allmählich in der Befestigungsschicht ausbreiten. Der Lotriß verhindert die Abfuhr von Wärme, die von dem Leistungs-Halbleiterchip erzeugt wurde, was zu einer Überhitzung und vollständigen Zerstörung des Chips führt. Somit muß die Leistungs-Halbleitervorrichtung durch eine neue ersetzt werden, bevor der Lotriß sich über die Lotschicht erstreckt und der Halbleiterchip schwerwiegend geschädigt wird. Es wurden verschiedene Ansätze zur Erkennung des Lotrisses vor der tatsächlichen Schädigung der Leistungs-Halbleitervorrichtung vorgeschlagen.
  • Beispielsweise offenbart JP 7-14948 A ein Leistungs-Halbleitermodul, das ein Thermoelement verwendet, welches an einer gewünschten Position zur Überwachung der Temperatur des Befestigungselementes während des Betriebs vorgesehen ist. Ebenso wird offenbart, daß während der in der Befestigungsgrenzfläche verlaufende Riß den thermischen Widerstand derselben erhöht, die Ausbreitung des Risses durch Erfassen des Ausmaßes der erhöhten Temperatur des Halbleiterelementes festgestellt wird.
  • Aufgrund des Unterschieds der linearen Ausdehnungskoeffizienten des isolierenden Substrates und des Halbleiterchips und/oder des isolierenden Substrates und des Kühlkörpers verläuft der Lotriß an der Befestigungsgrenzfläche der Lotschicht. Somit verursacht die Wärmekopplung eine größere Spannung an dem äußeren Rand der Lotschicht als an ihrem zentralen Abschnitt. Somit erstreckt sich der Lotriß an der Befestigungsgrenzfläche im allgemeinen von dem äußeren Rand zu dem Zentralabschnitt der Lotschicht hin. Wie oben ist der thermische Widerstand der Lotschicht in einem bestimmten Bereich, in dem sich der Lotriß erstreckt, erhöht. Zur genauen Erkennung der Tatsache, daß der Lotriß anfängt, in der Lotschicht zu verlaufen, ist es deshalb notwendig, einen thermischen Sensor zu verwenden, der nahe dem äußeren Rand der Lotschicht, wo sich der Lotriß mit größerer Wahrscheinlichkeit ausbildet, angeordnet ist. Es kann nicht immer erwartet werden, daß die thermische Veränderung aufgrund des Risses durch einen thermischen Sensor erfaßt wird, der an der erwünschten Position angeordnet ist, wie dies in der vorstehend erwähnten Veröffentlichung beschrieben ist.
  • Mittlerweile offenbart das US-Patent Nr. 5,736,769 eine Halbleitervorrichtung, die einen Bipolartransistor mit isoliertem Gate (IGBT) mit einer pn-Diode, deren Kennlinie in Durchlaßrichtung temperaturabhängig ist, aufweist, wobei eine erhöhte Temperatur die Durchlaßspannung erhöht. Ebenso wird eine Mehrzahl von pn-Dioden offenbart, die zum Erzielen einer höheren Genauigkeit der Temperaturmessung in Reihe geschaltet sind, so daß eine Überhitzung des Bipolartransistors mit isoliertem Gate verhindert wird. Die Positionen der pn-Dioden und des Lotrisses werden jedoch nicht einmal angedeutet. Gemäß dem US-Patent 5,736,769 kann somit eine erhöhte Temperatur der Lot schicht aufgrund eines Lotrisses in einem lokalen Bereich kaum vorhergesagt werden.
  • Auch in den US-Patenten 6,756,964 und 6,721,313 wird ein Halbleitermodul offenbart, das einen einzigen Temperatursensor auf der isolierenden Platte und nahe dem Halbleiterchip beinhaltet. Der Temperatursensor überwacht eine Temperaturanstiegsgeschwindigkeit (dT/dt) und das Halbleitermodul erfaßt eine Verschlechterung der Lotschicht oder eine Fehlfunktion der Treiberschaltung durch die Ermittlung, ob die Temperaturanstiegsgeschwindigkeit in einen Bereich fällt, der anhand der Betriebsbefehle abgeschätzt wurde. Beispielsweise führt eine Verschlechterung der Lotschicht oberhalb der isolierenden Platte dazu, daß die durch den Temperatursensor auf der isolierenden Platte überwachte Temperatur langsamer als im Normalbetrieb ansteigt, da die von dem Halbleiterchip erzeugte Wärme langsam zu der isolierenden Platte gelangt. Andererseits führt eine Verschlechterung der Lotschicht unterhalb der isolierenden Platte dazu, daß die durch den Temperatursensor überwachte Temperatur schneller ansteigt als im Normalbetrieb, da die Wärme daran gehindert wird, zu der Kühllamelle zu fließen. Bei einer gleichzeitigen Verschlechterung der Lotschichten oberhalb und unterhalb der isolierenden Platte würde jedoch in dieser Veröffentlichung die Temperaturanstiegsgeschwindigkeit in normaler Weise ansteigen, indem die Einflüsse aufgrund der Verschlechterungen in diesen Lotschichten sich aufheben, so daß eine Verschlechterung der Lotschicht nicht erkannt werden könnte.
    •
  • Es ist eine Aufgabe der vorliegenden Erfindung, den oben erwähnten Nachteilen zu begegnen.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung nach Anspruch 1 oder Anspruch 10.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Es wird eine Halbleitervorrichtung bereitgestellt, die ein Halbleiterelement oder einen Chip beinhaltet, welche einen äußeren Rand und einen Zentralabschnitt aufweisen und über eine leitende Befestigungsschicht auf einem isolierenden Substrat montiert sind. Zumindest ein peripherer thermischer Sensor ist nahe dem äußeren Rand auf dem Halbleiterelement angeordnet und zumindest ein zentraler thermischer Sensor ist nahe dem Zentralabschnitt auf dem Halbleiterelement angeordnet.
    •
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Die Zeichnungen dienen dabei lediglich der Veranschaulichung der Erfindung und schränken deshalb nicht die vorliegende Erfindung ein. Von den Figuren zeigen:
  • 1 eine Querschnittsansicht der Halbleitervorrichtung gemäß der Ausführungsform 1 der vorliegenden Erfindung,
  • 2 eine vergrößerte Querschnittsansicht von 1, die Lotrisse veranschaulicht, welche in den oberen und unteren Lotschichten verlaufen,
  • 3A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 1,
  • 3B ein Blockdiagramm, das die Äquivalenzschaltung von 3A zeigt,
  • 4 ein Diagramm, das in schematischer Weise bei einem thermischen Sensor die Beziehung zwischen der Temperatur (T) und der Durchlaßspannung (VF) veranschaulicht,
  • 5A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 2,
  • 5B ein Blockdiagramm, das die Äquivalenzschaltung zu 5A zeigt,
  • 6A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 3, und
  • 6B ein Blockdiagramm, das die Äquivalenzschaltung zu 6A zeigt,
  • 7A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 4,
  • 7B ein Blockdiagramm, das die Äquivalenzschaltung zu 7A zeigt,
  • 8A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 5,
  • 8B ein Blockdiagramm, das die Äquivalenzschaltung zu 8A zeigt,
  • 9A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 6,
  • 9B ein Blockdiagramm, das die Äquivalenzschaltung zu 9A zeigt,
  • 10A eine Draufsicht auf den Halbleiterchip gemäß Ausführungsform 7,
  • 10B ein Blockdiagramm, das die Äquivalenzschaltung zu 10A zeigt,
  • 11 eine Draufsicht auf die Halbleiterchips gemäß Ausführungsform 8,
  • 12 eine Draufsicht auf die Halbleiterchips gemäß Ausführungsform 9 und
  • 13 eine Draufsicht auf die Halbleiterchips gemäß Ausführungsform 10.
  • Bezug nehmend auf die beigefügten Zeichnungen werden die Details der Ausführungsformen gemäß der vorliegenden Erfindung im folgenden beschrieben. Obwohl in dieser Beschreibung aus Gründen der Klarheit in bekannter Weise eine Terminologie zur Bezeichnung der Richtungen verwendet wird (beispielsweise "obere" und "untere"), soll durch diese Terminologie nicht der Umfang der vorliegenden Erfindung eingeschränkt werden.
  • Ausführungsform 1
  • Unter Bezugnahme auf 1 bis 4 wird im folgenden eine Leistungs-Halbleitervorrichtung (ein Leistungsmodul) gemäß Aus führungsform 1 der vorliegenden Erfindung beschrieben. In 1 beinhaltet das Leistungsmodul 1 eine Umhüllung 11 eines isolierenden Materials, eine Metall-Grundplatte (Wärmesenke) 12 von guter thermischer Leitfähigkeit, wie zum Beispiel Kupfer, und eine Mehrzahl von Hauptanschlüssen 13, die sich von der Deckfläche der Umhüllung 11 zum Inneren des Leistungsmoduls 1 erstrecken. Wie in 1 gezeigt, ist die Umhüllung 11 auf der Metall-Grundplatte 12 befestigt, welche auf einer Metall-Kühlrippe 14 befestigt ist. Wie in 2 deutlich veranschaulicht ist, ist innerhalb des Leistungsmoduls 1 ein isolierendes Substrat 20 mit Metallstrukturen 21, 22 auf seiner Deck- und Bodenfläche auf der Metall-Grundplatte 12 über eine leitende Befestigungsschicht, wie zum Beispiel die Lotschicht 30, befestigt. Zusätzlich ist mindestens ein Halbleiterelement (einschließlich beispielsweise eines Bipolartransistors mit isoliertem Gate (IGBT) 40a und/oder einer Inversdiode bzw. Freilaufdiode (FWD) 40b) auf dem isolierenden Substrat 20 über eine andere leitende Befestigungsschicht, wie zum Beispiel die Lotschicht 50, befestigt. Die Lotschichten 30, 50 werden hier gewöhnlich als die "untere Lotschicht (erste leitende Befestigungsschicht)" bzw. die "obere Lotschicht (zweite leitende Befestigungsschicht)" bezeichnet.
  • Somit ist die untere Metallstruktur 21 des isolierenden Substrats 20 über die untere Lotschicht 30 auf der Metall-Grundplatte 12 befestigt und die Halbleiterelemente (Halbleiterchips) 40a, 40b sind über die obere Lotschicht 50 auf der oberen Metallstruktur 22 des isolierenden Substrats 20 befestigt.
  • Wie in 1 gezeigt, wird eine Mehrzahl von Metalldrähten 15, wie zum Beispiel Aluminiumdrähten, zur elektrischen Verbindung zwischen dem Hauptanschluß 13 und jedem der Halblei terchips 40a, 40b und zwischen den beiden Halbleiterchips 40a, 40b verwendet. Weiterhin ist zum Schutz der Halbleiterchips 40a, 40b und der Metalldrähte 15 über den Halbleiterchips 14a, 14b und dem isolierenden Substrat 20 Silikongel 16 eingefüllt, wobei aus Gründen der klareren Darstellung auf eine Schraffur desselben verzichtet wurde. Schließlich ist auf dem Silikongel 16 ein Epoxidharz 17 angebracht, auf welchem ein Deckel 18 angeordnet ist.
  • In der folgenden Beschreibung kann es sich bei dem Halbleiterchip um den IGBT 40a oder die FWD 40b handeln. Somit wird oft die Sammelbezeichnug "Halbleiterelement oder Chip 40" zur Bezugnahme auf den einen oder den anderen verwendet.
  • Wie in 3A veranschaulicht, beinhaltet der Halbleiterchip 40 von Ausführungsform 1 mindestens eine Randdiode DE (peripherer thermischer Sensor), die nahe dem äußeren Rand angeordnet ist, und mindestens eine Zentraldiode DC (zentraler thermischer Sensor), die nahe dem Zentralabschnitt auf dem Halbleiterchip 40 angeordnet ist. In 3B ist die Randdiode DE zwischen einer ersten Anodenanschlußfläche A1 und einer ersten Kathodenanschlußfläche K1 parallel zu der Zentraldiode DC zwischen einer ersten Anodenanschlußfläche A2 und einer ersten Kathodenanschlußfläche K2 geschaltet. Zwei Konstantstromquellen einer externen Steuerschaltung (nicht gezeigt) werden über die ersten Anoden- und Kathodenanschlußflächen A1, K1 bzw. die zweiten Anoden- und Kathodenanschlußflächen A2, K2 für die Spannungszufuhr zu der Randiode DE und der Zentraldiode DC verwendet, so daß während des Betriebs ein konstanter Strom durch die Dioden DE, DC fließt. Vorzugsweise hat jede der Dioden DE, DC die gleiche Strom-Spannungs-Kennlinie (VF-IF-Kennlinie), wobei die Durchlaßspannung bei einem Durchlaßstrom von 0,2 mA bei einer Raumtemperatur von 25°C 2,5 V beträgt.
  • Es ist bekannt, daß die Durchlaßspannung VF absinkt, wenn die Umgebungstemperatur ansteigt. Somit kann die Umgebungstemperatur durch Messen der Durchlaßspannung VF erfaßt werden. Die vorliegende Erfindung zeigt, daß während eines Normalbetriebs der Leistungs-Halbleitervorrichtung 1 die durch die Randdiode DE erfaßte Randtemperatur TE um ungefähr 15 bis 20°C niedriger ist als die durch die Zentraldiode DC gemessene Zentraltemperatur TC.
  • Wenn die Betriebszeit der Leistungs-Halbleitervorrichtung 1 voranschreitet, verläuft der Lotriß an der Befestigungsgrenzfläche der oberen Lotschicht 50 zwischen dem Halbleiterchip 40 und dem isolierenden Substrat 20 und breitet sich allmählich von dem peripheren Rand zu dem Zentralabschnitt aus, wie in 2 veranschaulicht. Bei dem in 3 gezeigten Halbleiterchip 40 mit einem rechteckigen Aufbau kriecht somit der Riß in der oberen Lotschicht 50 von den Ecken zu dem Zentralabschnitt der Lotschicht 50. Sobald der Riß in einem lokalen Bereich in der Lotschicht 50 gebildet ist, ist der thermische Widerstand in solch einem lokalen Bereich erhöht, wodurch die Abfuhr von in dem Halbleiterchip 40 erzeugter Wärme verhindert wird. Somit wird speziell oberhalb des lokalen Bereichs der oberen Lotschicht 50, wo sich der Lotriß erstreckt, der Halbleiterchip 40 stärker aufgeheizt.
  • Mit anderen Worten, während beim Betrieb der Leistungs-Halbleitervorrichtung 1 der Temperaturunterschied zwischen der Randtemperatur TE und der Zentraltemperatur TC konstant ist, wenn kein Riß in der Lotschicht 50 verläuft, nähert sich die Randtemperatur TE der Zentraltemperatur TC an, wenn der Riß sich über die Lotschicht 50 erstreckt. Daher kann der Lotriß an dem Außenrand der Lotschicht 50 durch Überwachen der Rand temperatur TE und der Zentraltemperatur TC und Ermitteln, ob der Temperaturunterschied geringer ist als ein Schwellenwert Tth(TC – TE – < Tth) erkannt werden.
  • Wie oben kann die externe Steuerschaltung (nicht gezeigt) den Lotriß an dem Außenrand der Lotschicht 50 durch Überwachen des Unterschieds der Durchlaßspannungen VF zwischen der Randdiode DE und der Zentraldiode DC in einer einfachen und zweckmäßigen Weise erkennen. Die externe Steuerschaltung kann den Nutzer über die Notwendigkeit des Austausches der Leistung-Halbleitervorrichtung 1 informieren oder sicherheitshalber den Betrieb der elektrischen Einrichtung, die die Leistungs-Halbleitervorrichtung 1 beinhaltet, unterbrechen, bevor der Halbleiterchip überhitzt wird und ein schwerwiegender Schaden verursacht wird.
  • Gemäß eines Aspektes der vorliegenden Erfindung wird der Lotriß auf der Grundlage eines relativen Temperaturunterschieds erkannt, d.h. inwieweit sich die Randtemperatur TE der Zentraltemperatur TC angenähert hat. Da der vorliegende Erkennungsmechanismus des Lotrisses nicht auf den absoluten Werten der Randtemperatur TE und der Zentraltemperatur TC basiert, kann er unempfindlich gegenüber der Betriebsbedingung der Leistungs-Halbleitervorrichtung 1 sein, was die Überwachung des Lotrisses in einer präziseren Weise gestattet.
  • Ausführungsform 2
  • Bezug nehmend auf 5A und 5B wird ein anderes Leistungsmodul gemäß Ausführungsform 2 der vorliegenden Erfindung im folgenden beschrieben. Das Leistungsmodul 2 der Ausführungsform 2 ist ähnlich jenem der Ausführungsform 1, mit Ausnahme der Tatsache, daß die Randdiode DE und die Zentraldiode DC hinterein ander geschaltet sind. Deshalb wird eine wiederholte Beschreibung des ähnlichen Aufbaus bei Ausführungsform 2 unterlassen.
  • Wie in 5A und 5B veranschaulicht, sind die Randdiode DE und die Zentraldiode DC der Ausführungsform 2 hintereinander geschaltet. Somit ist zwischen die gemeinsame Anodenanschlußfläche A und die Kathodenanschlußfläche K2 eine einzige Konstantstromquelle geschaltet zum Erzeugen eines konstanten Stromes zwischen den beiden Anschlüssen. Weiterhin ist eine weitere Kathodenanschlußfläche K1 vorgesehen zur Erfassung des Potentials zwischen der Randdiode DE und der Zentraldiode DC. Deshalb verwendet die Halbleitervorrichtung 2 von Ausführungsform 2 lediglich eine Konstantstromquelle und drei Anschlußflächen zur Erfassung der Durchlaßspannung der Randdiode DE und der Zentraldiode DC, während bei Ausführungsform 1 zwei Konstantstromquellen und zwei Paare (4) von Anschlußflächen erforderlich sind. Somit kann zur Vereinfachung der externen Steuerschaltung im Vergleich zu jener von Ausführungsform 1 gemäß Ausführungsform 2 die Anzahl der erforderlichen Konstantstromquellen verringert werden. Eine der erforderlichen Anschlußflächen kann zur Verkleinerung des Halbleiterchips 40 oder zur Vergrößerung der Nutzfläche des Halbleiterchips 40 weggelassen werden. Ähnlich zur Ausführungsform 1 kann weiterhin das Leistungsmodul 2 gemäß der Ausführungsform 2 auf präzise Weise einen Lotriß erkennen, der an dem äußeren Rand in der oberen Lotschicht 50 verläuft.
  • Ausführungsform 3
  • Bezug nehmend auf 6A und 6B wird im folgenden ein weiteres Leistungsmodul gemäß der Ausführungsform 3 der vorliegenden Erfindung beschrieben. Das Leistungsmodul 3 der Ausführungsform 3 ist ähnlich zu jenem der Ausführungsform 1, mit der Ausnahme, daß eine Mehrzahl (zwei in 6A und 6B) von Randdioden DE an dem äußeren Rand des Halbleiterchips vorgesehen sind. Deshalb wird eine wiederholte Beschreibung des ähnlichen Aufbaus in der Ausführungsform 3 unterlassen.
  • Gemäß Ausführungsform 3 ist eine erste Randdiode DE1 zwischen die Anodenanschlußfläche A1 und die Kathodenanschlußfläche K1 geschaltet, eine zweite Randdiode DEZ ist zwischen die Anodenanschlußfläche A2 und die Kathodenanschlußfläche K2 geschaltet und die Zentraldiode DC ist zwischen die Anodenanschlußfläche A3 und die Kathodenanschlußfläche K3 geschaltet, wie in 6A und 6B veranschaulicht.
  • Die erste und die zweite Randdiode DE1, DE2 sind vorzugsweise an dem äußeren Rand im wesentlichen diagonal einander gegenüberliegend angeordnet, d.h. an der oberen linken Ecke und der unteren rechten Ecke auf dem Halbleiterchip 40, wie in 6A gezeigt. Wenn der Lotriß von dem äußeren Rand der oberen Lotschicht 50 ausgeht, wie oben, kann er sich in einer diametrischen Linie davon erstrecken. Zwei der Randdioden DE1, DE2 verbessern somit die Genauigkeit bei der Erfassung der Änderung der Randtemperatur TE. Drei oder mehr der Randdioden würden weiterhin die Genauigkeit bei der Erkennung des Lotrisses in der oberen Lotschicht 50 erhöhen.
  • Ausführungsform 4
  • Unter Bezugnahme auf 7A und 7B wird im folgenden ein Leistungsmodul gemäß der Ausführungsform 4 der vorliegenden Erfindung beschrieben. Die Halbleitervorrichtung 4 der Ausführungsform 4 ist ähnlich zu jener der Ausführungsform 3 mit der Ausnahme, daß die erste und die zweite Randdiode DE1, DE2 in Reihe geschaltet sind. Deshalb kann eine wiederholte Be schreibung des ähnlichen Aufbaus in der Ausführungsform 4 unterbleiben.
  • Wie in 7A und 7B veranschaulicht, sind die erste und die zweite Randdiode DE1, DE2 hintereinander zwischen die Annodenanschlußfläche A1 und die Kathodenanschlußfläche K1 geschaltet und weiterhin ist die Zentraldiode DC zwischen die Anodenanschlußfläche A2 und die Kathodenanschlußfläche K2 geschaltet.
  • Gemäß der in 7A und 7B gezeigten Ausführungsform 4 verbessert eine Mehrzahl von Randdioden, die an dem äußeren Rand auf dem Halbleiterchip 40 angeordnet sind, die Genauigkeit der Erkennung des Lotrisses verglichen zu Ausführungsform 3. Weiterhin erfordert die Ausführungsform 4 weniger Konstantstromquellen und Anschlußflächen als Ausführungsform 3, wodurch der Halbleiterchip 40 verkleinert wird oder die Nutzfläche desselben vergrößert wird.
  • Ausführungsform 5
  • Unter Bezugnahme auf 8A und 8B wird im folgenden ein Leistungsmodul gemäß der Ausführungsform 5 der vorliegenden Erfindung beschrieben. Die Halbleitervorrichtung 5 der Ausführungsform 5 ist ähnlich zu jener der Ausführungsform 4, mit der Ausnahme, daß die erste und die zweite Randdiode DE1, DE2 parallel zueinander geschaltet sind. Deshalb wird eine wiederholte Beschreibung des in Ausführungsform 5 ähnlichen Aufbaus unterlassen.
  • Bei der in 8A und 8B gezeigten Ausführungsform 5 sind die erste und die zweite Randdiode DE1, DE 2 zwischen der Annodenanschlußfläche A1 und der Kathodenanschlußfläche K1 parallel geschaltet. Weiterhin ist die Zentraldiode DC zwischen die An odenanschlußfläche A2 und die Kathodenanschlußfläche K2 geschaltet.
  • Gemäß der Ausführungsform 5 erfaßt eine Mehrzahl von Randdioden, die parallel angeordnet sind, die Lotrisse unabhängig voneinander an dem äußeren Rand auf dem Halbleiterchip 40. Dies ist vorteilhaft in dem Fall, in dem die Risse an unterschiedlichen Abschnitten der oberen Lotschicht 50 verlaufen. Die Lotrisse können sich unregelmäßig in der Lotschicht 50 erstrecken und es ist unwahrscheinlich, daß ein Lotriß, der sich in einem begrenzten Bereich der Lotschicht erstreckt, eine Überhitzung und schwerwiegende Schädigung des Halbleiterchips 40 verursacht. Vielmehr kann oft ein derartig verheerender Schaden von Lotbrüchen resultieren, die sich von einer Mehrzahl von getrennten Randbereichen zu dem Zentralabschnitt erstrecken. Da das Leistungsmodul 5 gemäß der Ausführungsform 5 die parallel geschalteten ersten und zweiten Randdioden DE1, DE2 beinhaltet, kann es Lotbrüche, die von mehreren Randbereichen ausgehen, auf einfache und zuverlässige Weise erkennen, indem Änderungen der Randtemperatur, die durch diese Randdioden erfaßt werden, normiert werden.
  • Ausführungsform 6
  • Unter Bezugnahme auf 9A und 9B wird im folgenden ein Leistungsmodul gemäß der Ausführungsform 6 der vorliegenden Erfindung beschrieben. Das Leistungsmodul 6 der Ausführungsform 6 ist ähnlich zu jenem der Ausführungsform 2, mit der Ausnahme, daß nicht nur die Zentraldiode DC, sondern auch die zweiten Randdioden DE2 in Reihe zu den ersten Randdioden DE 1 geschaltet sind. Deshalb wird eine wiederholte Beschreibung des in Ausführungsform 6 ähnlichen Aufbaus unterlassen.
  • Bei der Ausführungsform 6 sind die ersten und zweiten Randdioden DE1, DE2 und die Zentraldiode DC in Reihe zwischen die Anodenanschlußfläche A1 und die Kathodenanschlußfläche K3 geschaltet. Weiterhin sind andere Kathodenanschlußflächen K1, K2 zum Erfassen der Potentiale zwischen der ersten und zweiten Randdiode DE1, DE2 und zwischen den zweiten Randdioden DE2 und der Zentraldiode DC vorgesehen.
  • Da ähnlich wie bei der Ausführungsform 3 das Leistungsmodul 6 der Ausführungsform 6 eine Mehrzahl von Randdioden DE1, DE2 aufweist, die nahe den äußeren Rändern angeordnet sind, kann es einen Lotriß in einer genaueren Weise erfassen. Verglichen zur Ausführungsform 3 ist ebenfalls die Anzahl der erforderlichen Konstantstromquellen (drei gegenüber lediglich einer) und der Anschlußflächen (sechs gegenüber vier) verringert, wodurch die externe Steuerschaltung vereinfacht wird und der Halbleiterchip 40 verkleinert wird oder die Nutzfläche des Halbleiterchips 40 vergrößert wird.
  • Ausführungsform 7
  • Unter Bezugnahme auf 10A und 10B wird im folgenden ein Leistungsmodul gemäß der Ausführungsform 7 der vorliegenden Erfindung beschrieben. Das Leistungsmodul 7 der Ausführungsform 7 ist ähnlich zu jenem der Ausführungsform 4, mit der Ausnahme, daß eine andere Anschlußfläche K3 zwischen der ersten und zweiten Randdiode DE1, DE2 vorgesehen ist zum Erfassen des dortigen Potentials. Deshalb wird eine wiederholte Beschreibung für den in Ausführungsform 7 ähnlichen Aufbau unterlassen.
  • In 10A und 10B sind die erste und zweite Randdiode DE1, DE2 in Reihe zwischen die Anodenanschlußfläche A1 und die Ka thodenanschlußfläche K1 geschaltet. Weiterhin ist die Zentraldiode DC zwischen die Anodenanschlußfläche A2 und die Kathodenanschlußfläche K2 geschaltet. Zusätzlich ist eine getrennte Kathodenanschlußfläche K3 zwischen der ersten und zweiten Randdiode DE1, DE2 zum Erfassen des dortigen Potentials angeordnet. Während gemäß der Ausführungsform 3 drei Konstantstromquellen und drei Paare (sechs) von Anschlußflächen zum Messen der Durchlaßspannungen VF der ersten und zweiten Randdiode DE1, DE2 und der Zentraldiode DC verwendet werden, sind gemäß der vorliegenden Ausführungsform lediglich zwei Konstantstromquellen und fünf Anschlußflächen zur Erfassung der Durchlaßspannungen VF erforderlich.
  • Die Halbleitervorrichtung 7 der Ausführungsform 7 erfordert somit weniger Konstantstromquellen, wodurch sich die externe Steuerschaltung vereinfacht. Verglichen zur Ausführungsform 3 sind weniger Anschlußflächen erforderlich, wodurch sich der Halbleiterchip 40 verkleinert oder die Nutzfläche des Halbleiterchips 40 vergrößert. Trotzdem kann das Leistungsmodul 7 den Lotriß, der an den äußeren Rändern der oberen Lotschicht 50 verläuft, wie bei Ausführungsform 3 sauber erfassen.
  • Ausführungsform 8
  • Während die Leistungsmodule der Ausführungsformen 1 bis 7 unter Bezugnahme auf den Zweck des Erfassens eines Lotrisses in der oberen Lotschicht 50 beschrieben wurden, werden die Leistungsmodule der Ausführungsformen 8 bis 10 unter Bezugnahme auf den Zweck des Erfassens eines Lotrisses beschrieben, der an den äußeren Rändern der unteren Lotschicht 30 verläuft.
  • Mit Bezug auf 2 und 11 wird im folgenden ein Leistungsmodul (Leistungs-Halbleitervorrichtung) gemäß der Ausführungs form 8 der vorliegenden Erfindung beschrieben. Bei der Ausführungsform 1 wurde der einzige Halbleiterchip 40 des Leistungsmoduls 1 diskutiert, an dessen Außenrand und Zentralabschnitt die Randdioden DE bzw. die Zentraldiode DC angeordnet sind. Indessen beinhaltet das Leistungsmodul 8 der vorliegenden Ausführungsform mindestens zwei Halbleiterchips, wie z.B. den IGBT 40a und den FWD 40b, auf welchen erste bzw. zweite Dioden D1 bzw. D2 an den Zentralabschnitten vorgesehen sind. Abgesehen davon hat das Leistungsmodul 8 der Ausführungsform 8 eine ähnliche Struktur, deren Beschreibung nicht im Detail wiederholt wird.
  • Wie in 11 veranschaulicht, weist das Leistungsmodul 8 den IGBT 40a und den FWD 40b auf. Die erste und zweite Diode D1, D2 sind an den Zentralabschnitten des IGBT 40a bzw. des FWD 40b angeordnet. Weiterhin ist die zweite Diode D2 zwischen die Anoden- und Kathodenanschlußflächen A1, K1 auf dem FWD 40b geschaltet, welche ihrerseits über Metalldrähte und andere Anoden- und Kathodenanschlußflächen A1', K1' auf dem IGBT 40a mit den Anoden- und Kathodenanschlußflächen A1'', K1'' verbunden sind. Die erste Diode D1 ist zwischen die Anoden- und Kathodenanschlußflächen A2, K2 auf dem FWD 40b geschaltet.
  • Da während des Betriebs des Leistungsmoduls 8 der IGBT 40a mehr Joule-Wärme erzeugt als der FWD 40b, ist die durch die zweite Diode D2 erfaßte Temperatur T2 des FWD 40b kleiner als die durch die erste Diode D1 erfaßte Temperatur T1 des IGBT 40a. Deshalb ist die untere Lotschicht 30 zwischen dem isolierenden Substrat 30 und der Metall-Grundplatte 12 aufgrund des Unterschieds der linearen Ausdehnungskoeffizienten derselben einer Spannung ausgesetzt. Da die untere Lotschicht 30 unterhalb des FWD 40b entfernter von dem IGBT 40a als Wärmequelle ist, erleidet sie einen größeren thermischen Schock (größeres Ausmaß des Ausdehnens und Schrumpfens) und deshalb steht die untere Lotschicht 30 unterhalb des FWD 40b unter größerer Spannung als unterhalb des IGBT 40a. Somit verläuft der Lotbruch in der unteren Lotschicht 30 an den Ecken des isolierenden Substrats 20 benachbart zu dem FWD 40b und erstreckt sich zu dem IGBT 40a hin.
  • Wenn sich der Lotbruch zu der unteren Lotschicht 30 unterhalb des Zentralabschnitts des FWD 40b erstreckt, steigt die durch die zweite Diode D2 erfaßte Temperatur T2 und nähert sich der durch die erste Diode D1 erfaßten Temperatur T1 an. Deshalb kann gemäß der Ausführungsform 8 der Lotriß an den äußeren Rändern in der unteren Lotschicht 30 erkannt werden durch Erfassen des Temperaturunterschiedes zwischen der IGBT-Temperatur T1 und der FWD-Temperatur T2 zum Ermitteln, ob der Temperaturunterschied geringer ist als die vorbestimmte Temperatur (T1 – T2 < Tth). Sobald die externe Steuerschaltung (nicht gezeigt) den Lotriß an den äußeren Rändern in der unteren Lotschicht 30 erkennt, alarmiert sie den Benutzer um ihn auf die Notwendigkeit der Ersetzung der Leistungs-Halbleitervorrichtung hinzuweisen oder schaltet auf sichere Weise die elektrische Einrichtung, welche die Leistungs-Halbleitervorrichtung beinhaltet, ab, bevor die Lotrisse sich über die untere Lotschicht 30 erstrecken und eine Überhitzung und schwere Schädigung des Halbleiterchips 40 verursachen.
  • Ähnlich zu der Ausführungsform 1 werden gemäß der Ausführungsform 8 die Lotrisse basierend darauf, wie sich die FWD-Temperatur T2 der IGBT-Temperatur T1 annähert, d.h. aufgrund des relativen Temperaturunterschiedes zwischen der IGBT-Temperatur T1 und der FWD-Temperatur T2 erkannt. Das Leistungsmodul der vorliegenden Ausführungsform kann somit die Lotrisse unabhängig von den Absolutwerten der IGBT-Temperatur T1 und der FWD-Temperatur T2 richtig bestimmen, d.h. ungeachtet der Betriebsbedingungen der Halbleitervorrichtung.
  • Ausführungsform 9
  • Bezug nehmend auf 12 wird im folgenden ein Leistungsmodul gemäß der Ausführungsform 9 der vorliegenden Erfindung beschrieben. Das Leistungsmodul 9 der Ausführungsform 9 ist ähnlich zu jenem der Ausführungsform 8, mit der Ausnahme, daß die erste und zweite Diode D1 und D2 in Reihe geschaltet sind. Deshalb wird eine Wiederholung der Beschreibung des ähnlichen Aufbaus in der Ausführungsform 9 unterlassen.
  • Gemäß der Ausführungsform 8 werden zwei Paare der Konstantstromquellen und zwei Paare von Anschlußflächen zum Messen der Durchlaßspannungen VF der ersten und zweiten Diode D1 und D2 verwendet. Gemäß der Ausführungsform 9 werden indessen eine einzige Konstantstromquelle und drei Anschlußflächen zum Erfassen der Durchlaßspannungen VF verwendet. Somit kann gemäß der Ausführungsform 9 die Anzahl der erforderlichen Konstantstromquellen verringert werden und die externe Steuerschaltung verglichen zu der Ausführungsform 8 vereinfacht werden. Weiterhin kann eine der erforderlichen Anschlußflächen zur Verkleinerung des Halbleiterchips 40 oder zur Vergrößerung der Nutzfläche des Halbleiterchips 40 weggelassen werden.
  • Ausführungsform 10
  • Bezug nehmend auf 13 wird ein Leistungsmodul gemäß der Ausführungsform 10 der vorliegenden Erfindung im folgenden beschrieben. Das Leistungsmodul 10 der Ausführungsform 10 ist ähnlich zu jenem von Ausführungsform 8, mit der Ausnahme, daß die zweite Diode D2 benachbart zu dem äußeren Rand des FWD 40b ähnlich zu jenem von Ausführungsform 8, mit der Ausnahme, daß die zweite Diode D2 benachbart zu dem äußeren Rand des FWD 40b angeordnet ist und eine dritte Diode D3 benachbart zu dem äußeren Rand des IGBT 40a hinzugefügt ist, welcher in Reihe zu der zweiten Diode D2 geschaltet ist. Deshalb wird eine wiederholte Beschreibung des in Ausführungsform 10 ähnlichen Aufbaus unterlassen.
  • Da, wie in 13 veranschaulicht, ähnlich zu der Ausführungsform 8 die zweite Diode D2 auf dem FWD 40b angeordnet ist, kann der Lotriß in der unteren Lotschicht 40 unterhalb der Ecke des FWD 40b richtig erfaßt werden. Da weiterhin, ähnlich zur Ausführungsform 1, die dritte Diode D3 benachbart zu dem äußeren Rand des IGBT 40a angeordnet ist, kann der Lotriß in der oberen Lotschicht 50 unterhalb der Ecke des IGBT 40a auf präzise Weise erfaßt werden. Deshalb kann das Leistungsmodul der Ausführungsform 8 mit einem derartig einfachen Aufbau sowohl die Lotrisse in der oberen Lotschicht 50 als auch jene in der unteren Lotschicht 30 ermitteln.

Claims (16)

  1. Halbleitervorrichtung (1) mit: einem Halbleiterelement (40a, 40b) mit einem äußeren Rand und einem Zentralabschnitt, das über eine leitende Befestigungsschicht (22) auf ein isolierendes Substrat (20) montiert ist, mindestens einem peripheren thermischen Sensor (DE, DE1, DE2), der benachbart dem äußeren Rand auf dem Halbleiterelement (40a, 40b) angeordnet ist und mindestens einem zentralen thermischen Sensor (DC), der benachbart dem Zentralabschnitt auf dem Halbleiterelement (40a, 40b) angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der periphere thermische Sensor (DE, DE1, DE2) und der zentrale thermische Sensor (DC) parallel zueinander geschaltet sind.
  3. Halbleitervorrichtung nach Anspruch 1, bei der der periphere thermische Sensor (DE, DE1, DE2) und der zentrale thermische Sensor (DC) in Reihe geschaltet sind.
  4. Halbleitervorrichtung nach Anspruch 3, die weiterhin eine Anschlußfläche (K1, K2, K3) zwischen dem peripheren thermischen Sensor (DE, DE1, DE2) und dem zentralen thermischen Sensor (DC) aufweist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, bei der zumindest zwei der peripheren thermischen Sensoren (DE1, DE2) benachbart den äußeren Rändern auf dem Halbleiterelement (40a, 40b) angeordnet sind.
  6. Halbleitervorrichtung nach Anspruch 5, bei der zumindest zwei der peripheren thermischen Sensoren (DE1, DE2) diagonal einander gegenüberliegend auf dem Halbleiterelement (40a, 40b) angeordnet sind.
  7. Halbleitervorrichtung nach Anspruch 5 oder 6, bei der zumindest zwei der peripheren thermischen Sensoren (DE1, DE2) parallel zueinander geschaltet sind.
  8. Halbleitervorrichtung nach Anspruch 5 oder 6, bei der zumindest zwei der peripheren thermischen Sensoren (DE1, DE2) in Reihe geschaltet sind.
  9. Halbleitervorrichtung nach Anspruch 8, die weiterhin eine Anschlußfläche (K1, K2, K3) zwischen mindestens zwei der peripheren thermischen Sensoren (DE1, DE2) aufweist.
  10. Halbleitervorrichtung mit: einem isolierenden Substrat (20), das über eine erste leitende Befestigungsschicht (30) auf einen Kühlkörper (12) montiert ist, einem ersten und einem zweiten Halbleiterelement (40a, 40b), die über eine zweite leitende Befestigungsschicht (50) auf dem isolierenden Substrat (20) montiert sind, mindestens einem ersten thermischen Sensor (D1), der auf dem ersten Halbleiterelement angeordnet ist und mindestens einem zweiten thermischen Sensor (D2), der auf dem zweiten Halbleiterelement angeordnet ist, wobei das erste Halbleiterelement (40a) mehr Wärme erzeugt als das zweite Halbleiterelement (40b).
  11. Halbleitervorrichtung nach Anspruch 10, bei der der erste und der zweite thermische Sensor (D1, D2) parallel zueinander geschaltet sind.
  12. Halbleitervorrichtung nach Anspruch 10, bei der der erste und der zweite thermische Sensor (D1, D2) in Reihe zueinander geschaltet sind.
  13. Halbleitervorrichtung nach Anspruch 12, die weiterhin eine Anschlußfläche (K3) zwischen dem ersten und dem zweiten thermischen Sensor (D1, D2) aufweist.
  14. Halbleitervorrichtung nach Anspruch 10, bei der das erste Halbleiterelement (40a) einen ersten peripheren thermischen Sensor (D3) und mindestens einen zentralen thermischen Sensor (D1) aufweist, die benachbart dem peripheren Rand bzw. dem Zentralabschnitt desselben angeordnet sind, und das zweite Halbleiterelement (40b) mindestens einen zweiten peripheren thermischen Sensor (D2) aufweist, der benachbart dem peripheren Rand desselben angeordnet ist, wobei der erste und der zweite periphere thermische Sensor (D2, D3) in Reihe geschaltet sind.
  15. Halbleitervorrichtung nach Anspruch 14, die weiterhin eine Anschlußfläche (K1'') zwischen dem ersten und dem zweiten peripheren thermischen Sensor (D2, D3) aufweist.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, bei der das erste Halbleiterelement (40a) einen Bipolartransistor mit isoliertem Gate aufweist und das zweite Halbleiterelement (40b) eine Freilaufdiode aufweist.
DE200510008346 2004-03-09 2005-02-23 Halbleitervorrichtung Withdrawn DE102005008346A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004065341A JP4097613B2 (ja) 2004-03-09 2004-03-09 半導体装置
JP2004/065341 2004-03-09

Publications (1)

Publication Number Publication Date
DE102005008346A1 true DE102005008346A1 (de) 2005-09-29

Family

ID=34909377

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200510008346 Withdrawn DE102005008346A1 (de) 2004-03-09 2005-02-23 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20050199999A1 (de)
JP (1) JP4097613B2 (de)
DE (1) DE102005008346A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007670B4 (de) 2013-12-04 2023-07-06 Arigna Technology Ltd. Halbleitervorrichtung

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5168866B2 (ja) * 2006-09-28 2013-03-27 三菱電機株式会社 パワー半導体モジュール
US20080234953A1 (en) * 2007-03-22 2008-09-25 Ignowski James S Power estimation for a semiconductor device
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
DE102007052630B4 (de) * 2007-11-05 2019-08-14 Infineon Technologies Ag Leistungshalbleitermodul mit Temperatursensor
US8057094B2 (en) * 2007-11-16 2011-11-15 Infineon Technologies Ag Power semiconductor module with temperature measurement
KR101013557B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
WO2011155032A1 (ja) * 2010-06-09 2011-12-15 トヨタ自動車株式会社 クラック特定装置と半導体装置
CN102623416B (zh) * 2012-04-24 2015-09-02 苏州远创达科技有限公司 一种射频功放模块的功率器件无封装结构及其组装方法
US9941242B2 (en) 2012-04-24 2018-04-10 Innogration (Suzhou) Co., Ltd. Unpacked structure for power device of radio frequency power amplification module and assembly method therefor
CN102956605B (zh) * 2012-11-19 2016-03-23 苏州远创达科技有限公司 一种半导体部件及其制作方法
JP6272213B2 (ja) * 2014-11-26 2018-01-31 三菱電機株式会社 半導体装置
JP6362800B2 (ja) * 2016-02-04 2018-07-25 三菱電機株式会社 半導体装置
JP7037390B2 (ja) * 2018-02-27 2022-03-16 新電元工業株式会社 パワーモジュール
EP3637461A1 (de) * 2018-10-11 2020-04-15 ABB Schweiz AG Leistungselektronikmodul
JP7088048B2 (ja) * 2019-01-30 2022-06-21 株式会社デンソー 半導体装置
JP2021005692A (ja) 2019-06-27 2021-01-14 株式会社デンソー 半導体装置
KR102602641B1 (ko) * 2023-02-15 2023-11-16 (주)아인테크놀러지 기판 크랙 검사장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168874B2 (ja) * 1995-05-23 2001-05-21 富士電機株式会社 半導体装置
DE19534604C1 (de) * 1995-09-18 1996-10-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement mit mehreren Temperatursensoren zum Schutz vor Überlastung
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
US6345238B1 (en) * 1998-12-21 2002-02-05 Airpax Corporation, Llc Linear temperature sensor
US6137165A (en) * 1999-06-25 2000-10-24 International Rectifier Corp. Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP3668708B2 (ja) * 2001-10-22 2005-07-06 株式会社日立製作所 故障検知システム
JP3886793B2 (ja) * 2001-12-03 2007-02-28 株式会社ルネサステクノロジ 半導体集積回路装置
US6914764B2 (en) * 2002-07-11 2005-07-05 International Business Machines Corporation On-chip thermal sensing circuit
US6786639B2 (en) * 2002-08-30 2004-09-07 International Business Machines Corporation Device for sensing temperature of an electronic chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112013007670B4 (de) 2013-12-04 2023-07-06 Arigna Technology Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
JP4097613B2 (ja) 2008-06-11
US20050199999A1 (en) 2005-09-15
JP2005259753A (ja) 2005-09-22

Similar Documents

Publication Publication Date Title
DE102005008346A1 (de) Halbleitervorrichtung
DE112013007361B4 (de) Halbleitervorrichtung
EP3542399B1 (de) Leistungsmodul mit verringerter defektanfälligkeit und verwendung desselben
DE102011077543B4 (de) Halbleitervorrichtung
DE102014212376B4 (de) Halbleitervorrichtung
DE4036426A1 (de) Sperrschicht-bipolartransistor-leistungsmodul
DE112008002559T5 (de) Drahtlose Halbleiterbaugruppe für effiziente Wärmeabfuhr
WO1998035441A1 (de) Steuerbare schalteinrichtung, anordnung und verfahren zum betreiben einer schalteinrichtung, insbesondere für leistungshalbleiterschalter
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE102004029023B4 (de) Leistungshalbleitermodul mit einem Detektor zum Erfassen eines durch ein Leistungshalbleiterbauteil fliessenden Schaltungshauptstroms
EP2565608B1 (de) Halbleiterbauelement in Chipbauweise
DE102013111225B4 (de) Halbleitervorrichtung mit Abtastfunktionalität
DE102017203024A1 (de) Leistungshalbleitermodul
DE112018002579T5 (de) Halbleiterbauelement
DE112017007994T5 (de) Elektrische Leistungswandlungsvorrichtung
DE112021001035T5 (de) Halbleiterbauteil
DE102020126363A1 (de) Gate-treiber- und schutzsystem für einen festkörperschalter
DE102015110535A1 (de) Elektronische Komponente und Verfahren zum Abführen von Wärme von einem Halbleiterchip
DE112014001491T5 (de) Halbleitermodul
DE10247038B4 (de) Halbleitervorrichtung zur Verhinderung eines Überstroms
DE112020000206T5 (de) Halbleitermodul-Schaltkreisstruktur
DE102004055908A1 (de) Halbleiteranordnung mit einem Paar von Wärmeabstrahlplatten
DE102017206195A1 (de) Halbleitervorrichtung
EP3117458B1 (de) Elektrische bauteilanordnung
DE212020000562U1 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee