JP3886793B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP3886793B2
JP3886793B2 JP2001369085A JP2001369085A JP3886793B2 JP 3886793 B2 JP3886793 B2 JP 3886793B2 JP 2001369085 A JP2001369085 A JP 2001369085A JP 2001369085 A JP2001369085 A JP 2001369085A JP 3886793 B2 JP3886793 B2 JP 3886793B2
Authority
JP
Japan
Prior art keywords
chip
pad
integrated circuit
semiconductor integrated
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001369085A
Other languages
English (en)
Other versions
JP2003168702A (ja
Inventor
保夫 森口
信太郎 森
文彦 寺山
浩一 小森谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001369085A priority Critical patent/JP3886793B2/ja
Priority to US10/160,189 priority patent/US20030102556A1/en
Priority to DE10235251A priority patent/DE10235251A1/de
Priority to KR10-2002-0045724A priority patent/KR100491234B1/ko
Publication of JP2003168702A publication Critical patent/JP2003168702A/ja
Priority to US11/078,585 priority patent/US7148567B2/en
Application granted granted Critical
Publication of JP3886793B2 publication Critical patent/JP3886793B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Logic Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、Ｉ／Ｆ（Ｉｎｔｅｒｆａｃｅ：インタフェース）機能を付加した半導体集積回路チップを用いたＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ ａ Ｐａｃｋａｇｅ）の半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
図１８は、従来のＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ ａ Ｐａｃｋａｇｅ）の半導体集積回路装置（従来例１）の平面図であり、図において、１０はボンディングパッド（ボンディングＰＡＤ）であり、２０はボンディングＰＡＤ１０の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、３５はボンディングＰＡＤ１０の上に配置されたＩ／Ｆ機能を含まない半導体集積回路チップＢ（Ｃｈｉｐ Ｂ）である。４０ａ〜４０ｅおよび４３ａ〜４３ｅはＣｈｉｐ Ａ２０のパッド（ＰＡＤ）であり、４１ａ〜４１ｅおよび４２ａ〜４２ｄはＣｈｉｐ Ｂ３５のパッド（ＰＡＤ）である。５０ａ〜５０ｆおよび５１ａ〜５１ｉはボンディングＰＡＤ１０の周囲に配置された接続用のリード（ＬＥＡＤ）である。６０ｂ，６０ｄ，６０ｅは、Ｃｈｉｐ Ａ２０とＣｈｉｐ Ｂ３５またはＬＥＡＤ５０ａ〜５０ｆとを接続するボンディングワイヤであり、６２ａ，６２ｂ，６２ｄ，６２ｆは、Ｃｈｉｐ Ａ２０とＬＥＡＤ５１ａ〜５１ｉとを接続するボンディングワイヤであり，６１ａ〜６１ｄはＣｈｉｐ Ｂ３５とＬＥＡＤ５０ａ〜５０ｆとを接続するボンディングワイヤである。
【０００３】
次に、動作について説明する。
ボンディングワイヤ６２ｂ，６２ｄは、各々、Ｃｈｉｐ Ａ２０のＰＡＤ４３ａ，４３ｂをＬＥＡＤ５１ｂ，５１ｄに接続し、ボンディングワイヤ６１ａ，６１ｂ，６１ｃ，６１ｄは、各々、Ｃｈｉｐ Ｂ３５のＰＡＤ４２ａ，４２ｂ，４２ｃ，４２ｄをＬＥＡＤ５０ａ，５０ｃ，５０ｄ，５０ｅに接続している。ボンディングワイヤ６０ｄは、Ｃｈｉｐ Ａ２０のＰＡＤ４０ｄをＣｈｉｐ Ｂ３５のＰＡＤ４１ｄに接続している。これらのボンディングワイヤ６２ｂ，６２ｄ，６１ａ，６１ｂ，６１ｃ，６１ｄ，６０ｄは、隣接するＰＡＤとＬＥＡＤ間または隣接するＰＡＤ間を接続するものなので、Ｃｈｉｐ Ａ２０またはＣｈｉｐ Ｂ３５をまたがるようには配線されていない。
【０００４】
これに対して、ボンディングワイヤ６０ｂ，６０ｅは、各々、Ｃｈｉｐ Ａ２０のＰＡＤ４０ｂ，４０ｅをＬＥＡＤ５０ｂ，５０ｆに接続し、ボンディングワイヤ６２ａ，６２ｆは、各々、Ｃｈｉｐ Ａ２０のＰＡＤ４０ａ，４０ｃをＬＥＡＤ５１ａ，５１ｆに接続している。これらのボンディングワイヤ６０ｂ，６０ｅ，６２ａ，６２ｆは、隣接していないＰＡＤとＬＥＡＤ間を接続するものなので、Ｃｈｉｐ ＡまたはＣｈｉｐ Ｂをまたがるように配線されている。
【０００５】
図１９は、従来のＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ ａ Ｐａｃｋａｇｅ）の半導体集積回路装置（従来例２）の平面図であり、図において、１６はボンディングＰＡＤであり、２５３はボンディングＰＡＤ１６の上に配置されたＣｈｉｐ Ａであり、２５４はボンディングＰＡＤ１６の上に配置されたＣｈｉｐ Ｂである。３１１ａ〜３１１ｈ，３１１ｐはＣｈｉｐ Ａ２５３のＰＡＤであり、３１２ｉ，３１２ｊはＣｈｉｐ Ｂ２５４のＰＡＤである。３２１ａ，３２１ｃ，３２１ｅ，３２１ｇ，３２１ｉ，３２１ｊはボンディングＰＡＤ１６の周囲に配置された信号用ＬＥＡＤであり、３２２ｂ，３２２ｄ，３２２ｆ，３２２ｈ，３２２ｐは電源ＬＥＡＤである。３６１ａ，３６１ｂはボンディングＰＡＤ固定用ＬＥＡＤである。３５２ａ〜３５２ｈ，３５３ｉ，３５３ｊはボンディングワイヤである。
【０００６】
次に動作について説明する。
信号用ＬＥＡＤ３２１ａ，３２１ｃ，３２１ｅ，３２１ｇ，３２１ｉ，３２１ｊは、各々、Ｃｈｉｐ Ａ２５３のＰＡＤ３１１ａ，３１１ｃ，３１１ｅ，３１１ｇ、Ｃｈｉｐ Ｂ２５４のＰＡＤ３１２ｉ，３１２ｊに、ボンディングワイヤ３５２ａ，３５２ｃ，３５２ｅ，３５２ｇ，３５３ｉ，３５３ｊによって接続されている。電源ＬＥＡＤ３２２ｂ，３２２ｄ，３２２ｆ，３２２ｈ，３２２ｐは、各々、Ｃｈｉｐ Ａ２５３のＰＡＤ３１１ｂ，３１１ｄ，３１１ｆ，３１１ｈ，３１１ｐに、ボンディングワイヤ３５２ｂ，３５２ｄ，３５２ｆ，３５２ｈ，３５２ｐに接続されている。ボンディングＰＡＤ１６は、ボンディングＰＡＤ固定用ＬＥＡＤ３０１ａ，３６１ｂによって固定されている。
【０００７】
ＰＡＤ３１１ｂ，３１１ｄ，３１１ｆ，３１１ｈ，３１１ｐは、対応する電源ＬＥＡＤ３２２ｂ，３２２ｄ，３２２ｆ，３２２ｈ，３２２ｐに接続されて電源が供給されるので、電源が供給されるＰＡＤと同じ個数の電源ＬＥＡＤが設けられている。
【０００８】
【発明が解決しようとする課題】
従来の半導体集積回路装置は以上のように構成されているので、複数のチップが搭載される場合に、さらにチップサイズを縮小すると、ボンディングワイヤの数が同一または増加された場合、チップのＰＡＤとＬＥＡＤ間が隣接していない個所では、ＰＡＤとＬＥＡＤ間のボンディングワイヤの接続が困難となり、チップサイズの縮小化が妨げられているという課題があった。
【００１１】
この発明は上記のような課題を解決するためになされたもので、ＰＡＤとＬＥＡＤ間のボンディングワイヤの接続を容易かつ確実にする半導体集積回路装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
この発明に係る半導体集積回路装置は、互いに近接配置された第１の半導体集積回路チップおよび第２の半導体集積回路チップと、第２の半導体集積回路チップを介して第１の半導体集積回路チップに電気的に接続される複数の信号用リードとを備えた半導体集積回路装置であって、第２の半導体集積回路チップをまたぐことなく配置されて、第１の半導体集積回路チップと第２の半導体集積回路チップとを直接接続する複数の信号用第１ボンディングワイヤと、第２の半導体集積回路チップと複数の信号用リードとの間に配置されて、第２の半導体集積回路チップと複数の信号用リードとを電気的に接続する複数の信号用第２ボンディングワイヤと、第２の半導体集積回路チップに設けられて、複数の信号用第１ボンディングワイヤを複数の信号用第２ボンディングワイヤに電気的に接続する複数の信号用配線と、を有し、複数の信号用配線は、互いに交差した２本の信号用配線を含み、第１の半導体集積回路チップと複数の信号用リードとの間での信号の授受は、複数の信号用第１ボンディングワイヤと、上記複数の信号用配線と、複数の信号用第２ボンディングワイヤとを介して行われる、ことを特徴とするものである。
【００３６】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による半導体集積回路装置を示す平面図である。図１において、１は半導体集積回路装置である。１０はボンディングパッド（ボンディングＰＡＤ）であり、２０は、ボンディングＰＡＤ１０の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、３０は、ボンディングＰＡＤ１０の上に配置されたインタフェース機能（Ｉ／Ｆ機能）を含む半導体集積回路チップＢ（Ｃｈｉｐ Ｂ）である。４０ａ〜４０ｅはＣｈｉｐ Ａ２０のパッド（ＰＡＤ）であり、４１ａ〜４１ｅ，４２ａ〜４２ｄはＣｈｉｐ Ｂ３０のパッド（ＰＡＤ）である。５０ａ〜５０ｄは、ボンディングＰＡＤ１０の上に配置されたＣｈｉｐ Ａ２０およびＣｈｉｐ Ｂ３０の配列の周囲に配置されたリード（ＬＥＡＤ）である。６０ａ〜６０ｅ，６１ａ〜６１ｄは、ボンディングワイヤである。７０ａはＣｈｉｐ Ｂ３０のＩ／Ｆ機能をなす配線素子であり、７０ｂはＣｈｉｐ Ｂ３０のＩ／Ｆ機能をなすドライバ素子であり、７０ｃはＣｈｉｐ Ｂ３０のＩ／Ｆ機能をなすレシーバ素子であり、７０ｄはＣｈｉｐ Ｂ３０のＩ／Ｆ機能をなす双方向バッファ素子である。
【００３７】
次に接続について説明する。
Ｃｈｉｐ Ａ２０のＰＡＤ４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅは、各々、ボンディングワイヤ６０ａ，６０ｂ，６０ｃ，６０ｄ，６０ｅによって、Ｃｈｉｐ Ｂ３０のＰＡＤ４１ａ，４１ｂ，４１ｃ，４１ｄ，４１ｅに接続されている。Ｃｈｉｐ Ｂ３０のＰＡＤ４２ａ，４２ｂ，４２ｃ，４２ｄは、各々、ボンディングワイヤ６１ａ，６１ｂ，６１ｃ，６１ｄによって、ＬＥＡＤ５０ａ，５０ｂ，５０ｃ，５０ｄに接続されている。
【００３８】
Ｃｈｉｐ Ｂ３０のＰＡＤ４１ａとＰＡＤ４２ａとの間には、Ｉ／Ｆ機能をなす配線素子７０ａが接続されている。Ｃｈｉｐ Ｂ３０のＰＡＤ４１ｂとＰＡＤ４２ｃとの間には、Ｉ／Ｆ機能をなすドライバ素子７０ｂが接続されている。Ｃｈｉｐ Ｂ３０のＰＡＤ４１ｃとＰＡＤ４２ｂとの間には、Ｉ／Ｆ機能をなすレシーバ素子７０ｃが接続されている。Ｃｈｉｐ Ｂ３０のＰＡＤ４１ｄおよびＰＡＤ４１ｅとＰＡＤ４２ｄとの間には、Ｉ／Ｆ機能をなす双方向バッファ素子７０ｄが接続されている。
【００３９】
この実施の形態１の半導体集積回路装置１は、Ｃｈｉｐ Ａ２０とＬＥＡＤ５０ａ〜５０ｄとの間の配線を行うために、Ｃｈｉｐ Ａ２０とＬＥＡＤ５０ａ〜５０ｄとの間にＩ／Ｆ機能を含むＣｈｉｐ Ｂ３０を配置している。Ｃｈｉｐ Ａ２０のＰＡＤ４０ａとＬＥＡＤ５０ａを接続する場合には、Ｃｈｉｐ Ｂ３０の配線素子７０ａを経由して接続している。Ｃｈｉｐ Ａ２０のＰＡＤ４０ｂとＬＥＡＤ５０ｃを接続する場合には、Ｃｈｉｐ Ｂ３０のドライバ素子７０ｂを経由して接続している。Ｃｈｉｐ Ａ２０のＰＡＤ４０ｃとＬＥＡＤ５０ｂを接続する場合には、Ｃｈｉｐ Ｂ３０のレシーバ素子７０ｃを経由して接続している。Ｃｈｉｐ Ａ２０のＰＡＤ４０ｄおよびＰＡＤ４０ｅとＬＥＡＤ５０ｄを接続する場合には、Ｃｈｉｐ Ｂ３０の双方向バッファ素子７０ｄを経由して接続している。
【００４０】
図１では、Ｃｈｉｐ Ｂ３０のドライバ素子７０ｂおよびレシーバ素子７０ｃが、Ｃｈｉｐ Ｂ３０内で互いに交差して設けられているが、その他の配線素子７０ａおよび双方向バッファ素子７０ｄが、他の素子と交差するように設けられてもよい。また、図１では、Ｉ／Ｆ機能として、配線素子７０ａ、ドライバ素子７０ｂ、レシーバ素子７０ｃ、および双方向バッファ素子７０ｄがひとつずつ設けられているが、Ｉ／Ｆ機能は、これら４種類の素子からなる集合から選択された少なくともひとつの種類の素子からなるようにしてもよい。
【００４１】
次に動作について説明する。
Ｃｈｉｐ Ａ２０のＰＡＤ４０ａは、Ｃｈｉｐ Ｂ３０の配線素子７０ａを経由してＬＥＡＤ５０ａに接続されているので、ＰＡＤ４０ａとＬＥＡＤ５０ａとの間で信号の伝達（ＬＥＡＤ５０ａが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ５０ａが電源ＬＥＡＤの場合）が行われる。
【００４２】
Ｃｈｉｐ Ａ２０のＰＡＤ４０ｂは、Ｃｈｉｐ Ｂ３０のドライバ素子７０ｂを経由してＬＥＡＤ５０ｃに接続されているので、ＰＡＤ４０ｂから出力された信号がドライバ素子７０ｂを介してＬＥＡＤ５０ｃに出力される。
【００４３】
Ｃｈｉｐ Ａ２０のＰＡＤ４０ｃは、Ｃｈｉｐ Ｂ３０のレシーバ素子７０ｃを経由してＬＥＡＤ５０ｂに接続されているので、ＬＥＡＤ５０ｂに入力された信号がレシーバ素子７０ｃを介してＰＡＤ４０ｃに入力される。
【００４４】
Ｃｈｉｐ Ａ２０のＰＡＤ４０ｄおよびＰＡＤ４０ｅは、Ｃｈｉｐ Ｂ３０の双方向バッファ素子７０ｄを経由してＬＥＡＤ５０ｄに接続されているので、ＰＡＤ４０ｄから出力された信号が双方向バッファ素子７０ｄを介してＬＥＡＤ５０ｄに出力され、ＬＥＡＤ５０ｄに入力された信号が双方向バッファ素子７０ｄを介してＰＡＤ４０ｅに入力される。
【００４５】
以上のように、この実施の形態１の半導体集積回路装置１は、各々が複数のＰＡＤ（ＰＡＤ４０ａ〜４０ｅ，４１ａ〜４１ｅ，４２ａ〜４２ｄ）を備えた少なくとも２つの半導体集積回路チップ（Ｃｈｉｐ Ａ２０、Ｃｈｉｐ Ｂ３０）と、半導体集積回路チップの配列の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ５０ａ〜５０ｄ）と、複数のボンディングワイヤ（ボンディングワイヤ６０ａ〜６０ｅ，６１ａ〜６１ｄ）とを有し、複数のボンディングワイヤは、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３０）をまたがることがないように接続されて、もう一方の集積回路半導体チップ（Ｃｈｉｐ Ａ２０）のＰＡＤ（ＰＡＤ４０ａ〜４０ｅ）とＬＥＡＤ（ＬＥＡＤ５０ａ〜５０ｄ）間の配線を可能にする。
【００４６】
更に、この実施の形態１の半導体集積回路装置１は、一方の半導体集積回路チップ（Ｃｈｉｐ ３０Ｂ）が、もう一方の半導体集積回路チップ（Ｃｈｉｐ Ａ２０）とＬＥＡＤ（ＬＥＡＤ５０ａ〜５０ｄ）間のＩ／Ｆ機能を有する。
【００４７】
更に、この実施の形態１の半導体集積回路装置１は、Ｉ／Ｆ機能が、配線素子（７０ａ）、ドライバ素子（７０ｂ）、レシーバ素子（７０ｃ）、および双方向バッファ素子（７０ｄ）の集合から選択された少なくともひとつの素子を含む。
【００４８】
以上のように、この実施の形態１によれば、Ｉ／Ｆ機能を含むＣｈｉｐ Ｂ３０を介してＣｈｉｐ Ａ２０とＬＥＡＤ５０ａ〜５０ｄを接続するようにしたので、Ｃｈｉｐ Ｂ３０をまたがる長いボンディングワイヤの配線をなくすことができ、またＣｈｉｐ Ａ２０とＬＥＡＤ５０ａ〜５０ｄ間の配線を交差することもできる効果が得られる。また、Ｃｈｉｐ Ａ２０とＬＥＡＤ５０ａ〜５０ｄをドライバ素子７０ｂ、レシーバ素子７０ｃ、および双方向バッファ素子７０ｄを経由して接続することができる効果が得られる。
【００４９】
実施の形態２．
図２は、この発明の実施の形態２による半導体集積回路装置を示す平面図である。図２において、２は半導体集積回路装置である。１１はボンディングパッド（ボンディングＰＡＤ）であり、２１はボンディングＰＡＤ１１の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、８０はボンディングＰＡＤ１１の上に配置されたインタフェース機能（Ｉ／Ｆ機能）を含む半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ）であり、３１はＩ／Ｆ Ｃｈｉｐ８０のＩ／Ｆ機能が設けられている部分の間の上に配置された半導体集積回路チップ（Ｃｈｉｐ Ｂ）である。９０ａ〜９０ｄはＣｈｉｐ Ａ２１のパッド（ＰＡＤ）であり、９１ａ〜９１ｄ，９２ａ〜９２ｅ，９５ａ〜９５ｅ，９６ａ〜９６ｄはＩ／Ｆ Ｃｈｉｐ８０のパッド（ＰＡＤ）であり、９３ａ〜９３ｅ，９４ａ〜９４ｅはＣｈｉｐ Ｂ３１のパッド（ＰＡＤ）である。１００ａ〜１００ｄは、ボンディングＰＡＤ１１の上に配置されたＣｈｉｐ Ａ２１およびＩ／Ｆ Ｃｈｉｐ８０の配列の周囲に配置されたリード（ＬＥＡＤ）である。１１０ａ〜１１０ｄ，１１１ａ〜１１１ｅ，１１２ａ〜１１２ｅ，１１３ａ〜１１３ｄはボンディングワイヤである。１２０ａ，１２１ａはＩ／Ｆ Ｃｈｉｐ８０のＩ／Ｆ機能をなす配線素子であり、１２０ｂ，１２１ｂはＩ／Ｆ Ｃｈｉｐ８０のＩ／Ｆ機能をなすドライバ素子であり、１２０ｃ，１２１ｃはＩ／Ｆ Ｃｈｉｐ８０のＩ／Ｆ機能をなすレシーバ素子であり、１２０ｄ，１２１ｄはＩ／Ｆ Ｃｈｉｐ８０のＩ／Ｆ機能をなす双方向バッファ素子である。
【００５０】
次に接続について説明する。
Ｃｈｉｐ Ａ２１のＰＡＤ９０ａ，９０ｂ，９０ｃ，９０ｄは、各々、ボンディングワイヤ１１０ａ，１１０ｂ，１１０ｃ，１１０ｄによって、Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９１ａ，９１ｂ，９１ｃ，９１ｄに接続されている。Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９２ａ，９２ｂ，９２ｃ，９２ｄ，９２ｅは、各々、ボンディングワイヤ１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，１１１ｅによって、Ｃｈｉｐ Ｂ３１のＰＡＤ９３ａ，９３ｂ，９３ｃ，９３ｄ，９３ｅに接続されている。Ｃｈｉｐ Ｂ３１のＰＡＤ９４ａ，９４ｂ，９４ｃ，９４ｄ，９４ｅは、各々、ボンディングワイヤ１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅによって、Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９５ａ，９５ｂ，９５ｃ，９５ｄ，９５ｅに接続されている。Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９６ａ，９６ｂ，９６ｃ，９６ｄは、各々、ボンディングワイヤ１１３ａ，１１３ｂ，１１３ｃ，１１３ｄによって、ＬＥＡＤ１００ａ，１００ｂ，１００ｃ，１００ｄに接続されている。
【００５１】
Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９１ａとＰＡＤ９２ａとの間およびＰＡＤ９５ａとＰＡＤ９６ａとの間には、各々、Ｉ／Ｆ機能をなす配線素子１２０ａおよび配線素子１２１ａが接続されている。Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９１ｂとＰＡＤ９２ｃとの間およびＰＡＤ９５ｂとＰＡＤ９６ｃとの間には、各々、Ｉ／Ｆ機能をなすレシーバ素子１２０ｃおよびドライバ素子１２１ｂが接続されている。Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９１ｃとＰＡＤ９２ｂとの間およびＰＡＤ９５ｃとＰＡＤ９６ｂとの間には、各々、Ｉ／Ｆ機能をなすドライバ素子１２０ｂおよびレシーバ素子１２１ｃが接続されている。Ｉ／Ｆ Ｃｈｉｐ８０のＰＡＤ９１ｄとＰＡＤ９２ｄおよびＰＡＤ９２ｅとの間およびＰＡＤ９５ｄおよびＰＡＤ９５ｅとＰＡＤ９６ｄとの間には、各々、Ｉ／Ｆ機能をなす双方向バッファ素子１２０ｄおよび双方向バッファ素子１２１ｄが接続されている。
【００５２】
この実施の形態２の半導体集積回路装置２は、Ｃｈｉｐ Ａ２１とＣｈｉｐ Ｂ３１との間およびＣｈｉｐ Ｂ３１とＬＥＡＤ１００ａ〜１００ｄとの間の配線を行うために、Ｃｈｉｐ Ａ２１とＬＥＡＤ１００ａ〜１００ｄとの間にＩ／Ｆ Ｃｈｉｐ８０を配置し、Ｉ／Ｆ Ｃｈｉｐ８０のＩ／Ｆ機能が設けられている部分の間の上にＣｈｉｐ Ｂ３１を配置している。Ｃｈｉｐ Ａ２１のＰＡＤ９０ａとＣｈｉｐ Ｂ３１のＰＡＤ９３ａを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０の配線素子１２０ａを経由して接続している。Ｃｈｉｐ Ｂ３１のＰＡＤ９４ａとＬＥＡＤ１００ａを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０の配線素子１２１ａを経由して接続している。Ｃｈｉｐ Ａ２１のＰＡＤ９０ｂとＣｈｉｐ Ｂ３１のＰＡＤ９３ｃを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０のレシーバ素子１２０ｃを経由して接続している。Ｃｈｉｐ Ｂ３１のＰＡＤ９４ｂとＬＥＡＤ１００ｃを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０のドライバ素子１２１ｂを経由して接続している。Ｃｈｉｐ Ａ２１のＰＡＤ９０ｃとＣｈｉｐ Ｂ３１のＰＡＤ９３ｂを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０のドライバ素子１２０ｂを経由して接続している。Ｃｈｉｐ Ｂ３１のＰＡＤ９４ｃとＬＥＡＤ１００ｂを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０のレシーバ素子１２１ｃを経由して接続している。Ｃｈｉｐ Ａ２１のＰＡＤ９０ｄとＣｈｉｐ Ｂ３１のＰＡＤ９３ｄおよびＰＡＤ９３ｅとを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８０の双方向バッファ素子１２０ｄを経由して接続している。Ｃｈｉｐ Ｂ３１のＰＡＤ９４ｄおよびＰＡＤ９４ｅとＬＥＡＤ１００ｄを接続する場合には、Ｉ／ＦＣｈｉｐ８０の双方向バッファ素子１２１ｄを経由して接続している。
【００５３】
図２では、Ｉ／Ｆ Ｃｈｉｐ８０のドライバ素子１２０ｂおよびレシーバ素子１２０ｃ、およびドライバ素子１２１ｂおよびレシーバ素子１２１ｃが、各々、Ｉ／Ｆ Ｃｈｉｐ８０内で互いに交差して設けられているが、その他の配線素子１２０ａ，１２１ａおよび双方向バッファ素子１２０ｄ，１２１ｄが、他の素子と交差するように設けられてもよい。また、図２では、Ｉ／Ｆ機能として、配線素子１２０ａ，１２１ａ、ドライバ素子１２０ｂ，１２１ｂ、レシーバ素子１２０ｃ，１２１ｃ、および双方向バッファ素子１２０ｄ，１２１ｄが設けられているが、Ｉ／Ｆ機能は、これら４種類の素子からなる集合から選択された少なくともひとつの種類の素子からなるようにしてもよい。
【００５４】
次に動作について説明する。
Ｃｈｉｐ Ｂ３１のＰＡＤ９４ａは、Ｉ／Ｆ Ｃｈｉｐ８０の配線素子１２１ａを経由してＬＥＡＤ１００ａに接続されているので、ＰＡＤ９４ａとＬＥＡＤ１００ａとの間で信号の伝達（ＬＥＡＤ１００ａが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ１００ａが電源ＬＥＡＤの場合）が行われる。
【００５５】
Ｃｈｉｐ Ｂ３１のＰＡＤ９４ｂは、Ｉ／Ｆ Ｃｈｉｐ８０のドライバ素子１２１ｂを経由してＬＥＡＤ１００ｃに接続されているので、ＰＡＤ９４ｂから出力された信号がドライバ素子１２１ｂを介してＬＥＡＤ１００ｃに出力される。
【００５６】
Ｃｈｉｐ Ｂ３１のＰＡＤ９４ｃは、Ｉ／Ｆ Ｃｈｉｐ８０のレシーバ素子１２１ｃを経由してＬＥＡＤ１００ｂに接続されているので、ＬＥＡＤ１００ｂに入力された信号がレシーバ素子１２１ｃを介してＰＡＤ９４ｃに入力される。
【００５７】
Ｃｈｉｐ Ｂ３１のＰＡＤ９４ｄおよびＰＡＤ９４ｅは、Ｉ／Ｆ Ｃｈｉｐ８０の双方向バッファ素子１２１ｄを経由してＬＥＡＤ１００ｄに接続されているので、ＰＡＤ９４ｄから出力された信号が双方向バッファ素子１２１ｄを介してＬＥＡＤ１００ｄに出力され、ＬＥＡＤ１００ｄに入力された信号が双方向バッファ素子１２１ｄを介してＰＡＤ９４ｅに入力される。
【００５８】
Ｃｈｉｐ Ｂ３１のＰＡＤ９３ａは、Ｉ／Ｆ Ｃｈｉｐ８０の配線素子１２０ａを経由してＣｈｉｐ Ａ２１のＰＡＤ９０ａに接続されているので、ＰＡＤ９３ａとＰＡＤ９０ａとの間で信号の伝達（ＰＡＤ９３ａが信号用ＰＡＤの場合）または電力の供給（ＰＡＤ９３ａが電源ＰＡＤの場合）が行われる。
【００５９】
Ｃｈｉｐ Ｂ３１のＰＡＤ９３ｂは、Ｉ／Ｆ Ｃｈｉｐ８０のドライバ素子１２０ｂを経由してＣｈｉｐ Ａ２１のＰＡＤ９０ｃに接続されているので、ＰＡＤ９３ｂから出力された信号がドライバ素子１２０ｂを介してＰＡＤ９０ｃに供給される。
【００６０】
Ｃｈｉｐ Ｂ３１のＰＡＤ９３ｃは、Ｉ／Ｆ Ｃｈｉｐ８０のレシーバ素子１２０ｃを経由してＣｈｉｐ Ａ２１のＰＡＤ９０ｂに接続されているので、ＰＡＤ９０ｂから出力された信号がレシーバ素子１２０ｃを介してＰＡＤ９３ｃに供給される。
【００６１】
Ｃｈｉｐ Ｂ３１のＰＡＤ９３ｄおよびＰＡＤ９３ｅは、Ｉ／Ｆ Ｃｈｉｐ８０の双方向バッファ素子１２０ｄを経由してＣｈｉｐ Ａ２１のＰＡＤ９０ｄに接続されているので、ＰＡＤ９３ｄから出力された信号が双方向バッファ素子１２０ｄを介してＰＡＤ９０ｄに供給され、ＰＡＤ９０ｄから出力された信号が双方向バッファ素子１２０ｄを介してＰＡＤ９３ｅに供給される。
【００６２】
以上のように、この実施の形態２の半導体集積回路装置２は、各々が複数のＰＡＤ（ＰＡＤ９０ａ〜９０ｄ、ＰＡＤ９３ａ〜９３ｅ、ＰＡＤ９４ａ〜９４ｅ）を備えた２つの半導体集積回路チップ（Ｃｈｉｐ Ａ２１、Ｃｈｉｐ Ｂ３１）と、半導体集積回路チップの配列の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ１００ａ〜１００ｄ）と、複数のボンディングワイヤ（ボンディングワイヤ１１１ａ〜１１１ｅ，１１２ａ〜１１２ｅ，１１３ａ〜１１３ｄ）とを有し、複数のボンディングワイヤは、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３１）をまたがることがないように接続されて、もう一方の集積回路半導体チップ（Ｃｈｉｐ Ａ２１）のＰＡＤ（ＰＡＤ９０ａ〜９０ｄ）とＬＥＡＤ（ＬＥＡＤ１００ａ〜１００ｄ）間の配線を可能にする。
【００６３】
更に、この実施の形態２の半導体集積回路装置２は、複数のＰＡＤ（ＰＡＤ９１ａ〜９１ｄ，９２ａ〜９２ｅ，９５ａ〜９５ｅ，９６ａ〜９６ｄ）を備えた第３の半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ８０）を更に有し、第３の半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ８０）が、もう一方の半導体集積回路チップ（Ｃｈｉｐ Ａ２１）と一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３１）間のＩ／Ｆ機能と、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３１）とＬＥＡＤ（ＬＥＡＤ１００ａ〜１００ｄ）間のＩ／Ｆ機能とを有する。
【００６４】
更に、この実施の形態２の半導体集積回路装置２は、Ｉ／Ｆ機能が、配線素子（１２０ａ，１２１ａ）、ドライバ素子（１２０ｂ，１２１ｂ）、レシーバ素子（１２０ｃ，１２１ｃ）、および双方向バッファ素子（１２０ｄ，１２１ｄ）の集合から選択された少なくともひとつの素子を含む。
【００６５】
以上のように、この実施の形態２によれば、Ｉ／Ｆ機能を含むＩ／Ｆ Ｃｈｉｐ８０を介してＣｈｉｐ Ａ２１とＣｈｉｐ Ｂ３１、およびＣｈｉｐ Ｂ３１とＬＥＡＤ１００ａ〜１００ｄを接続するようにしたので、Ｃｈｉｐ Ａ２１とＬＥＡＤ１００ａ〜１００ｄを接続する場合にＣｈｉｐ Ｂ３１をまたがる長いボンディングワイヤの配線をなくすことができ、またＣｈｉｐ Ａ２１とＬＥＡＤ１００ａ〜１００ｄ間の配線を交差することもできる効果が得られる。また、Ｃｈｉｐ Ａ２１とＬＥＡＤ１００ａ〜１００ｄをドライバ素子１２０ｂ，１２１ｂ、レシーバ素子１２０ｃ，１２１ｃ、および双方向バッファ素子１２０ｄ，１２１ｄを経由して接続することができる効果が得られる。更に、Ｃｈｉｐ Ｂ３１とＣｈｉｐ Ａ２１を接続する場合、およびＣｈｉｐ Ｂ３１とＬＥＡＤ１００ａ〜１００ｄを接続する場合に、Ｉ／Ｆ Ｃｈｉｐ８０をまたがる長いボンディングワイヤの配線をなくすことができ、Ｃｈｉｐ Ｂ３１とＣｈｉｐ Ａ２１間、およびＣｈｉｐ Ｂ３１とＬＥＡＤ１００ａ〜１００ｄ間の配線を交差することもできる効果が得られる。また、Ｃｈｉｐ Ｂ３１とＣｈｉｐ Ａ２１、およびＣｈｉｐ Ｂ３１とＬＥＡＤ１００ａ〜１００ｄをドライバ素子１２０ｂ，１２１ｂ、レシーバ素子１２０ｃ，１２１ｃ、および双方向バッファ素子１２０ｄ，１２１ｄを経由して接続することができる効果が得られる。
【００６６】
実施の形態３．
図３は、この発明の実施の形態３による半導体集積回路装置を示す平面図である。図４は、図３の線ＩＶ−ＩＶに沿った断面図であり、図５は、図３の線Ｖ−Ｖに沿った断面図である。図４において、３は半導体集積回路装置である。１２はボンディングパッド（ボンディングＰＡＤ）であり、２２はボンディングＰＡＤ１２の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、８１はボンディングＰＡＤ１２の上に配置されたインタフェース機能（Ｉ／Ｆ機能）を含むＩ／Ｆ半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ）であり、３２はＩ／ＦＣｈｉｐ８１の上に配置された半導体集積回路チップＢ（Ｃｈｉｐ Ｂ）であり、１３０はＩ／Ｆ Ｃｈｉｐ８１の上に配置されたインタフェース機能（Ｉ／Ｆ機能）を含む高さ調整半導体集積回路チップ（高さ調整Ｃｈｉｐ）である。１４０ａ〜１４０ｊはＣｈｉｐ Ａ２２のパッド（ＰＡＤ）であり、１４１ａ〜１４１ｅ，１４２ａ〜１４２ｄは高さ調整Ｃｈｉｐ１３０のパッド（ＰＡＤ）であり、１４１ｆ〜１４１ｊ，１４２ｆ〜１４２ｊはＣｈｉｐ Ｂ３２のパッド（ＰＡＤ）である。１５０ａ〜１５０ｄ，１５０ｆ〜１５０ｊは、ボンディングＰＡＤ１２の上に配置されたＣｈｉｐ Ａ２２およびＩ／Ｆ Ｃｈｉｐ８１の配列の周囲に配置されたリード（ＬＥＡＤ）である。１６０ａ〜１６０ｊ，１６１ａ〜１６１ｄ，１６１ｆ〜１６１ｊはボンディングワイヤである。１７０ａは高さ調整Ｃｈｉｐ１３０のＩ／Ｆ機能をなす配線素子であり、１７０ｂは高さ調整Ｃｈｉｐ１３０のＩ／Ｆ機能をなすドライバ素子であり、１７０ｃは高さ調整Ｃｈｉｐ１３０のＩ／Ｆ機能をなすレシーバ素子であり、１７０ｄは高さ調整Ｃｈｉｐ１３０のＩ／Ｆ機能をなす双方向バッファ素子である。
【００６７】
次に接続について説明する。
Ｃｈｉｐ Ａ２２のＰＡＤ１４０ａ，１４０ｂ，１４０ｃ，１４０ｄ，１４０ｅは、各々、ボンディングワイヤ１６０ａ，１６０ｂ，１６０ｃ，１６０ｄ，１６０ｅによって、高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ，１４１ｅに接続されている。高さ調整Ｃｈｉｐ１３０のＰＡＤ１４２ａ，１４２ｂ，１４２ｃ，１４２ｄは、各々、ボンディングワイヤ１６１ａ，１６１ｂ，１６１ｃ，１６１ｄによって、ＬＥＡＤ１５０ａ，１５０ｂ，１５０ｃ，１５０ｄに接続されている。高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ａ〜１４１ｅ，１４２ａ〜１４２ｄは、Ｃｈｉｐ Ａ２２のＰＡＤ１４０ａ〜１４０ｅと同一平面に配置されるような高さに配置されている。Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｆ，１４０ｇ，１４０ｈ，１４０ｉ，１４０ｊは、各々、ボンディングワイヤ１６０ｆ，１６０ｇ，１６０ｈ，１６０ｉ，１６０ｊによって、Ｃｈｉｐ Ｂ３２のＰＡＤ１４１ｆ，１４１ｇ，１４１ｈ，１４１ｉ，１４１ｊに接続されている。Ｃｈｉｐ Ｂ３２のＰＡＤ１４２ｆ，１４２ｇ，１４２ｈ，１４２ｉ，１４２ｊは、各々、ボンディングワイヤ１６１ｆ，１６１ｇ，１６１ｈ，１６１ｉ，１６１ｊによって、ＬＥＡＤ１５０ｆ，１５０ｇ，１５０ｈ，１５０ｉ，１５０ｊに接続されている。
【００６８】
高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ａとＰＡＤ１４２ａとの間にはＩ／Ｆ機能をなす配線素子１７０ａが接続されている。高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ｂとＰＡＤ１４２ｃとの間にはＩ／Ｆ機能をなすドライバ素子１７０ｂが接続されている。高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ｃとＰＡＤ１４２ｂとの間にはＩ／Ｆ機能をなすおよびレシーバ素子１７０ｃが接続されている。高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ｄおよびＰＡＤ１４１ｅとＰＡＤ１４２ｄとの間にはＩ／Ｆ機能をなす双方向バッファ素子１７０ｄが接続されている。
【００６９】
この実施の形態３の半導体集積回路装置３は、Ｃｈｉｐ Ａ２２とＬＥＡＤ１５０ａ〜１５０ｄとの間の配線を行うために、Ｃｈｉｐ Ａ２２とＬＥＡＤ１５０ａ〜１５０ｄとの間に配置されたＩ／Ｆ Ｃｈｉｐ８１の上に高さ調整Ｉ／ＦＣｈｉｐ１３０を配置している。また、Ｉ／Ｆ Ｃｈｉｐ８１の高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０が配置されていない部分には、Ｃｈｉｐ Ｂ３２が配置されている。Ｃｈｉｐ Ａ２２のＰＡＤ１４０ａとＬＥＡＤ１５０ａを接続する場合には、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０の配線素子１７０ａを経由して接続している。Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｂとＬＥＡＤ１５０ｃを接続する場合には、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０のドライバ素子１７０ｂを経由して接続している。Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｃとＬＥＡＤ１５０ｂを接続する場合には、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０のレシーバ素子１７０ｃを経由して接続している。Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｄおよびＰＡＤ１４０ｅとＬＥＡＤ１５０ｄを接続する場合には、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０の双方向バッファ素子１７０ｄを経由して接続している。
【００７０】
図３では、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０のドライバ素子１７０ｂおよびレシーバ素子１７０ｃが、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０内で互いに交差して設けられているが、その他の配線素子１７０ａおよび双方向バッファ素子１７０ｄが、他の素子と交差するように設けられてもよい。また、図３では、Ｉ／Ｆ機能として、配線素子１７０ａ、ドライバ素子１７０ｂ、レシーバ素子１７０ｃ、および双方向バッファ素子１７０ｄがひとつずつ設けられているが、Ｉ／Ｆ機能は、これら４種類の素子からなる集合から選択された少なくともひとつの種類の素子からなるようにしてもよい。
【００７１】
次に動作について説明する。
Ｃｈｉｐ Ａ２２のＰＡＤ１４０ａは、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０の配線素子１７０ａを経由してＬＥＡＤ１５０ａに接続されているので、ＰＡＤ１４０ａとＬＥＡＤ１５０ａとの間で信号の伝達（ＬＥＡＤ１５０ａが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ１５０ａが電源ＬＥＡＤの場合）が行われる。
【００７２】
Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｂは、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０のドライバ素子１７０ｂを経由してＬＥＡＤ１５０ｃに接続されているので、ＰＡＤ１４０ｂから出力された信号がドライバ素子１７０ｂを介してＬＥＡＤ１５０ｃに出力される。
【００７３】
Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｃは、高さ調整Ｉ／Ｆ Ｃｈｉｐ１３０のレシーバ素子１７０ｃを経由してＬＥＡＤ１５０ｂに接続されているので、ＬＥＡＤ１５０ｂに入力された信号がレシーバ素子１７０ｃを介してＰＡＤ１４０ｃに入力される。
【００７４】
Ｃｈｉｐ Ａ２２のＰＡＤ１４０ｄおよびＰＡＤ１４０ｅは、高さ調整Ｉ／ＦＣｈｉｐ１３０の双方向バッファ素子１７０ｄを経由してＬＥＡＤ１５０ｄに接続されているので、ＰＡＤ１４０ｄから出力された信号が双方向バッファ素子１７０ｄを介してＬＥＡＤ１５０ｄに出力され、ＬＥＡＤ１５０ｄに入力された信号が双方向バッファ素子１７０ｄを介してＰＡＤ１４０ｅに入力される。
【００７５】
以上のように、この実施の形態３の半導体集積回路装置３は、各々が複数のＰＡＤ（ＰＡＤ１４０ａ〜１４０ｊ，１４１ｆ〜１４１ｊ，１４２ｆ〜１４２ｊ）を備えた２つの半導体集積回路チップ（Ｃｈｉｐ Ａ２２、Ｃｈｉｐ Ｂ３２）と、半導体集積回路チップの配列の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ１５０ａ〜１５０ｊ）と、複数のボンディングワイヤ（ボンディングワイヤ１６０ａ〜１６０ｊ，１６１ａ〜１６１ｄ，１６１ｆ〜１６１ｊ）とを有し、複数のボンディングワイヤは、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３２）をまたがることがないように接続されて、もう一方の集積回路半導体チップ（Ｃｈｉｐ Ａ２２）のＰＡＤ（ＰＡＤ１４０ａ〜１４０ｊ）とＬＥＡＤ（ＬＥＡＤ１５０ａ〜１５０ｄ）間の配線を可能する。
【００７６】
更に、この実施の形態３の半導体集積回路装置３は、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３２）の下に配置された第３の半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ８１）と、第３の半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ８１）の上に一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３２）と隣接して配置された、複数のＰＡＤ（ＰＡＤ１４１ａ〜１４１ｅ，１４２ａ〜１４２ｄ）を備えた高さ調整半導体集積回路チップ（高さ調整Ｃｈｉｐ１３０）とを更に有し、高さ調整半導体集積回路チップ（高さ調整Ｃｈｉｐ１３０）が、もう一方の半導体集積回路チップ（Ｃｈｉｐ Ａ２２）とＬＥＡＤ（ＬＥＡＤ１５０ａ〜１５０ｄ）間のＩ／Ｆ機能を有し、高さ調整半導体集積回路チップ（高さ調整Ｃｈｉｐ１３０）の複数のＰＡＤ（ＰＡＤ１４１ａ〜１４１ｅ，１４２ａ〜１４２ｄ）が、もう一方の半導体集積回路チップ（Ｃｈｉｐ Ａ２２）の複数のＰＡＤ（ＰＡＤ１４０ａ〜１４０ｊ）と同一平面上に配置されている。
【００７７】
更に、この実施の形態３の半導体集積回路装置３は、Ｉ／Ｆ機能が、配線素子（１７０ａ）、ドライバ素子（１７０ｂ）、レシーバ素子（１７０ｃ）、および双方向バッファ素子（１７０ｄ）の集合から選択された少なくともひとつの素子を含む。
【００７８】
以上のように、この実施の形態３によれば、Ｉ／Ｆ Ｃｈｉｐ８１の上にＣｈｉｐ Ｂ３２と隣接して配置されたＩ／Ｆ機能を含む高さ調整Ｃｈｉｐ１３０を介してＣｈｉｐ Ａ２２とＬＥＡＤ１５０ａ〜１５０ｄを接続するようにしたので、Ｃｈｉｐ Ａ２２とＬＥＡＤ１５０ａ〜１５０ｄを接続する場合にＣｈｉｐＢ３２をまたがる長いボンディングワイヤの配線をなくすことができ、またＣｈｉｐ Ａ２２とＬＥＡＤ１５０ａ〜１５０ｄ間の配線を交差することもできる効果が得られる。また、Ｃｈｉｐ Ａ２２とＬＥＡＤ１５０ａ〜１５０ｄをドライバ素子１７０ｂ、レシーバ素子１７０ｃ、および双方向バッファ素子１７０ｄを経由して接続することができる効果が得られる。また、高さ調整Ｃｈｉｐ１３０のＰＡＤ１４１ａ〜１４１ｅ，１４２ａ〜１４２ｄをＣｈｉｐ Ａ２２のＰＡＤ１４０ａ〜１４０ｊと同一平面に配置されるようにしたので、ワイヤリング（配線）を容易に行える効果が得られる。
【００７９】
実施の形態４．
図６は、この発明の実施の形態４による半導体集積回路装置の平面図である。図７は、図６の線ＶＩＩ−ＶＩＩに沿った断面図であり、半導体集積回路装置の構造をわかり易く示すために図６の線ＶＩＩａ−ＶＩＩａに沿った断面に現れる構成要素も示している。図６において、４は半導体集積回路装置である。１３はボンディングパッド（ボンディングＰＡＤ）であり、２３はボンディングＰＡＤ１３の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、８２は、ボンディングＰＡＤ１３の上に配置されたインタフェース機能（Ｉ／Ｆ機能）を含む半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ）であり、３３は、Ｉ／Ｆ Ｃｈｉｐ８２の上に配置された半導体集積回路チップＢ（Ｃｈｉｐ Ｂ）である。１８０ａ〜１８０ｈはＣｈｉｐ Ａ２３のパッド（ＰＡＤ）であり、１８１ａ，１８１ｃ，１８１ｅ，１８１ｇ，１８１ｈ、１８４ａ，１８４ｃ，１８４ｅ，１８４ｇは、Ｉ／Ｆ Ｃｈｉｐ８２のパッド（ＰＡＤ）であり、１８２ｂ，１８２ｄ，１８２ｆ，１８３ｂ，１８３ｄ，１８３ｆはＣｈｉｐ Ｂ３３のパッド（ＰＡＤ）である。１９０ａ〜１９０ｇは、ボンディングＰＡＤ１３の上に配置されたＣｈｉｐ Ａ２３およびＩ／Ｆ Ｃｈｉｐ８２の配列の周囲に配置されたリード（ＬＥＡＤ）である。２００ａ〜２００ｈ，２０１ａ〜２０１ｇはボンディングワイヤである。２１０ａはＩ／Ｆ Ｃｈｉｐ８２のＩ／Ｆ機能をなす配線素子であり、２１０ｂはＩ／Ｆ Ｃｈｉｐ８２のＩ／Ｆ機能をなすドライバ素子であり、２１０ｃはＩ／Ｆ Ｃｈｉｐ８２のＩ／Ｆ機能をなすレシーバ素子であり、２１０ｄはＩ／Ｆ Ｃｈｉｐ８２のＩ／Ｆ機能をなす双方向バッファ素子である。
【００８０】
次に接続について説明する。
Ｃｈｉｐ Ａ２３のＰＡＤ１８０ａ，１８０ｃ，１８０ｅ，１８０ｇ，１８０ｈは、各々、ボンディングワイヤ２００ａ，２００ｃ，２００ｅ，２００ｇ，２００ｈによって、Ｉ／Ｆ Ｃｈｉｐ８２のＰＡＤ１８１ａ，１８１ｃ，１８１ｅ，１８１ｇ，１８１ｈに接続されている。Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｂ，１８０ｄ，１８０ｆは、各々、ボンディングワイヤ２００ｂ，２００ｄ，２００ｆによって、Ｃｈｉｐ Ｂ３３のＰＡＤ１８２ｂ，１８２ｄ，１８２ｆに接続されている。Ｉ／Ｆ Ｃｈｉｐ８２のＰＡＤ１８４ａ，１８４ｃ，１８４ｅ，１８４ｇは、各々、ボンディングワイヤ２０１ａ，２０１ｃ，２０１ｅ，２０１ｇによって、ＬＥＡＤ１９０ａ，１９０ｃ，１９０ｅ，１９０ｇに接続されている。Ｃｈｉｐ Ｂ３３のＰＡＤ１８３ｂ，１８３ｄ，１８３ｆは、各々、ボンディングワイヤ２０１ｂ，２０１ｄ，２０１ｆによって、ＬＥＡＤ１９０ｂ，１９０ｄ，１９０ｆに接続されている。
【００８１】
Ｉ／Ｆ Ｃｈｉｐ８２のＰＡＤ１８１ａとＰＡＤ１８４ａとの間にはＩ／Ｆ機能をなす配線素子２１０ａが接続されている。Ｉ／Ｆ Ｃｈｉｐ８２のＰＡＤ１８１ｃとＰＡＤ１８４ｅとの間にはＩ／Ｆ機能をなすドライバ素子２１０ｂが接続されている。Ｉ／Ｆ Ｃｈｉｐ８２のＰＡＤ１８１ｅとＰＡＤ１８４ｃとの間にはＩ／Ｆ機能をなすレシーバ素子２１０ｃが接続されている。Ｉ／Ｆ Ｃｈｉｐ８２のＰＡＤ１８１ｇおよびＰＡＤ１８１ｈとＰＡＤ１８４ｇとの間にはＩ／Ｆ機能をなす双方向バッファ素子２１０ｄが接続されている。
【００８２】
この実施の形態４の半導体集積回路装置４は、Ｃｈｉｐ Ａ２３とＬＥＡＤ１９０ａ〜１９０ｇとの間の配線を行うために、Ｃｈｉｐ Ａ２３とＬＥＡＤ１９０ａ〜１９０ｇとの間に配置されたＣｈｉｐ Ｂ３３の下にＩ／Ｆ Ｃｈｉｐ８２を配置している。Ｃｈｉｐ Ａ２３のＰＡＤ１８０ａとＬＥＡＤ１９０ａを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８２の配線素子２１０ａを経由して接続している。Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｃとＬＥＡＤ１９０ｅを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８２のドライバ素子２１０ｂを経由して接続している。Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｅとＬＥＡＤ１９０ｃを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８２のレシーバ素子２１０ｃを経由して接続している。Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｇおよびＰＡＤ１８０ｈとＬＥＡＤ１９０ｇを接続する場合には、Ｉ／Ｆ Ｃｈｉｐ８２の双方向バッファ素子２１０ｄを経由して接続している。
【００８３】
図６では、Ｉ／Ｆ Ｃｈｉｐ８２のドライバ素子２１０ｂおよびレシーバ素子２１０ｃが、Ｉ／Ｆ Ｃｈｉｐ８２内で互いに交差して設けられているが、その他の配線素子２１０ａおよび双方向バッファ素子２１０ｄが、他の素子と交差するように設けられてもよい。また、図６では、Ｉ／Ｆ機能として、配線素子２１０ａ、ドライバ素子２１０ｂ、レシーバ素子２１０ｃ、および双方向バッファ素子２１０ｄがひとつずつ設けられているが、Ｉ／Ｆ機能は、これら４種類の素子からなる集合から選択された少なくともひとつの種類の素子からなるようにしてもよい。
【００８４】
次に動作について説明する。
Ｃｈｉｐ Ａ２３のＰＡＤ１８０ａは、Ｉ／Ｆ Ｃｈｉｐ８２の配線素子２１０ａを経由してＬＥＡＤ１９０ａに接続されているので、ＰＡＤ１８０ａとＬＥＡＤ１９０ａとの間で信号の伝達（ＬＥＡＤ１９０ａが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ１９０ａが電源ＬＥＡＤの場合）が行われる。
【００８５】
Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｃは、Ｉ／Ｆ Ｃｈｉｐ８２のドライバ素子２１０ｂを経由してＬＥＡＤ１９０ｅに接続されているので、ＰＡＤ１８０ｃから出力された信号がドライバ素子２１０ｂを介してＬＥＡＤ１９０ｅに出力される。
【００８６】
Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｅは、Ｉ／Ｆ Ｃｈｉｐ８２のレシーバ素子２１０ｃを経由してＬＥＡＤ１９０ｃに接続されているので、ＬＥＡＤ１９０ｃに入力された信号がレシーバ素子２１０ｃを介してＰＡＤ１８０ｅに入力される。
【００８７】
Ｃｈｉｐ Ａ２３のＰＡＤ１８０ｇおよびＰＡＤ１８０ｈは、Ｉ／Ｆ Ｃｈｉｐ８２の双方向バッファ素子２１０ｄを経由してＬＥＡＤ１９０ｇに接続されているので、ＰＡＤ１８０ｇから出力された信号が双方向バッファ素子２１０ｄを介してＬＥＡＤ１９０ｇに出力され、ＬＥＡＤ１９０ｇに入力された信号が双方向バッファ素子２１０ｄを介してＰＡＤ１８０ｈに入力される。
【００８８】
以上のように、この実施の形態４の半導体集積回路装置４は、各々が複数のＰＡＤ（ＰＡＤ１８０ａ〜１８０ｈ，１８２ｂ，１８２ｄ，１８２ｆ，１８３ｂ，１８３ｄ，１８３ｆ）を備えた２つの半導体集積回路チップ（Ｃｈｉｐ Ａ２３、Ｃｈｉｐ Ｂ３３）と、半導体集積回路チップの配列の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ１９０ａ〜１９０ｇ）と、複数のボンディングワイヤ（ボンディングワイヤ２００ａ〜２００ｈ，２０１ａ〜２０１ｇ）とを有し、複数のボンディングワイヤ（ボンディングワイヤ２００ａ〜２００ｈ，２０１ａ〜２０１ｇ）は、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３３）をまたがることがないように接続されて、もう一方の集積回路半導体チップ（Ｃｈｉｐ Ａ２３）のＰＡＤ（ＰＡＤ１８０ａ〜１８０ｈ）とＬＥＡＤ（ＬＥＡＤ１９０ａ〜１９０ｇ）間の配線を可能にする。
【００８９】
更に、この実施の形態４の半導体集積回路装置４は、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３３）の下に配置された、複数のＰＡＤ（ＰＡＤ１８１ａ，１８１ｃ，１８１ｅ，１８１ｇ，１８１ｈ，１８４ａ，１８４ｃ，１８４ｅ，１８４ｇ）を備えたＩ／Ｆ半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ８２）を更に有し、Ｉ／Ｆ半導体集積回路チップ（Ｉ／Ｆ Ｃｈｉｐ８２）が、もう一方の半導体集積回路チップ（Ｃｈｉｐ Ａ２３）とＬＥＡＤ（ＬＥＡＤ１９０ａ〜１９０ｇ）間のＩ／Ｆ機能を有する。
【００９０】
更に、この実施の形態４の半導体集積回路装置４は、Ｉ／Ｆ機能が、配線素子（２１０ａ）、ドライバ素子（２１０ｂ）、レシーバ素子（２１０ｃ）、および双方向バッファ素子（２１０ｄ）の集合から選択された少なくともひとつの素子を含む。
【００９１】
以上のように、この実施の形態４によれば、Ｃｈｉｐ Ｂ３３の下に配置されたＩ／Ｆ機能を含むＩ／Ｆ Ｃｈｉｐ８２を介してＣｈｉｐ Ａ２３とＬＥＡＤ１９０ａ〜１９０ｇを接続するようにしたので、Ｃｈｉｐ Ａ２３とＬＥＡＤ１９０ａ〜１９０ｇを接続する場合にＣｈｉｐ Ｂ３３をまたがる長いボンディングワイヤの配線をなくすことができ、またＣｈｉｐ Ａ２３とＬＥＡＤ１９０ａ〜１９０ｇ間の配線を交差することもできる効果が得られる。また、Ｃｈｉｐ Ａ２３とＬＥＡＤ１９０ａ〜１９０ｇをドライバ素子２１０ｂ、レシーバ素子２１０ｃ、および双方向バッファ素子２１０ｄを経由して接続することができる効果が得られる。また、Ｉ／Ｆ機能を含むＩ／ＦＣｈｉｐ８２をＣｈｉｐ Ｂ３３の下に配置したので、ＳＩＰの半導体集積回路全体の面積を削減できる効果が得られる。
【００９２】
実施の形態５．
図８は、この発明の実施の形態５による半導体集積回路装置の平面図である。図９は、図８の線ＩＸ−ＩＸに沿った断面図であり、半導体集積回路装置の構造をわかり易く示すために図８の線ＩＸａ−ＩＸａおよび線ＩＸｂ−ＩＸｂに沿った断面に現れる構成要素も示している。図８において、５は半導体集積回路装置である。１４はボンディングパッド（ボンディングＰＡＤ）であり、２４はボンディングＰＡＤ１４の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、３４はボンディングＰＡＤ１４の上に配置された半導体集積回路チップＢ（ＣｈｉｐＢ）である。２２０ａ〜２２０ｄは、Ｃｈｉｐ Ａのパッド（ＰＡＤ）であり、２２１ｂ，２２２ｂは、Ｃｈｉｐ Ｂ３４のパッド（ＰＡＤ）である。２３０ａ〜２３０ｄは、ボンディングＰＡＤ１４の上に配置されたＣｈｉｐＡ２４およびＣｈｉｐ Ｂ３４の配列の周囲に配置されたリード（ＬＥＡＤ）である。２４０ａ〜２４０ｄ，２４１ｂはボンディングワイヤである。ＬＥＡＤ２３０ｃ，２３０ｄは、Ｃｈｉｐ Ｂ３４の下を延在して、Ｃｈｉｐ Ａ２４に隣接した位置に達している。
【００９３】
次に接続について説明する。
Ｃｈｉｐ Ａ２４のＰＡＤ２２０ａは、ボンディングワイヤ２４０ａによってＬＥＡＤ２３０ａに接続されている。このボンディングワイヤ２４０ａによる接続は、Ｃｈｉｐ Ｂ３４をまたがっているので、この発明の半導体集積回路装置の意図する構造ではないが、以下に説明するこの実施の形態５の構造の特徴との比較のために図示した。Ｃｈｉｐ Ａ２４のＰＡＤ２２０ｂはボンディングワイヤ２４０ｂによってＣｈｉｐ Ｂ３４のＰＡＤ２２１ｂに接続されている。Ｃｈｉｐ Ａ２４のＰＡＤ２２０ｃ，２２０ｄは、各々、ボンディングワイヤ２４０ｃ，２４０ｄによって、ＬＥＡＤ２３０ｃ，２３０ｄに接続されている。
【００９４】
この実施の形態５の半導体集積回路装置では、Ｃｈｉｐ Ａ２４のＰＡＤ２２０ｃ，２２０ｄは、各々、Ｃｈｉｐ Ｂ３４の下を延在してＣｈｉｐ Ａ２４に隣接した位置に達しているＬＥＡＤ２３０ｃ，２３０ｄに、ボンディングワイヤ２４０ｃ，２４０ｄによって接続されている。このように、ＬＥＡＤ２３０ｃ，２３０ｄがＣｈｉｐ Ｂ３４の下を延在してＣｈｉｐ Ａ２４に隣接した位置に達しているので、ＬＥＡＤ２３０ａにＰＡＤ２２０ａを接続するためのボンディングワイヤ２４０ａのようにＣｈｉｐ Ｂ３４をまたがることなく、ボンディングワイヤ２４０ｃ，２４０ｄを配線することができる。
【００９５】
次に動作について説明する。
Ｃｈｉｐ Ａ２４のＰＡＤ２２０ｂは、ボンディングワイヤ２４０ｂによってＣｈｉｐ Ｂ３４のＰＡＤ２２１ｂと接続されているので、ＰＡＤ２２０ｂとＰＡＤ２２１ｂとの間では、信号の伝達または電力の供給が行われる。Ｃｈｉｐ Ａ２４のＰＡＤ２２０ｃはボンディングワイヤ２４０ｃによってＬＥＡＤ２３０ｃに接続されているので、ＰＡＤ２２０ｃとＬＥＡＤ２３０ｃとの間で信号の伝達（ＬＥＡＤ２３０ｃが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ２３０ｃが電源ＬＥＡＤの場合）が行われる。Ｃｈｉｐ Ａ２４のＰＡＤ２２０ｄはボンディングワイヤ２４０ｄによってＬＥＡＤ２３０ｄに接続されているので、ＰＡＤ２２０ｄとＬＥＡＤ２３０ｄとの間で信号の伝達（ＬＥＡＤ２３０ｄが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ２３０ｄが電源ＬＥＡＤの場合）が行われる。Ｃｈｉｐ Ｂ３４のＰＡＤ２２２ｂはボンディングワイヤ２４１ｂによってＬＥＡＤ２３０ｂに接続されているので、ＰＡＤ２２２ｂとＬＥＡＤ２３０ｂとの間で信号の伝達（ＬＥＡＤ２３０ｂが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ２３０ｂが電源ＬＥＡＤの場合）が行われる。
【００９６】
以上のように、この実施の形態５の半導体集積回路装置５は、各々が複数のＰＡＤ（ＰＡＤ２２０ａ〜２２０ｄ，２２１ｂ，２２２ｂ）を備えた２つの半導体集積回路チップ（Ｃｈｉｐ Ａ２４、Ｃｈｉｐ Ｂ３４）と、半導体集積回路チップの配列の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ２３０ａ〜２３０ｄ）と、複数のボンディングワイヤ（ボンディングワイヤ２４０ｂ〜２４０ｄ，２４１ｂ）とを有し、複数のボンディングワイヤ（ボンディングワイヤ２４０ｂ〜２４０ｄ，２４１ｂ）は、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３４）をまたがることがないように接続されて、もう一方の集積回路半導体チップ（Ｃｈｉｐ Ａ２４）のＰＡＤ（２２０ｂ〜２２０ｄ）とＬＥＡＤ（ＬＥＡＤ２３０ｂ〜２３０ｄ）間の配線を可能にする。
【００９７】
更に、この実施の形態５の半導体集積回路装置５は、一方の半導体集積回路チップ（Ｃｈｉｐ Ｂ３４）の下を延在して、もう一方の半導体集積回路チップ（Ｃｈｉｐ Ａ２４）に隣接した位置に達するＬＥＡＤが含まれている。
【００９８】
以上のように、この実施の形態５によれば、Ｃｈｉｐ Ｂ３４の下を延在してＣｈｉｐ Ａ２４に隣接した位置に達するＬＥＡＤを設けたので、Ｃｈｉｐ Ａ２４とＬＥＡＤ間のワイヤリング（配線）を最短で行える効果が得られる。
【００９９】
実施の形態６．
図１０は、この発明の実施の形態６による半導体集積回路装置の平面図である。図１０において、６は半導体集積回路装置であり、２５０は半導体集積回路チップ（Ｃｈｉｐ）である。２６０ａ〜２６０ｄはＣｈｉｐ２５０のパッド（ＰＡＤ）であり、２７０ａ〜２７０ｄはＣｈｉｐ２５０の周囲に配置されたリード（ＬＥＡＤ）である。２８０ａ，２８０ｂはボンディングワイヤである。２９０は内部に直流電源（図示していない）を備えた電流計である。３００ａ，３００ｂ，３００ｃはＣｈｉｐ２５０のチップ内配線である。
【０１００】
次に接続について説明する。
Ｃｈｉｐ２５０のＰＡＤ２６０ａおよびＰＡＤ２６０ｂは、各々、ボンディングワイヤ２８０ａおよびボンディングワイヤ２８０ｂによってＬＥＡＤ２７０ｂに接続されている。ＰＡＤ２６０ａは、チップ内配線３００ｂによってＰＡＤ２６０ｄに接続されている。ＰＡＤ２６０ｂは、チップ内配線３００ｃによってＰＡＤ２６０ｃに接続されている。ＰＡＤ２６０ａおよびＰＡＤ２６０ｂはチップ内配線３００ａによって互いに接続されている。ＰＡＤ２６０ｃとＰＡＤ２６０ｄの間には、電流計２９０が接続されている。
【０１０１】
図１０の半導体集積回路装置では、ＰＡＤ２６０ａおよびＰＡＤ２６０ｂはチップ内配線３００ａによって互いに接続されているが、ＰＡＤ２６０ａおよびＰＡＤ２６０ｂはチップ内配線３００ａによって接続されていなくてもよい。また、電流計２９０は、チップ内配線３００ｂによってＰＡＤ２６０ａに接続されたＰＡＤ２６０ｄと、チップ内配線３００ｃによってＰＡＤ２６０ｂに接続されたＰＡＤ２６０ｃとの間に接続されているが、ＰＡＤ２６０ａとＰＡＤ２６０ｂとの間に直接接続されていてもよい。
【０１０２】
次に動作について説明する。
Ｃｈｉｐ２５０のＰＡＤ２６０ａおよびＰＡＤ２６０ｂは、各々、ボンディングワイヤ２８０ａおよびボンディングワイヤ２８０ｂによってＬＥＡＤ２７０ｂに接続されているので、ＰＡＤ２６０ａとＬＥＡＤ２７０ｂの間およびＰＡＤ２６０ｂとＬＥＡＤ２７０ｂの間では、信号の伝達（ＬＥＡＤ２７０ｂが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ２７０ｂが電源ＬＥＡＤの場合）が行われる。
【０１０３】
この実施の形態６で行われる電流計２９０による接続テストは以下のような原理に基づく。
まず、ＰＡＤ２６０ａおよびＰＡＤ２６０ｂの両方がＬＥＡＤ２７０ｂに接続されている場合、電流計２９０によって測定される電流が流れる経路は、ＰＡＤ２６０ｄ−チップ内配線３００ｂ−チップ内配線３００ａ（およびＰＡＤ２６０ａとＰＡＤ２６０ｂの間の図示されていないその他のチップ内配線）−チップ内配線３００ｃ−ＰＡＤ２６０ｃという第１の経路と、ＰＡＤ２６０ｄ−チップ内配線３００ｂ−ＰＡＤ２６０ａ−ホンディングワイヤ２８０ａ−ＬＥＡＤ２７０ｂ−ボンディングワイヤ２８０ｂ−ＰＡＤ２６０ｂ−チップ内配線３００ｃ−ＰＡＤ２６０ｃという第２の経路の２つの経路である。
【０１０４】
次に、ＰＡＤ２６０ａおよびＰＡＤ２６０ｂの何れかまたは両方がＬＥＡＤ２７０ｂに接続されていない場合、電流計２９０によって測定される電流が流れる経路は、上述された第１の経路のみとなる。したがって、第１の経路および第２の経路の両方を電流が流れる場合（すなわち、ＰＡＤ２６０ａおよびＰＡＤ２６０ｂの両方がＬＥＡＤ２７０ｂに接続されている場合）に比べて、電流が流れる経路の抵抗値が高くなり、電流値は少なくなる。
【０１０５】
したがって、ＰＡＤ２６０ａおよびＰＡＤ２６０ｂの両方がＬＥＡＤ２７０ｂに接続されている場合の電流値を正常な値として、この正常な値よりも相対的に電流値が低い場合をＰＡＤ２６０ａおよびＰＡＤ２６０ｂとＬＥＡＤ２７０ｂ間の接続が切断されていると判定することにより、接続テストが行われる。
【０１０６】
以上のように、この実施の形態６の半導体集積回路装置６は、複数のＰＡＤ（ＰＡＤ２６０ａ〜２６０ｄ）を備えた半導体集積回路チップ（Ｃｈｉｐ２５０）と、半導体集積回路チップ（Ｃｈｉｐ２５０）の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ２７０ａ〜２７０ｄ）と、複数のＬＥＡＤ（ＬＥＡＤ２７０ａ〜２７０ｄ）のうちのひとつのＬＥＡＤ（ＬＥＡＤ２７０ｂ）を、複数のＰＡＤ（ＰＡＤ２６０ａ〜２６０ｄ）のうちの２つのＰＡＤ（ＰＡＤ２６０ａ，２６０ｂ）に接続する２つのボンディングワイヤ（２８０ａ，２８０ｂ）とを有する。
【０１０７】
更に、この実施の形態６の半導体集積回路装置６は、半導体集積回路チップ（Ｃｈｉｐ２５０）が、２つのボンディングワイヤ（２８０ａ，２８０ｂ）によってひとつのＬＥＡＤ（ＬＥＡＤ２７０ｂ）に接続された２つのＰＡＤ（ＰＡＤ２６０ａ，２６０ｂ）間の電流を測定して２つのボンディングワイヤの接続テストを行うためのＰＡＤ（ＰＡＤ２６０ｃ，２６０ｄ）を含む。
【０１０８】
以上のように、この実施の形態６によれば、ひとつのＬＥＡＤ（ＬＥＡＤ２７０ｂ）から２つのＰＡＤ（ＰＡＤ２６０ａ，２６０ｂ）にワイヤリング（配線）したので、使用するＬＥＡＤの数を削減できる効果が得られる。また、ひとつのＬＥＡＤ（ＬＥＡＤ２７０ｂ）に接続された２つのＰＡＤ（ＰＡＤ２６０ａ，２６０ｂ）間の電流を測定して２つのボンディングワイヤの接続テストを行うためのＰＡＤ（ＰＡＤ２６０ｃ，２６０ｄ）を含むようにしたので、両方のＰＡＤがボンディングワイヤによってＬＥＡＤに接続されているか否かの接続テストを行うことができる効果が得られる。
【０１０９】
実施の形態７．
図１１は、この発明の実施の形態７による半導体集積回路装置の平面図である。図１１において、７は半導体集積回路装置であり、２５１は半導体集積回路チップ（Ｃｈｉｐ）である。２６１ａ〜２６１ｅはＣｈｉｐ２５１のパッド（ＰＡＤ）であり、２７１ａ〜２７１ｄはＣｈｉｐ２５１の周囲に配置されたリード（ＬＥＡＤ）である。２８１ａ，２８１ｂはボンディングワイヤである。２９１は内部に直流電源（図示していない）を備えた電流計である。３０１ａ〜３０１ｄはＣｈｉｐ２５１のチップ内配線である。
【０１１０】
次に接続について説明する。
Ｃｈｉｐ２５１のＰＡＤ２６１ｃはボンディングワイヤ２８１ｂによってＬＥＡＤ２７１ｂに接続されている。ＰＡＤ２６１ａおよびＰＡＤ２６１ｂは、各々、チップ内配線３０１ａおよびチップ内配線３０１ｂに接続されていて、ＰＡＤ２６１ｂはチップ内配線３０１ｂによってＰＡＤ２６１ｃに接続されている。ＰＡＤ２６１ａおよびＰＡＤ２６１ｂは、ボディングワイヤ２８１ａによって互いに接続されている。ＰＡＤ２６１ｄおよびＰＡＤ２６１ｅは、各々、チップ内配線３０１ｄおよびチップ内配線３０１ｃによって、ＰＡＤ２６１ｂおよびＰＡＤ２６１ａに接続されている。ＰＡＤ２６１ｄとＰＡＤ２６１ｅの間には、電流計２９１が接続されている。
【０１１１】
図１１の半導体集積回路装置では、電流計２９１は、チップ内配線３０１ｄによってＰＡＤ２６１ｂに接続されたＰＡＤ２６１ｄと、チップ内配線３０１ｃによってＰＡＤ２６１ａに接続されたＰＡＤ２６１ｅとの間に接続されているが、ＰＡＤ２６１ｂとＰＡＤ２６１ａとの間に直接接続されていてもよい。
【０１１２】
次に動作について説明する。
Ｃｈｉｐ２５１のＰＡＤ２６１ｃはボンディングワイヤ２８１ｂによってＬＥＡＤ２７１ｂに接続され、ＰＡＤ２６１ｂはチップ内配線３０１ｂによってＰＡＤ２６１ｃに接続され、ＰＡＤ２６１ａはボンディングワイヤ２８１ａによってＰＡＤ２６１ｂに接続されている。したがって、ＰＡＤ２６１ａおよびＰＡＤ２６１ｂとＬＥＡＤ２７１ｂとの間では、信号の伝達（ＬＥＡＤ２７１ｂが信号用ＬＥＡＤの場合）または電力の供給（ＬＥＡＤ２７１ｂが電源ＬＥＡＤの場合）が行われる。図１１では、チップ内配線３０１ａおよびチップ内配線３０１ｂが電源用のチップ内配線として、ＬＥＡＤ２７１ｂが電源ＬＥＡＤとして、各々、示されている。
【０１１３】
この実施の形態７で行われる電流計２９１による接続テストは以下のような原理に基づく。
まず、ＰＡＤ２６１ａとＰＡＤ２６１ｂがボンディングワイヤ２８１ａによって接続されている場合、電流計２９１によって測定される電流が流れる経路は、ＰＡＤ２６１ｅ−チップ内配線３０１ｃ−ＰＡＤ２６１ａ−ボンディングワイヤ２８１ａ−ＰＡＤ２６１ｂ−チップ内配線３０１ｄ−ＰＡＤ２６１ｄという第１の経路と、ＰＡＤ２６１ｅ−チップ内配線３０１ｃ−ＰＡＤ２６１ａ−ＰＡＤ２６１ａとＰＡＤ２６１ｂの間の図示されていないその他のチップ内配線−ＰＡＤ２６１ｂ−チップ内配線３０１ｄ−ＰＡＤ２６１ｄという第２の経路という２つの経路である。
【０１１４】
次に、ＰＡＤ２６１ａおよびＰＡＤ２６１ｂがボンディングワイヤ２８１ａによって互いに接続されていない場合、電流計２９１によって測定される電流が流れる経路は、上述された第２の経路のみとなる。したがって、第１の経路および第２の経路の両方を電流が流れる場合（すなわち、ＰＡＤ２６１ａおよびＰＡＤ２６１ｂがボンディングワイヤ２８１ａによって互いに接続されている場合）に比べて、電流が流れる経路の抵抗値が高くなり、電流値は少なくなる。
【０１１５】
したがって、ＰＡＤ２６１ａおよびＰＡＤ２６１ｂがボンディングワイヤ２８１ａによって互いに接続されている場合の電流値を正常な値として、この正常な値よりも相対的に電流値が低い場合をＰＡＤ２６１ａおよびＰＡＤ２６１ｂ間の接続が切断されていると判定することにより、接続テストが行われる。
【０１１６】
以上のように、この実施の形態７の半導体集積回路装置７は、複数のＰＡＤ（ＰＡＤ２６１ａ〜２６１ｅ）を備えた半導体集積回路チップ（Ｃｈｉｐ２５１）と、半導体集積回路チップ（Ｃｈｉｐ２５１）の周囲に配置された複数のＬＥＡＤ（ＬＥＡＤ２７１ａ〜２７１ｄ）と、半導体集積回路チップ（Ｃｈｉｐ２５１）内の電源（チップ内配線３０１ａ，３０１ｂ）間を接続するボンディングワイヤ（ボンディングワイヤ２８１ａ）とを有する。
【０１１７】
更に、この実施の形態７の半導体集積回路装置７は、半導体集積回路チップ（Ｃｈｉｐ２５１）が、半導体集積回路チップ（Ｃｈｉｐ２５１）内の電源（チップ内配線３０１ａ，３０１ｄ）間の電流を測定して電源間を接続するボンディングワイヤ（ボンディングワイヤ２８１ａ）の接続テストを行うためのＰＡＤ（ＰＡＤ２６１ｄ，２６１ｅ）を含む。
【０１１８】
以上のように、この実施の形態７によれば、半導体集積回路チップ（Ｃｈｉｐ２５１）内の電源（チップ内配線３０１ａ，３０１ｂ）間をボンディングワイヤ（ボンディングワイヤ２８１ａ）で接続したので、電源間の電源強化が可能であり、電源配線領域の面積を削減して半導体集積回路チップの面積を削減することが可能であるという効果が得られる。また、半導体集積回路チップ（Ｃｈｉｐ２５１）内の電源（チップ内配線３０１ａ，３０１ｄ）間の電流を測定して電源間を接続するボンディングワイヤ（ボンディングワイヤ２８１ａ）の接続テストを行うためのＰＡＤ（ＰＡＤ２６１ｄ，２６１ｅ）を含むようにしたので、電源間がボンディングワイヤによって接続されているか否かの接続テストを行うことができる効果が得られる。
【０１１９】
実施の形態８．
図１２は、この発明の実施の形態８による半導体集積回路装置の平面図である。図１２において、８は半導体集積回路装置であり、１５はボンディングパッド（ボンディングＰＡＤ）である。２５２はボンティグＰＡＤ１５の上に配置された半導体集積回路チップ（Ｃｈｉｐ）である。３１０ａ〜３１０ｄ，３１０ｊ〜３１０ｌ，３１０ｒ，３１０ｕ〜３１０ｗは、Ｃｈｉｐ２５２のパッド（ＰＡＤ）である。３２０ｋ，３２０ｌ，３２０ｒは、ボンディングＰＡＤ１５の上に配置されたＣｈｉｐ２５２の配列の周囲に配置されたリード（ＬＥＡＤ）である。３３０ａ，３３０ｂは、電源リード（ＶＤＤ）であり、３３０ａ１はＶＤＤ３３０ａの外向きに延在する部分であり、３３０ａ２，３３０ａ３は、ＶＤＤ３３０ａのＣｈｉｐ２５２の配列の周囲に沿って延在する部分であり、３３０ｂ１はＶＤＤ３３０ｂの外向きに延在する部分であり、３３０ｂ２，３３０ｂ３は、ＶＤＤ３３０ｂのＣｈｉｐ２５２の配列の周囲に沿って延在する部分である。３４０ａ，３４０ｂは、グランドリード（ＧＮＤ）であり、３４０ａ１はＧＮＤ３４０ａの外向きに延在する部分であり、３４０ａ２，３４０ａ３は、ＧＮＤ３４０ａのＣｈｉｐ２５２の配列の周囲に沿って延在する部分であり、３４０ｂ１はＧＮＤ３４０ｂの外向きに延在する部分であり、３４０ｂ２，３４０ｂ３は、ＧＮＤ３４０ｂのＣｈｉｐ２５２の配列の周囲に沿って延在する部分である。３５０ａ〜３５０ｄ，３５０ｊ〜３５０ｌ，３５０ｒ，３５０ｕ〜３５０ｗ，３５１ａ，３５１ｂはボンディングワイヤである。３６０ａ，３６０ｂは、ボンディングＰＡＤ１５を固定するためのボンディングＰＡＤ固定用リード（ＬＥＡＤ）である。
【０１２０】
次に接続について説明する。
Ｃｈｉｐ２５２のＰＡＤ３１０ａ，３１０ｃ，３１０ｕ，３１０ｗは、各々、ボンディングワイヤ３５０ａ，３５０ｃ，３５０ｕ，３５０ｗによって、ＶＤＤ３３０ｂに接続されている。ＰＡＤ３１０ｂ，３１０ｄ，３１０ｖは、各々、ボンディングワイヤ３５０ｂ，３５０ｄ，３５０ｖによって、ＧＮＤ３４０ｂに接続されている。ＰＡＤ３１０ｊは、ボンディングワイヤ３５０ｊによってＧＮＤ３４０ａに接続されている。ＰＡＤ３１０ｋ，３１０ｌ，３１０ｒは、各々、ボンディングワイヤ３５０ｋ，３５０ｌ，３５０ｒによって、ＬＥＡＤ３２０ｋ，３２０ｌ，３２０ｒに接続されている。ＶＤＤ３３０ａおよびＶＤＤ３３０ｂはボンディングワイヤ３５１ａによって互いに接続されている。ＧＮＤ３４０ａおよびＧＮＤ３４０ｂはボンディングワイヤ３５１ｂによって互いに接続されている。
【０１２１】
図１２の半導体集積回路装置では、ＶＤＤ３３０ａおよびＶＤＤ３３０ｂの両方が、Ｃｈｉｐ２５２の周囲に沿って延在する部分と、ボンディングＰＡＤ固定用ＬＥＡＤ３６０ｂに沿って延在する部分とを有するが、ＶＤＤ３３０ａおよびＶＤＤ３３０ｂのいずれか一方は、Ｃｈｉｐ２５２の周囲に沿って延在する部分のみを有するものでもよい。同様に、ＧＮＤ３４０ａおよびＧＮＤ３４０ｂの両方が、Ｃｈｉｐ２５２の周囲に沿って延在する部分と、ボンディングＰＡＤ固定用ＬＥＡＤ３６０ａに沿って延在する部分とを有するが、ＧＮＤ３４０ａおよびＧＮＤ３４０ｂのいずれか一方は、Ｃｈｉｐ２５２の周囲に沿って延在する部分のみを有するものでもよい。
【０１２２】
次に動作について説明する。
ＰＡＤ３１０ｋ，３１０ｌ，３１０ｒは、各々、信号用のＬＥＡＤ３２０ｋ，３２０ｌ，３２０ｒに接続されているので、これらのＰＡＤとＬＥＡＤとの間では信号の伝達が行われる。ＰＡＤ３１０ａ，３１０ｃ，３１０ｕ，３１０ｗは、ＶＤＤ３３０ｂに接続されているので、これらのＰＡＤには電源電圧が供給される。ＰＡＤ３１０ｂ，３１０ｄ，３１０ｖはＧＮＤ３４０ｂに、ＰＡＤ３１０ｊはＧＮＤ３４０ａに接続されているので、これらのＰＡＤにはグランド電位が供給される。
【０１２３】
以上のように、この実施の形態８の半導体集積回路装置８は、複数のＰＡＤ（ＰＡＤ３１０ａ〜３１０ｄ，３１０ｊ〜３１０ｌ，３１０ｒ，３１０ｕ〜３１０ｗ）を備えた半導体集積回路チップ（Ｃｈｉｐ２５２）と、半導体集積回路チップ（Ｃｈｉｐ２５２）の配列の周囲に配置されたひとつまたは複数のＬＥＡＤ（ＬＥＡＤ３２０ｋ，３２０ｌ，３２０ｒ、ＶＤＤ３３０ａ，３３０ｂ、ＧＮＤ３４０ａ，３４０ｂ）と、複数のボンディングワイヤ（ボンディングワイヤ３５０ａ〜３５０ｄ，３５０ｊ〜３５０ｌ，３５０ｒ，３５０ｕ〜３５０ｗ）とを有し、複数のＬＥＡＤのうちの少なくともひとつのＬＥＡＤ（ＶＤＤ３３０ｂ、ＧＮＤ３４０ｂ）が、複数のボンディングワイヤのうちの対応するボンディングワイヤ（ボンディングワイヤ３１０ａ，３１０ｃ，３１０ｕ，３１０ｗ）によって、複数のＰＡＤのうちの２つ以上のＰＡＤ（ＰＡＤ３１０ａ，３１０ｃ，３１０ｕ，３１０ｗ）に接続されている。
【０１２４】
更に、この実施の形態８の半導体集積回路装置８は、２つ以上のＰＡＤに接続されたＬＥＡＤ（ＶＤＤ３３０ｂ、ＧＮＤ３４０ｂ）が、半導体集積回路チップ（Ｃｈｉｐ２５２）の配列の周囲に沿って延在する部分（３３０ｂ２，３３０ｂ３，３４０ｂ２，３４０ｂ３）を含む。
【０１２５】
以上のように、この実施の形態８によれば、複数のＬＥＡＤのうちの少なくともひとつのＬＥＡＤ（ＶＤＤ３３０ｂ、ＧＮＤ３４０ｂ）が、複数のボンディングワイヤのうちの対応するボンディングワイヤ（ボンディングワイヤ３１０ａ，３１０ｃ，３１０ｕ，３１０ｗ）によって、複数のＰＡＤのうちの２つ以上のＰＡＤ（ＰＡＤ３１０ａ，３１０ｃ，３１０ｕ，３１０ｗ）に接続されるようにしたので、半導体集積回路チップ内の複数のＰＡＤに電源を供給することが可能であるという効果が得られる。
【０１２６】
また、２つ以上のＰＡＤに接続されたＬＥＡＤ（ＶＤＤ３３０ｂ、ＧＮＤ３４０ｂ）が、半導体集積回路チップ（Ｃｈｉｐ２５２）の配列の周囲に沿って延在する部分（３３０ｂ２，３３０ｂ３，３４０ｂ２，３４０ｂ３）を含むようにしたので、半導体集積回路チップ周辺のどの方向からでも、複数のＰＡＤに電源およびグランドを容易に接続できるという効果が得られる。
【０１２７】
実施の形態９．
図１３は、この発明の実施の形態９による半導体集積回路装置の平面図である。図１３において、９は半導体集積回路装置であり、１６はボンディングパッド（ボンディングＰＡＤ）である。２５３はボンディングＰＡＤ１６の上に配置された半導体集積回路チップＡ（Ｃｈｉｐ Ａ）であり、２５４はボンディングＰＡＤ１６の上に配置された半導体集積回路チップＢ（Ｃｈｉｐ Ｂ）である。３１１ａ〜３１１ｈ，３１１ｊ，３１１ｍ，３１１ｎ，３１１ｐは、Ｃｈｉｐ Ａ２５３のパッド（ＰＡＤ）であり、３１２ｈ，３１２ｉはＣｈｉｐ Ｂ２５４のパッド（ＰＡＤ）である。３２１ａ〜３２１ｉは、ボンディングＰＡＤ１６の上に配置されたＣｈｉｐ Ａ２５３およびＣｈｉｐ Ｂ２５４の配列の周囲に配置されたリード（ＬＥＡＤ）である。３３１ａ，３３１ｂ，３３１ｃは、電源ＬＥＡＤである。３５２ａ〜３５２ｈ，３５２ｊ，３５２ｍ，３５２ｎ，３５２ｐ，３５３ｈ，３５３ｉ，３５４ａ，３５４ｂは、ボンディングワイヤである。３６１ａ，３６１ｂは、ボンディングＰＡＤ１６を固定するためのボンディングＰＡＤ固定用リード（ＬＥＡＤ）である。
【０１２８】
次に接続について説明する。
Ｃｈｉｐ Ａ２５３のＰＡＤ３１１ａ，３１１ｂ，３１１ｄ，３１１ｅ，３１１ｇ，３１１ｊ，３１１ｍは、各々、ボンディングワイヤ３５２ａ，３５２ｂ，３５２ｄ，３５２ｅ，３５２ｇ，３５２ｊ，３５２ｍよって、ＬＥＡＤ３２１ａ，３２１ｂ，３２１ｄ，３２１ｅ，３２１ｇ，３２１ｆ，３２１ｃに接続されている。Ｃｈｉｐ Ｂ２５４のＰＡＤ３１２ｈ，３１２ｉは、各々、ボンディングワイヤ３５３ｈ，３５３ｉによって、ＬＥＡＤ３２１ｈ，３２１ｉに接続されている。Ｃｈｉｐ Ａ２５３のＰＡＤ３１１ｃ，３１１ｆ，３１１ｎは、各々、ボンディングワイヤ３５２ｃ，３５２ｆ，３５２ｎによって、電源ＬＥＡＤ３３１ｃに接続されている。Ｃｈｉｐ Ａ２５３のＰＡＤ３１１ｈ，３１１ｐは、各々、ボンディングワイヤ３５２ｈ，３５２ｐによって、電源ＬＥＡＤ３３１ａ，３３１ｂに接続されている。
【０１２９】
図１３の半導体集積回路装置では、電源ＬＥＡＤ３３１ｃはＣｈｉｐ Ａ２５３の周囲に沿って延在する部分のみを有するが、電源ＬＥＡＤ３３１ｃの両端部から半導体集積回路装置の外側に向けてその他のＬＥＡＤに沿って延在する２つの部分を更に有するものでもよい。また、Ｃｈｉｐ Ａ２５３の周囲に沿って延在する部分を含むもうひとつのＬＥＡＤを更に設けて、電源ＬＥＡＤ３３１ｃを電源電圧用のＬＥＡＤ（ＶＤＤ）として使用し、もうひとつのＬＥＡＤをグランド用のＬＥＡＤ（ＧＮＤ）として使用するようにしてもよい。
【０１３０】
次に動作について説明する。
Ｃｈｉｐ Ａ２５３のＰＡＤ３１１ａ，３１１ｂ，３１１ｄ，３１１ｅ，３１１ｇ，３１１ｊ，３１１ｍ、およびＣｈｉｐ Ｂ２５４のＰＡＤ３１２ｈ，３１２ｉは、各々、信号用のＬＥＡＤ３２１ａ，３２１ｂ，３２１ｄ，３２１ｅ，３２１ｇ，３２１ｆ，３２１ｃ，３２１ｈ，３２１ｉに接続されているので、これらのＰＡＤとＬＥＡＤとの間では信号の伝達が行われる。ＰＡＤ３１１ｃ，３１１ｆ，３１１ｎは、電源ＬＥＡＤ３３１ｃに接続されていて、電源ＬＥＡＤ３３１ｃは外部の電源に接続された電源ＬＥＡＤ３３１ａ，３３１ｂに接続されているので、これらのＰＡＤには電源電圧が供給される。ＰＡＤ３１１ｈ，３１１ｐは、各々、外部の電源に接続された電源ＬＥＡＤ３３１ａ，３３１ｂに接続されているので、これらのＰＡＤには電源電圧が供給される。
【０１３１】
以上のように、この実施の形態９の半導体集積回路装置９は、複数のＰＡＤ（ＰＡＤ３１１ａ〜３１１ｈ，３１１ｊ，３１１ｍ，３１１ｎ，３１１ｐ，３１２ｈ，３１２ｉ）を備えた半導体集積回路チップ（Ｃｈｉｐ Ａ２５３、ＣｈｉｐＢ２５４）と、半導体集積回路チップ（Ｃｈｉｐ Ａ２５３、Ｃｈｉｐ Ｂ２５４）の配列の周囲に配置されたひとつまたは複数のＬＥＡＤ（ＬＥＡＤ３２１ａ〜３２１ｉ，３３１ａ〜３３１ｃ）と、複数のボンディングワイヤ（３５２ａ〜３５２ｈ，３５２ｊ，３５２ｍ，３５２ｎ，３５２ｐ，３５３ｈ，３５３ｉ，３５４ａ，３５４ｂ）とを有し、複数のＬＥＡＤのうちの少なくともひとつのＬＥＡＤ（ＬＥＡＤ３３１ｃ）が、複数のボンディングワイヤのうちの対応するボンディングワイヤ（３５２ｃ，３５２ｆ，３５２ｎ）によって、複数のＰＡＤのうちの２つ以上のＰＡＤ（ＰＡＤ３１１ｃ，３１１ｆ，３１１ｎ）に接続されている。
【０１３２】
更に、この実施の形態９の半導体集積回路装置９は、２つ以上のＰＡＤに接続されたＬＥＡＤ（ＬＥＡＤ３３１ｃ）が、半導体集積回路チップの配列の周囲に沿って延在する部分を含み、２つ以上のＰＡＤに接続されたＬＥＡＤとは別のＬＥＡＤ（ＬＥＡＤ３３１ａ，３３１ｂ）に、ボンディングワイヤ（３５４ａ，３５４ｂ）によって接続されている。
【０１３３】
以上のように、この実施の形態９によれば、複数のＬＥＡＤのうちの少なくともひとつのＬＥＡＤ（ＬＥＡＤ３３１ｃ）が、複数のボンディングワイヤのうちの対応するボンディングワイヤ（３５２ｃ，３５２ｆ，３５２ｎ）によって、複数のＰＡＤのうちの２つ以上のＰＡＤ（ＰＡＤ３１１ｃ，３１１ｆ，３１１ｎ）に接続されるようにしたので、半導体集積回路チップ内の複数のＰＡＤに電源を供給することが可能であるという効果が得られる。
【０１３４】
また、２つ以上のＰＡＤに接続されたＬＥＡＤ（ＬＥＡＤ３３１ｃ）が、半導体集積回路チップの配列の周囲に沿って延在する部分を含み、２つ以上のＰＡＤに接続されたＬＥＡＤとは別のＬＥＡＤ（ＬＥＡＤ３３１ａ，３３１ｂ）に、ボンディングワイヤ（３５４ａ，３５４ｂ）によって接続されるようにしたので、外部の電源に直接接続されないＬＥＡＤから複数のＰＡＤに電源を供給して、従来電源用のＬＥＡＤとして使用されていたＬＥＡＤを信号用のＬＥＡＤとして使用することができるという効果が得られる。
【０１３５】
実施の形態１０．
図１４は、この発明の実施の形態１０による半導体集積回路装置の平面図である。図１５は、この実施の形態１０による半導体集積回路装置の模式図である。図１４において、５０１は半導体集積回路装置であり、２５５は半導体集積回路チップ（Ｃｈｉｐ）である。３３２は、Ｃｈｉｐ２５５の配列の周囲に配置された電源リード（ＬＥＡＤ）であり、３３２ａは、電源ＬＥＡＤ３３２の外向きに延在する部分であり、３３２ｂ，３３２ｃは、電源ＬＥＡＤ３３２のＣｈｉｐ２５５の配列の周囲に沿って延在する部分である。３７０ｊ，３７０ｋ，３７０ｐ，３７０ｕ〜３７０ｘは、Ｃｈｉｐ２５５のパッド（ＰＡＤ）である。３５５ｕ〜３５５ｘはボンディングワイヤである。３０２ｊ，３０２ｋ，３０２ｐ，３０２ｕ〜３０２ｘは、Ｃｈｉｐ ２５５のチップ内配線である。２９２は内部に直流電源（図示されていない）を備えた電流計である。４００はセレクタであり、４１０はレジスタである。図１５において、４２０ａは、ＰＡＤ３７０ｕとＰＡＤ３７０ｖの間の抵抗値を表す抵抗であり、４２０ｂは、ＰＡＤ３７０ｖとＰＡＤ３７０ｗの間の抵抗値を表す抵抗であり、４２０ｃは、ＰＡＤ３７０ｗとＰＡＤ３７０ｕの間の抵抗値を表す抵抗である。
【０１３６】
次に接続について説明する。
ＰＡＤ３７０ｕ，３７０ｖ，３７０ｗ，３７０ｘは、各々、ボンディングワイヤ３５５ｕ，３５５ｖ，３５５ｗ，３５５ｘによって、電源ＬＥＡＤ３３２に接続されている。ＰＡＤ３７０ｕ，３７０ｖ，３７０ｗ，３７０ｘは、各々、チップ内配線３０２ｕ，３０２ｖ，３０２ｗ，３０２ｘによって、セレクタ４００に接続されている。ＰＡＤ３７０ｊ，３７０ｋは電流計２９２に接続されている。ＰＡＤ３７０ｊ，３７０ｋは、各々、チップ内配線３０２ｊ，３０２ｋによってセレクタ４００に接続されている。ＰＡＤ３７０ｐはチップ内配線３０２ｐによってレジスタ４１０に接続されている。
【０１３７】
図１４の半導体集積回路装置では、電源ＬＥＡＤ３３２に加えてもうひとつのＬＥＡＤを設けて、電源ＬＥＡＤ３３２を電源電圧用のＬＥＡＤ（ＶＤＤ）として使用し、もうひとつのＬＥＡＤをグランド用のＬＥＡＤ（ＧＮＤ）として使用するようにしてもよい。
【０１３８】
次に動作について説明する。
Ｃｈｉｐ２５５のＰＡＤ３７０ｕ〜３７０ｘは電源ＬＥＡＤ３２２に接続されているので、これらのＰＡＤには電源電圧が供給される。ＰＡＤ３７０ｐはレジスタ４１０に接続されているので、ＰＡＤ３７０ｐから入力された選択データがレジスタ４１０に入力されて記憶される。電流計２９２が接続されたＰＡＤ３７０ｊおよび３７０ｋは、各々、チップ内配線３０２ｊおよびチップ内配線３０２ｋによってセレクタ４００に接続されているので、レジスタ４１０に記憶された選択データに基づいてセレクタ４００が選択したＰＡＤ３７０ｕ〜３７０ｘのうちの２つのＰＡＤの間を流れる電流が、電流計２９２によって測定される。
【０１３９】
この実施の形態１０での接続テストは以下のようにして行われる。
図１５に示すように、ＰＡＤ３７０ｕ，３７０ｖ，３７０ｗの３つのＰＡＤの間の接続テストを行う場合について説明する。セレクタ４００は、レジスタ４１０に記憶された選択データに基づいて、例えばＰＡＤ３７０ｕとＰＡＤ３７０ｖを選択して、ＰＡＤ３７０ｕが接続されたチップ内配線３０２ｕをチップ内配線３０２ｋに接続し、ＰＡＤ３７０ｖが接続されたチップ内配線３０２ｖをチップ内配線３０２ｊに接続する。これにより、電流計２９２は、ＰＡＤ３７０ｕおよびＰＡＤ３７０ｖに接続されて、ＰＡＤ３７０ｕおよびＰＡＤ３７０ｖ間の抵抗値（抵抗４２０ａが表す値）に応じた電流値が測定される。したがって、ＰＡＤ３７０ｕおよびＰＡＤ３７０ｖが、各々、ボンディングワイヤ３５５ｕおよびボンディングワイヤ３５５ｖによって電源ＬＥＡＤ３３２に接続されている場合の電流値を正常な値として、この正常な値よりも相対的に電流値が低い場合をＰＡＤ３７０ｕおよびＰＡＤ３７０ｖ間の接続が切断されていると判定することにより、接続テストが行われる。セレクタ４００によってその他のＰＡＤの組み合わせが選択された場合も同様に接続テストが行われる。
【０１４０】
以上のように、この実施の形態１０の半導体集積回路装置５０１は、複数のＰＡＤ（ＰＡＤ３７０ｊ，３７０ｋ，３７０ｐ，３７０ｕ〜３７０ｘ）を備えた半導体集積回路チップ（Ｃｈｉｐ２５５）と、半導体集積回路チップ（Ｃｈｉｐ２５５）の配列の周囲に配置されたひとつまたは複数のＬＥＡＤ（電源ＬＥＡＤ３３２）と、複数のボンディングワイヤ（ボンディングワイヤ３５５ｕ〜３５５ｘ）とを有し、複数のＬＥＡＤのうちの少なくともひとつのＬＥＡＤ（電源ＬＥＡＤ３３２）が、複数のボンディングワイヤのうちの対応するボンディングワイヤ（ボンディングワイヤ３５５ｕ〜３５５ｘ）によって、複数のＰＡＤのうちの２つ以上のＰＡＤ（ＰＡＤ３７０ｕ，３７０ｖ，３７０ｗ，３７０ｘ）に接続されている。
【０１４１】
更に、この実施の形態１０の半導体集積回路装置５０１は、２つ以上のＰＡＤに接続されたＬＥＡＤ（電源ＬＥＡＤ３３２）が、半導体集積回路チップ（Ｃｈｉｐ２５５）の配列の周囲に沿って延在する部分（３３２ｂ，３３２ｃ）を含む。
【０１４２】
更に、この実施の形態１０の半導体集積回路装置５０１は、半導体集積回路チップ（Ｃｈｉｐ２５５）が、ひとつのＬＥＡＤに接続された２つ以上のＰＡＤ（ＰＡＤ３７０ｕ〜３７０ｘ）の各々の間の電流を測定して各ＰＡＤ間を接続するボンディングワイヤ（３５５ｕ〜３５５ｘ）の接続テストを行うためのＰＡＤ（ＰＡＤ３７０ｊ，３７０ｋ）を含む。
【０１４３】
更に、この実施の形態１０の半導体集積回路装置５０１は、半導体集積回路チップ（Ｃｈｉｐ２５５）が、測定される２つのＰＡＤを選択するためのセレクタ（４００）を更に有する。
【０１４４】
以上のように、この実施の形態１０によれば、複数のＬＥＡＤのうちの少なくともひとつのＬＥＡＤ（電源ＬＥＡＤ３３２）が、複数のボンディングワイヤのうちの対応するボンディングワイヤ（ボンディングワイヤ３５５ｕ〜３５５ｘ）によって、複数のＰＡＤのうちの２つ以上のＰＡＤ（ＰＡＤ３７０ｕ，３７０ｖ，３７０ｗ，３７０ｘ）に接続されるようにしたので、半導体集積回路チップ内の複数のＰＡＤに電源を供給することが可能であるという効果が得られる。
【０１４５】
また、２つ以上のＰＡＤに接続されたＬＥＡＤ（電源ＬＥＡＤ３３２）が、半導体集積回路チップ（Ｃｈｉｐ２５５）の配列の周囲に沿って延在する部分（３３２ｂ，３３２ｃ）を含むようにしたので、半導体集積回路チップ周辺のどの方向からでも、複数のＰＡＤに電源およびグランドを容易に接続できるという効果が得られる。
【０１４６】
また、半導体集積回路チップ（Ｃｈｉｐ２５５）が、ひとつのＬＥＡＤに接続された２つ以上のＰＡＤ（ＰＡＤ３７０ｕ〜３７０ｘ）の各々の間の電流を測定して各ＰＡＤ間を接続するボンディングワイヤ（３５５ｕ〜３５５ｘ）の接続テストを行うためのＰＡＤ（ＰＡＤ３７０ｊ，３７０ｋ）を含むようにしたので、各ＰＡＤがボンディングワイヤによってＬＥＡＤに接続されているか否かの接続テストを行うことができる効果が得られる。
【０１４７】
また、半導体集積回路チップ（Ｃｈｉｐ２５５）が、測定される２つのＰＡＤを選択するためのセレクタ（４００）を更に有するので、接続テストを行うＰＡＤを選択して電流の測定を行うことができる効果が得られる。
【０１４８】
実施の形態１１．
図１６は、この発明の実施の形態１１による半導体集積回路装置の平面図である。図１６において、５０２は半導体集積回路装置であり、２５６は半導体集積回路チップ（Ｃｈｉｐ）である。４３０ａ〜４３０ｃはＣｈｉｐ２５６のパッド（ＰＡＤ）であり、４８０ａ，４８０ｂ，４８１ａ〜４８１ｅはチップ内配線である。４４０ａ〜４４０ｄは、温度センサーをなすダイオードである。４０１はセレクタであり、４５０は電圧計である。４６０はグランド（ＧＮＤ）である。
【０１４９】
次に接続について説明する。
ダイオード４４０ａ〜４４０ｄは直列接続されていて、ダイオード４４０ａのアノード、ダイオード４４０ｂのアノード、ダイオード４４０ｃのアノード、ダイオード４４０ｄのアノード、およびダイオード４４０ｄのカソードは、各々、チップ内配線４８１ａ，４８１ｂ，４８１ｃ，４８１ｄ，４８１ｅによってセレクタ４０１に接続されている。ダイオード４４０ａのアノードはＰＡＤ４３０ｃにも接続されていて、ダイオード４４０ｄのカソードはグランド（ＧＮＤ）４６０にも接続されている。ＰＡＤ４３０ｃには直列接続されたダイオード４４０ａ〜４４０ｄに電流を流すための外部電源（図示されていない）が接続される。図１６に示すように、直列接続されたダイオード４４０ａ〜４４０ｄは、Ｃｈｉｐ２５６の平面上の一方向に沿って直線状に配置されている。セレクタ４０１はチップ内配線４８０ａおよびチップ内配線４８０ｂによって、ＰＡＤ４３０ａおよびＰＡＤ４３０ｂに接続されていて、ＰＡＤ４３０ａおよびＰＡＤ４３０ｂ間には電圧計４５０が接続されている。セレクタ４０１にはレジスタ（図示されていない）が接続されていて、このレジスタにはＰＡＤ（図示されていない）が接続されている。
【０１５０】
次に動作について説明する。
セレクタ４０１はレジスタ（図示されていない）に記憶された選択データに基づいて、ダイオード４４０ａ〜４４０ｄのいずれかひとつのダイオードを選択するために、チップ内配線４８１ａ〜４８１ｅのうちの一組のチップ内配線を、ＰＡＤ４３０ａおよびＰＡＤ４３０ｂに接続されたチップ内配線４８０ａおよびチップ内配線４８０ｂに接続する。電圧計４５０は、セレクタ４０１を介してＰＡＤ４３０ａおよびＰＡＤ４３０ｂに接続された一組のチップ内配線が接続されたダイオードのアノード・カソード間の電圧を測定する。電圧計４５０によって測定された電圧から、セレクタ４０１によって選択されたダイオードが配置された場所のＣｈｉｐ２５６の温度を知ることができる。セレクタ４０１は、レジスタ（図示されていない）に記憶された選択データに基づいて、ダイオード４４０ａ〜４４０ｄのうちの連続して接続された２つ以上のダイオードを選択して、これら連続して接続された２つ以上のダイオードの全体の電圧を電圧計４５０で測定することもできる。
【０１５１】
以上のように、この実施の形態１１の半導体集積回路装置５０２は、複数のＰＡＤ（ＰＡＤ４３０ａ〜４３０ｃ）を備えた半導体集積回路チップ（Ｃｈｉｐ２５６）と、半導体集積回路チップ（Ｃｈｉｐ２５６）内の温度分布を測定するための複数の温度センサー（４４０ａ〜４４０ｄ）とを有する。
【０１５２】
更に、この実施の形態１１の半導体集積回路装置５０２は、複数の温度センサー（４４０ａ〜４４０ｄ）が、直列接続された複数の温度センサーからなる列として半導体集積回路チップ内に配置されている。
【０１５３】
更に、この実施の形態１１の半導体集積回路装置５０２は、半導体集積回路チップ（Ｃｈｉｐ２５６）が、温度センサー（４４０ａ〜４４０ｄ）を選択するためのセレクタ（４０１）を更に有する。
【０１５４】
以上のように、この実施の形態１１によれば、半導体集積回路チップ（Ｃｈｉｐ２５６）内の温度分布を測定するための複数の温度センサー（４４０ａ〜４４０ｄ）を有するので、半導体集積回路チップ（Ｃｈｉｐ２５６）内の温度分布を知ることで、半導体集積回路チップ（Ｃｈｉｐ２５６）内の温度分布の想定をして半導体集積回路チップのサイズを縮小化することができる効果が得られる。
【０１５５】
また、複数の温度センサー（４４０ａ〜４４０ｄ）が、直列接続された複数の温度センサーからなる列として半導体集積回路チップ内に配置されているので、温度センサーからなる列に沿った場所の温度分布を知ることができる効果が得られる。
【０１５６】
また、半導体集積回路チップ（Ｃｈｉｐ２５６）が、温度センサー（４４０ａ〜４４０ｄ）を選択するためのセレクタ（４０１）を更に有するので、各温度センサーが配置された場所の温度を測定できる効果が得られる。
【０１５７】
実施の形態１２．
図１７は、この発明の実施の形態１２による半導体集積回路装置の平面図である。図１７において、５０３は半導体集積回路装置であり、２５７は半導体集積回路チップ（Ｃｈｉｐ）である。４３１ａ〜４３１ｃはＣｈｉｐ２５７のパッド（ＰＡＤ）であり、４８２ａ，４８２ｂ，４８３ａ〜４８１ｅ，４８４ａ〜４８４ｃ，４８５ａ〜４８５ｃ，４８６はチップ内配線である。４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄは、温度センサーをなすダイオードである。４０２はセレクタであり、４５１は電圧計である。４６１ａ〜４６１ｃはグランド（ＧＮＤ）である。４７０はスイッチである。
【０１５８】
次に接続について説明する。
ダイオード４４１ａ〜４４１ｄは直列接続されていて、ダイオード４４１ａのアノード、ダイオード４４１ｂのアノード、ダイオード４４１ｃのアノード、ダイオード４４１ｄのアノード、およびダイオード４４１ｄのカソードは、各々、チップ内配線４８３ａ，４８３ｂ，４８３ｃ，４８３ｄ，４８３ｅによってセレクタ４０２に接続されている。ダイオード４４２ａ〜４４２ｄ、およびダイオード４４３ａ〜４４３ｄは、各々、直列接続されていて、ダイオード４４１ａ〜４４１ｄと同様にセレクタ４０２に接続されている。ダイオード４４１ａのアノードはチップ内配線４８４ａによってスイッチ４７０にも接続されていて、ダイオード４４１ｄのカソードはチップ内配線４８５ａによってグランド（ＧＮＤ）４６１ａにも接続されている。ダイオード４４２ａのアノードはチップ内配線４８４ｂによってスイッチ４７０にも接続されていて、ダイオード４４２ｄのカソードはチップ内配線４８５ｂによってグランド（ＧＮＤ）４６１ｂにも接続されている。ダイオード４４３ａのアノードはチップ内配線４８４ｃによってスイッチ４７０にも接続されていて、ダイオード４４３ｄのカソードはチップ内配線４８５ｃによってグランド（ＧＮＤ）４６１ｃにも接続されている。図１７に示すように、直列接続されたダイオード４４１ａ〜４４１ｄ、直列接続されたダイオード４４２ａ〜４４２ｄ、および直列接続されたダイオード４４３ａ〜４４３ｄは、各々、Ｃｈｉｐ２５７の平面上の一方向に沿って直線状に配置された複数の温度センサーからなる列を構成し、これら複数の温度センサーからなる列が、互いに並列接続されてＣｈｉｐ２５７の平面上の前記一方向と直交する方向に沿って配置されている。セレクタ４０２はチップ内配線４８２ａおよびチップ内配線４８２ｂによって、ＰＡＤ４３１ａおよびＰＡＤ４３１ｂに接続されていて、ＰＡＤ４３１ａおよびＰＡＤ４３１ｂ間には電圧計４５１が接続されている。セレクタ４０２にはレジスタ（図示されていない）が接続されていて、このレジスタにはＰＡＤ（図示されていない）が接続されている。スイッチ４７０はチップ内配線４８６によってＰＡＤ４３１ｃに接続されている。ＰＡＤ４３１ｃには直列接続されたダイオード４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄに電流を流すための外部電源（図示されていない）が接続される。
【０１５９】
次に動作について説明する。
スイッチ４７０はレジスタ（図示されていない）に記憶された選択データに基づいて、直列接続されたダイオードからなる列４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄのいずれかひとつの列を選択するために、チップ内配線４８４ａ〜４８４ｃのいずれかひとつをＰＡＤ４３１ｃに接続する。セレクタ４０２はレジスタ（図示されていない）に記憶された選択データに基づいて、スイッチ４７０によって選択された直列接続されたダイオードの列のいずれかひとつのダイオードを選択するために、チップ内配線４８３ａ〜４８３ｅのうちの一組のチップ内配線を、ＰＡＤ４３１ａおよびＰＡＤ４３１ｂに接続されたチップ内配線４８２ａおよびチップ内配線４８２ｂに接続する。電圧計４５１は、セレクタ４０２を介してＰＡＤ４３１ａおよびＰＡＤ４３１ｂに接続された一組のチップ内配線が接続されたダイオードのアノード・カソード間の電圧を測定する。電圧計４５１によって測定された電圧から、セレクタ４０２によって選択されたダイオードが配置された場所のＣｈｉｐ２５７の温度を知ることができる。セレクタ４０２は、レジスタ（図示されていない）に記憶された選択データに基づいて、スイッチ４７０によって選択された直列接続されたダイオードの列の連続して接続された２つ以上のダイオードを選択して、これら連続して接続された２つ以上のダイオードの全体の電圧を電圧計４５１で測定することもできる。
【０１６０】
以上のように、この実施の形態１２の半導体集積回路装置５０３は、複数のＰＡＤ（ＰＡＤ４３１ａ〜４３１ｃ）を備えた半導体集積回路チップ（Ｃｈｉｐ２５７）と、半導体集積回路チップ（Ｃｈｉｐ２５７）内の温度分布を測定するための複数の温度センサー（４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄ）とを有する。
【０１６１】
更に、この実施の形態１２の半導体集積回路装置５０３は、複数の温度センサー（４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄ）が、直列接続された複数の温度センサーからなる列が互いに並列接続された複数の列（４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄ）として半導体集積回路チップ内に配置されている
【０１６２】
更に、この実施の形態１２の半導体集積回路装置５０３は、半導体集積回路チップ（Ｃｈｉｐ２５７）が、温度センサーからなる列を選択するためのスイッチ（４７０）と、各列の温度センサーを選択するためのセレクタ（４０２）とを更に有する。
【０１６３】
以上のように、この実施の形態１２によれば、半導体集積回路チップ（Ｃｈｉｐ２５７）内の温度分布を測定するための複数の温度センサー（４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄ）を有するので、半導体集積回路チップ（Ｃｈｉｐ２５７）内の温度分布を知ることで、半導体集積回路チップ（Ｃｈｉｐ２５７）内の温度分布の想定をして半導体集積回路チップのサイズを縮小化することができる効果が得られる。
【０１６４】
また、複数の温度センサー（４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄ）が、直列接続された複数の温度センサーからなる列が互いに並列接続された複数の列（４４１ａ〜４４１ｄ，４４２ａ〜４４２ｄ，４４３ａ〜４４３ｄ）として半導体集積回路チップ内に配置されているので、温度センサーからなる列の各々の列に沿った場所の温度分布を知ることができる効果が得られる。
【０１６５】
また、半導体集積回路チップ（Ｃｈｉｐ２５７）が、温度センサーからなる列を選択するためのスイッチ（４７０）と、各列の温度センサーを選択するためのセレクタ（４０２）とを更に有するので、各温度センサーが配置された場所の温度を測定できる効果が得られる。
【０１６６】
【発明の効果】
以上のように、この発明によれば、複数の信号用第１ボンディングワイヤは、一方の半導体集積回路チップをまたぐことがないように接続されて、もう一方の半導体集積回路チップのパッドと信号用リードとの間の配線をするように構成し、かつ、一方の半導体集積回路チップには互いに交差する２本の信号用配線を含ませたので、パッドとリードとのボンディングワによる接続を容易かつ確実にするという効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体集積回路装置の平面図である。
【図２】 この発明の実施の形態２による半導体集積回路装置の平面図である。
【図３】 この発明の実施の形態３による半導体集積回路装置の平面図である。
【図４】 図３の線ＩＶ−ＩＶに沿った断面図である。
【図５】 図３の線Ｖ−Ｖに沿った断面図である。
【図６】 この発明の実施の形態４による半導体集積回路装置の平面図である。
【図７】 図６の線ＶＩＩ−ＶＩＩに沿った断面図である。
【図８】 この発明の実施の形態５による半導体集積回路装置の平面図である。
【図９】 図８の線ＩＸ−ＩＸに沿った断面図である。
【図１０】 この発明の実施の形態６による半導体集積回路装置の平面図である。
【図１１】 この発明の実施の形態７による半導体集積回路装置の平面図である。
【図１２】 この発明の実施の形態８による半導体集積回路装置の平面図である。
【図１３】 この発明の実施の形態９による半導体集積回路装置の平面図である。
【図１４】 この発明の実施の形態１０による半導体集積回路装置の平面図である。
【図１５】 この発明の実施の形態１０による半導体集積回路装置の模式図である。
【図１６】 この発明の実施の形態１１による半導体集積回路装置の平面図である。
【図１７】 この発明の実施の形態１２による半導体集積回路装置の平面図である。
【図１８】 従来のＳＩＰの半導体集積回路装置（従来例１）の平面図である。
【図１９】 従来のＳＩＰの半導体集積回路装置（従来例２）の平面図である。
【符号の説明】
１，２，３，４，５，６，７，８，９ 半導体集積回路装置、１０，１１，１２，１３，１４，１５，１６ ボンディングＰＡＤ、２０，２１，２２，２３，２４ Ｃｈｉｐ Ａ、３０，３１，３２，３３，３４，３５ Ｃｈｉｐ Ｂ、４０ａ〜４０ｅ ＰＡＤ、４１ａ〜４１ｅ ＰＡＤ、４２ａ〜４２ｄ ＰＡＤ、５０ａ〜５０ｄ ＬＥＡＤ、６０ａ〜６０ｅ ボンディングワイヤ、６１ａ〜６１ｄ ボンディングワイヤ、７０ａ 配線素子、７０ｂ ドライバ素子、７０ｃ レシーバ素子、７０ｄ 双方向バッファ素子、８０，８１，８２ Ｉ／Ｆ Ｃｈｉｐ、９０ａ〜９０ｄ ＰＡＤ、９１ａ〜９１ｄ ＰＡＤ、９２ａ〜９２ｅ ＰＡＤ、９３ａ〜９３ｅ ＰＡＤ、９４ａ〜９４ｅ ＰＡＤ、９５ａ〜９５ｅ ＰＡＤ、９６ａ〜９６ｄ ＰＡＤ、１００ａ〜１００ｄ ＬＥＡＤ、１１０ａ〜１１０ｄ ボンディングワイヤ、１１１ａ〜１１１ｅ ボンディングワイヤ、１１２ａ〜１１２ｅ ボンディングワイヤ、１１３ａ〜１１３ｄ ボンディングワイヤ、１２０ａ，１２１ａ 配線素子、１２０ｂ，１２１ｂ ドライバ素子、１２０ｃ，１２１ｃ レシーバ素子、１２０ｄ，１２１ｄ 双方向バッファ素子、１３０ 高さ調整用 Ｃｈｉｐ、１４０ａ〜１４０ｊ ＰＡＤ、１４１ａ〜１４１ｊ ＰＡＤ、１４２ａ〜１４２ｄ，１４２ｆ〜１４２ｊ ＰＡＤ、１５０ａ〜１５０ｄ，１５０ｆ〜１５０ｊ ＬＥＡＤ、１６０ａ〜１６０ｊ ボンディングワイヤ、１６１ａ〜１６１ｄ，１６１ｆ〜１６１ｊ ボンディングワイヤ、１７０ａ 配線素子、１７０ｂ ドライバ素子、１７０ｃ レシーバ素子、１７０ｄ 双方向バッファ素子、１８０ａ〜１８０ｈ ＰＡＤ、１８１ａ，１８１ｃ，１８１ｅ，１８１ｇ，１８１ｈ ＰＡＤ、１８２ｂ，１８２ｄ，１８２ｆ ＰＡＤ、１８３ｂ，１８３ｄ，１８３ｆ ＰＡＤ、１８４ａ，１８４ｃ，１８４ｅ，１８４ｇ ＰＡＤ、１９０ａ〜１９０ｇ ＬＥＡＤ、２００ａ〜２００ｈ ボンディングワイヤ、２０１ａ〜２０１ｇ ボンディングワイヤ、２１０ａ 配線素子、２１０ｂ ドライバ素子、２１０ｃ レシーバ素子、２１０ｄ 双方向バッファ素子、２２０ａ〜２２０ｄ ＰＡＤ、２２１ｂ ＰＡＤ、２２２ｂ ＰＡＤ、２３０ａ〜２３０ｄ ＬＥＡＤ、２４０ａ〜２４０ｄ ボンディングワイヤ、２４１ｂ ボンディングワイヤ、２５０，２５１，２５２ Ｃｈｉｐ、２５３ Ｃｈｉｐ Ａ、２５４ Ｃｈｉｐ Ｂ、２５５，２５６，２５７ Ｃｈｉｐ、２６０ａ〜２６０ｄ ＰＡＤ、２６１ａ〜２６１ｅ ＰＡＤ、２７０ａ〜２７０ｄ ＬＥＡＤ、２７１ａ〜２７１ｄ ＬＥＡＤ、２８０ａ，２８０ｂ ボンディングワイヤ、２８１ａ，２８１ｂ ボンディングワイヤ、２９０，２９１，２９２ 電流計、３００ａ，３００ｂ，３００ｃ チップ内配線、３０１ａ〜３０１ｄ チップ内配線、３０２ｊ，３０２ｋ，３０２ｐ，３０２ｕ，３０２ｖ，３０２ｗ，３０２ｘ チップ内配線、３１０ａ，３１０ｂ，３１０ｃ，３１０ｄ，３１０ｊ，３１０ｋ，３１０ｌ，３１０ｒ，３１０ｕ，３１０ｖ，３１０ｗ ＰＡＤ、３１１ａ〜３１１ｈ，３１１ｊ，３１１ｍ，３１１ｎ，３１１ｐ ＰＡＤ、３１２ｈ，３１２ｉ ＰＡＤ、３２０ｋ，３２０ｌ，３２０ｒ ＬＥＡＤ、３２１ａ〜３２１ｉ ＬＥＡＤ、３３０ａ，３３０ｂ ＶＤＤ、３３０ａ１，３３０ｂ１ 外向きに延在する部分、３３０ａ２，３３０ａ３，３３０ｂ２，３３０ｂ３ 周囲に沿って延在する部分、３３１ａ，３３１ｂ，３３１ｃ 電源ＬＥＡＤ、３３２ 電源ＬＥＡＤ、３３２ａ 外向きに延在する部分、３３２ｂ，３３２ｃ 周囲に沿って延在する部分、３４０ａ，３４０ｂ ＧＮＤ、３４０ａ１，３４０ｂ１ 外向きに延在する部分、３４０ａ２，３４０ａ３，３４０ｂ２，３４０ｂ３周囲に沿って延在する部分、３５０ａ〜３５０ｄ，３５０ｊ〜３５０ｌ，３５０ｒ，３５０ｕ〜３５０ｗ ボンディングワイヤ、３５１ａ，３５１ｂ ボンディングワイヤ、３５２ａ〜３５２ｈ，３５２ｊ，３５２ｍ，３５２ｎ，３５２ｐボンディングワイヤ、３５３ｈ，３５３ｉ ボンディングワイヤ、３５４ａ，３５４ｂ ボンディングワイヤ、３５５ｕ〜３５５ｘ ボンディングワイヤ、３６０ａ，３６０ｂ ボンディングＰＡＤ固定用ＬＥＡＤ、３６１ａ，３６１ｂ ボンディングＰＡＤ固定用ＬＥＡＤ、３７０ｊ，３７０ｋ，３７０ｐ，３７０ｕ〜３７０ｘ ＰＡＤ、４００，４０１，４０２ セレクタ、４１０ レジスタ、４２０ａ 抵抗ＲＡ、４２０ｂ 抵抗ＲＢ、４２０ｃ 抵抗ＲＣ、４３０ａ〜４３０ｃ ＰＡＤ、４３１ａ〜４３１ｃ ＰＡＤ、４４０ａ〜４４０ｄ ダイオード、４４１ａ〜４４１ｄ ダイオード、４４２ａ〜４４２ｄ ダイオード、４４３ａ〜４４３ｄ ダイオード、４５０，４５１ 電圧計、４６０ ＧＮＤ、４６１ａ〜４６１ｃ ＧＮＤ、４７０ スイッチ、４８０ａ，４８０ｂ チップ内配線、４８１ａ〜４８１ｅ チップ内配線、４８２ａ，４８２ｂ チップ内配線、４８３ａ〜４８３ｅ チップ内配線、４８４ａ〜４８４ｃ チップ内配線、４８５ａ〜４８５ｃ チップ内配線、４８６ チップ内配線、５０１，５０２，５０３ 半導体集積回路装置。

Claims (3)

  1. 互いに近接配置された第１の半導体集積回路チップおよび第２の半導体集積回路チップと、前記第２の半導体集積回路チップを介して前記第１の半導体集積回路チップに電気的に接続される複数の信号用リードとを備えた半導体集積回路装置であって、
    前記第２の半導体集積回路チップをまたぐことなく配置されて、前記第１の半導体集積回路チップと前記第２の半導体集積回路チップとを直接接続する複数の信号用第１ボンディングワイヤと、
    前記第２の半導体集積回路チップと前記複数の信号用リードとの間に配置されて、前記第２の半導体集積回路チップと前記複数の信号用リードとを電気的に接続する複数の信号用第２ボンディングワイヤと、
    前記第２の半導体集積回路チップに設けられて、前記複数の信号用第１ボンディングワイヤを前記複数の信号用第２ボンディングワイヤに電気的に接続する複数の信号用配線と、
    を有し、
    前記複数の信号用配線は、互いに交差した２本の信号用配線を含み、
    前記第１の半導体集積回路チップと前記複数の信号用リードとの間での信号の授受は、前記複数の信号用第１ボンディングワイヤと、前記複数の信号用配線と、前記複数の信号用第２ボンディングワイヤとを介して行われる、
    ことを特徴とする半導体集積回路装置。
  2. 前記第２の半導体集積回路チップと前記複数の信号用リードとは、前記複数の信号用第２ボンディングワイヤにより直接接続されていることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記第２の半導体集積回路チップは、前記第１の半導体集積回路チップと前記複数の信号用リードとを電気的に接続するインターフェース機能を有することを特徴とする請求項１または２に記載の半導体集積回路装置。
JP2001369085A 2001-12-03 2001-12-03 半導体集積回路装置 Expired - Fee Related JP3886793B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2001369085A JP3886793B2 (ja) 2001-12-03 2001-12-03 半導体集積回路装置
US10/160,189 US20030102556A1 (en) 2001-12-03 2002-06-04 Semiconductor integrated circuit device
DE10235251A DE10235251A1 (de) 2001-12-03 2002-08-01 Integrierte Halbleiterschaltungseinrichtung
KR10-2002-0045724A KR100491234B1 (ko) 2001-12-03 2002-08-02 반도체 집적 회로 장치
US11/078,585 US7148567B2 (en) 2001-12-03 2005-03-14 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369085A JP3886793B2 (ja) 2001-12-03 2001-12-03 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2003168702A JP2003168702A (ja) 2003-06-13
JP3886793B2 true JP3886793B2 (ja) 2007-02-28

Family

ID=19178552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001369085A Expired - Fee Related JP3886793B2 (ja) 2001-12-03 2001-12-03 半導体集積回路装置

Country Status (4)

Country Link
US (2) US20030102556A1 (ja)
JP (1) JP3886793B2 (ja)
KR (1) KR100491234B1 (ja)
DE (1) DE10235251A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
JP4357344B2 (ja) * 2004-04-16 2009-11-04 株式会社ルネサステクノロジ 半導体装置
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP2006049586A (ja) * 2004-08-05 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US7443011B2 (en) * 2006-02-10 2008-10-28 Marvell International Technology Ltd. System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
WO2009081225A1 (en) * 2007-12-24 2009-07-02 Nokia Corporation Thermal sensors for stacked dies
JP2010010653A (ja) * 2008-05-26 2010-01-14 Panasonic Corp 回路基板、リードフレーム、半導体装置及びその製造方法
US20110108974A1 (en) * 2009-11-06 2011-05-12 Mediatek Inc. Power and signal distribution of integrated circuits
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
JP2013093483A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 半導体装置及びその製造方法
JP5752657B2 (ja) * 2012-09-10 2015-07-22 株式会社東芝 半導体装置
CN104637911B (zh) 2013-11-08 2019-07-05 恩智浦美国有限公司 具有路由基板的基于引线框架的半导体装置
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US20150221592A1 (en) * 2014-02-03 2015-08-06 Chetan Verma Semiconductor device with package-level decoupling capacitors formed with bond wires
US10135545B2 (en) * 2016-06-20 2018-11-20 Oclaro Japan, Inc. Optical receiver module and optical module
KR102455427B1 (ko) * 2017-12-20 2022-10-17 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030152A (ja) 1983-07-28 1985-02-15 Toshiba Corp 集積回路
JPS6173359A (ja) 1984-09-18 1986-04-15 Fujitsu Ltd 半導体装置
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH04273451A (ja) * 1991-02-28 1992-09-29 Nippon Steel Corp 半導体装置
JP2936799B2 (ja) 1991-05-27 1999-08-23 トヨタ自動車株式会社 樹脂封止型マルチチップパッケージ
JPH05343609A (ja) 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP2861686B2 (ja) 1992-12-02 1999-02-24 日本電気株式会社 マルチチップモジュール
JPH0783035B2 (ja) * 1993-02-01 1995-09-06 日本電気株式会社 半導体装置
US5625235A (en) * 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
JPH1032306A (ja) 1996-05-13 1998-02-03 Matsushita Electric Ind Co Ltd 半導体装置
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
JPH10335366A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 半導体装置
JP3191743B2 (ja) 1997-09-30 2001-07-23 富士ゼロックス株式会社 機能変更可能な半導体装置
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
JP2000068316A (ja) * 1998-08-21 2000-03-03 Sony Corp 集積回路装置
JP2000223657A (ja) 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
JP3062691B1 (ja) 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6777785B1 (en) 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6441501B1 (en) * 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
KR20030009627A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 수평 이중 실장한 반도체 칩 패키지

Also Published As

Publication number Publication date
KR20030047689A (ko) 2003-06-18
DE10235251A1 (de) 2003-06-18
JP2003168702A (ja) 2003-06-13
US20030102556A1 (en) 2003-06-05
KR100491234B1 (ko) 2005-05-25
US20050156305A1 (en) 2005-07-21
US7148567B2 (en) 2006-12-12

Similar Documents

Publication Publication Date Title
JP3886793B2 (ja) 半導体集積回路装置
TWI517709B (zh) 影像感測器，主機控制器，影像感測器系統，執行包含於影像感測器系統中之邏輯之方法及其有形非暫時性機器可存取媒體
US5777383A (en) Semiconductor chip package with interconnect layers and routing and testing methods
US7233065B2 (en) Semiconductor device having capacitors for reducing power source noise
EP2053655A3 (en) Chip scale package using large ductile solder balls
US8536713B2 (en) System in package with heat sink
CA2218307A1 (en) Three dimensional packaging configuration for multi-chip module assembly
JP2005019765A (ja) 半導体装置
JP2001523400A (ja) チップ間ボンディングを有する集積回路パッケージおよびその方法
EP1580810A2 (en) A semiconductor device with a plurality of ground planes
CN110501628A (zh) 多通道封装及其测试装置和测试方法
US6777785B1 (en) Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US5703402A (en) Output mapping of die pad bonds in a ball grid array
GB2353401A (en) An integrated circuit package incorporating a capacitive sensor probe
EP1099953B1 (en) Semiconductor device with testing capability
JP6621943B2 (ja) アクティブ・バイ・アクティブプログラマブルデバイス
JPH021148A (ja) 半導体チップパッケージ
US6657292B2 (en) Package board for multiple-pin ball grid array package, multiple-pin ball grid array package, and semiconductor device
Puttlitz et al. C-4/CBGA comparison with other MLC single chip package alternatives
US7429703B2 (en) Methods and apparatus for integrated circuit device power distribution via internal wire bonds
JPH118277A (ja) 半導体集積回路
US11959938B2 (en) Package substrate, apparatus for testing power supply noise and method for testing power supply noise
Hirt et al. Early footprint comparison for area I/O packages and first level interconnect
KR20240050033A (ko) 메모리 패키지 및 메모리 패키지를 포함하는 메모리 모듈
Gwennap Alternative packages emerge for processors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061122

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees