JP5752657B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5752657B2 JP5752657B2 JP2012198792A JP2012198792A JP5752657B2 JP 5752657 B2 JP5752657 B2 JP 5752657B2 JP 2012198792 A JP2012198792 A JP 2012198792A JP 2012198792 A JP2012198792 A JP 2012198792A JP 5752657 B2 JP5752657 B2 JP 5752657B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- chip
- circuit
- esd protection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
ESD対策の評価のために、従来より、機器あるいはモジュールのレベルで、HBM(ヒューマンボディモデル)、MM(マシーンモデル)に基づく、ESD耐性評価が行われる。例えば、評価対象の機器あるいはモジュールに対して、HBMでは、2KV〜3KVの電圧が印加され、MMでは、200Vの電圧が印加されて、ESD耐性評価が行われる。
図1は、本実施形態に係わる半導体装置のチップレイアウトイメージを示す図である。図2は、本実施形態の半導体装置が半導体パッケージに搭載された状態を説明するための図である。
パッド2c1と2c2のそれぞれは、2つのダイオードDp,Dnと抵抗Rを含むESD保護回路12に接続されている。図3に示すように、パッド2c1と2c2は、それぞれ、抵抗Rの一端が接続された2つのダイオードDpとDnの接続点P1とP2に接続されている。
すなわち、複数(ここでは2つ)のESD保護回路12が、1つのパッド2cに1つのESD保護回路12が対応するように、2つのパッド2c1,2c2に接続されている。
すなわち、I/O回路13は、2つのESD保護回路12の出力端同士が接続された接続部である接続点Pcに接続され、2つのパッド2c1,2c2に入力された入力信号が入力される。
I/O回路13は、トランジスタと抵抗を含むバッファ回路、あるいは入出力変換回路などである。I/O回路13の出力は、ロジック回路4に入力される。
次に、図1乃至図3に示したチップ1の動作について説明する。
各外部電極102に入力された1つの入力信号は、2本の信号線であるボンディングワイヤ101を介して2つのパッド2c1、2c2に入力される。
図4は、本実施形態の半導体装置の変形例1の構成を説明するための回路図である。図4では、1つの入力信号が入力される2つのパッド2c1,2c2のみが示されている。図4に示すように、パッド2c1,2c2間には、スイッチSWが設けられている。スイッチSWの両端がパッド2c1と2c2に接続されている。スイッチSWの開閉は、スイッチ制御信号CSによって制御される。スイッチSWがスイッチ制御信号CSによって閉じられると、2つのパッド2c1,2c2間は、導通する。
図5は、本実施形態の半導体装置の変形例1において、1つのパッド2c1に対して複数のESD保護回路12が設けられている構成を説明するための回路図である。すなわち、図5に示すように、パッド2c2が無くてもスイッチSWを閉じることにより1つの入力信号は並列にESD保護回路12へ入力されるため、ESD耐性は向上する。
上述した図1及び図2の場合、チップ1Aに設けられる複数のパッドは、チップ1Aの二辺に沿って1列に並ぶように配置されているが、本変形例2では、2つのパッド2c1,2c2の内の一方は、チップ1Aの一辺に直交する方向に配置される。
本変形例3では、1つの入力信号に対するパッド2cが4つになったときには、図7において点線で示すように、1つの入力信号に対する4つのパッド2cが、チップ1Bの縁に沿って2つ、かつチップ1Bの縁に直交する方向に沿って2つ設けられるように、配設される。
Claims (2)
- 複数の第1のパッドと、
前記複数の第1のパッドにボンディングワイヤにより接続された第2のパッドと、
前記複数の第1のパッドに、1つの前記第1のパッドに1つのESD保護回路が対応するように、接続された複数のESD保護回路と、
前記複数のESD保護回路の出力端同士が接続された接続部に接続され、前記複数の第1のパッドに入力された少なくとも1つの入力信号を入力するI/O回路と、
前記複数の第1のパッド間に設けられたスイッチ部と、
前記スイッチ部の開閉を制御するスイッチ制御信号を出力するスイッチ制御部と、
を有する半導体装置。 - 複数の第1のパッドと、
前記複数の第1のパッドに、1つの前記第1のパッドに1つのESD保護回路が対応するように、接続された複数のESD保護回路と、
前記複数のESD保護回路の出力端同士が接続された接続部に接続され、前記複数の第1のパッドに入力された少なくとも1つの入力信号を入力するI/O回路と、
前記複数の第1のパッド間に設けられたスイッチ部と、
前記スイッチ部の開閉を制御するスイッチ制御信号を出力するスイッチ制御部と、
を有する半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198792A JP5752657B2 (ja) | 2012-09-10 | 2012-09-10 | 半導体装置 |
US13/780,000 US20140071567A1 (en) | 2012-09-10 | 2013-02-28 | Semiconductor device |
CN201310318354.6A CN103681654A (zh) | 2012-09-10 | 2013-07-26 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012198792A JP5752657B2 (ja) | 2012-09-10 | 2012-09-10 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014053566A JP2014053566A (ja) | 2014-03-20 |
JP5752657B2 true JP5752657B2 (ja) | 2015-07-22 |
Family
ID=50233057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012198792A Expired - Fee Related JP5752657B2 (ja) | 2012-09-10 | 2012-09-10 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140071567A1 (ja) |
JP (1) | JP5752657B2 (ja) |
CN (1) | CN103681654A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190133964A (ko) * | 2018-05-24 | 2019-12-04 | 삼성전자주식회사 | 반도체 장치 및 이를 포함하는 반도체 패키지 |
KR102515645B1 (ko) * | 2018-11-01 | 2023-03-30 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 집적 회로 정전기 방전 버스 구조체 및 제조 방법 |
WO2020191749A1 (zh) * | 2019-03-28 | 2020-10-01 | 华为技术有限公司 | 一种半导体器件、芯片封装结构以及电子设备 |
CN113703099A (zh) * | 2020-05-21 | 2021-11-26 | 青岛海信宽带多媒体技术有限公司 | 一种光模块 |
TWM614698U (zh) * | 2020-12-23 | 2021-07-21 | 威鋒電子股份有限公司 | 開關晶片 |
CN214588833U (zh) * | 2020-12-23 | 2021-11-02 | 威锋电子股份有限公司 | 开关芯片 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669080B2 (ja) * | 1985-01-31 | 1994-08-31 | 株式会社東芝 | 半導体集積回路装置 |
JPH03217052A (ja) * | 1990-01-23 | 1991-09-24 | Takehide Shirato | 半導体保護回路装置 |
JPH0786518A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置 |
US6459343B1 (en) * | 1999-02-25 | 2002-10-01 | Formfactor, Inc. | Integrated circuit interconnect system forming a multi-pole filter |
JP2000260948A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 半導体装置 |
JP3886793B2 (ja) * | 2001-12-03 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2003309179A (ja) * | 2002-04-16 | 2003-10-31 | Fujitsu Ltd | 半導体集積回路及び半導体装置 |
US7138814B2 (en) * | 2003-11-21 | 2006-11-21 | Agere Systems Inc. | Integrated circuit with controllable test access to internal analog signal pads of an area array |
CN100444384C (zh) * | 2006-01-23 | 2008-12-17 | 中国科学院微电子研究所 | 采用电感实现的射频信号集成静电释放保护电路 |
JP2008166628A (ja) * | 2006-12-29 | 2008-07-17 | Denso Corp | 半導体装置の保護回路 |
US8329510B2 (en) * | 2008-03-25 | 2012-12-11 | Bridge Semiconductor Corporation | Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer |
JP5343510B2 (ja) * | 2008-10-29 | 2013-11-13 | ミツミ電機株式会社 | 半導体装置 |
KR20110081442A (ko) * | 2010-01-08 | 2011-07-14 | 주식회사 실리콘웍스 | 패드 내부에 전하 공유 스위치를 형성한 구조의 디스플레이 패널 구동 회로 |
JP5355499B2 (ja) * | 2010-06-03 | 2013-11-27 | 株式会社東芝 | 半導体装置 |
JP5167335B2 (ja) * | 2010-12-22 | 2013-03-21 | 株式会社日立製作所 | 半導体装置 |
-
2012
- 2012-09-10 JP JP2012198792A patent/JP5752657B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-28 US US13/780,000 patent/US20140071567A1/en not_active Abandoned
- 2013-07-26 CN CN201310318354.6A patent/CN103681654A/zh not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
CN103681654A (zh) | 2014-03-26 |
JP2014053566A (ja) | 2014-03-20 |
US20140071567A1 (en) | 2014-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5752657B2 (ja) | 半導体装置 | |
JP4707095B2 (ja) | 半導体回路 | |
JP5301231B2 (ja) | 半導体装置 | |
US11552072B2 (en) | Electronic discharge device and split multi rail network with symmetrical layout design technique | |
US10263417B2 (en) | Transient voltage suppressing integrated circuit | |
KR100996174B1 (ko) | 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로 | |
US8773825B2 (en) | Semiconductor integrated circuit device | |
JP2008091808A (ja) | 半導体集積回路 | |
JP2014030321A (ja) | 半導体装置 | |
US8569835B2 (en) | Semiconductor device | |
JP2008147376A (ja) | 半導体装置 | |
Gossner | Design for ESD protection at its limits | |
US20200373295A1 (en) | Integrated device for protection from electrostatic discharges | |
US6291879B1 (en) | Integrated circuit chip with improved locations of overvoltage protection elements | |
JP5657264B2 (ja) | 半導体集積回路装置 | |
JP4442109B2 (ja) | 半導体集積回路装置 | |
KR100610025B1 (ko) | 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치 | |
WO2021171408A1 (ja) | 半導体集積回路装置 | |
JP6163393B2 (ja) | Esd保護回路 | |
JP5742235B2 (ja) | 接続部品 | |
JP2009088396A (ja) | 配線基板 | |
JP5455151B2 (ja) | 半導体装置 | |
CN116072669A (zh) | 半导体器件 | |
JPWO2021171408A5 (ja) | ||
JP2011146641A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150520 |
|
LAPS | Cancellation because of no payment of annual fees |