JPH0786518A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0786518A JPH0786518A JP23113493A JP23113493A JPH0786518A JP H0786518 A JPH0786518 A JP H0786518A JP 23113493 A JP23113493 A JP 23113493A JP 23113493 A JP23113493 A JP 23113493A JP H0786518 A JPH0786518 A JP H0786518A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- bonding pad
- overvoltage protection
- signal bonding
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の小型化・高速化に対応して、低
容量化される過電圧保護手段が信号用ボンディングパッ
ドのそれぞれに接続されている半導体装置の場合でも、
サージによる過電圧破壊を防止することができ、信頼性
を向上できる半導体装置を提供することを目的とする。 【構成】 入来するサージを接地端子に放電する過電圧
保護手段４が複数の信号用ボンディングパッド３のそれ
ぞれに接続されている半導体装置において、上記の信号
用ボンディングパッド３相互間を、半導体装置の電源オ
フ時には接続し、電源オン時には接続しない開閉手段１
を有する。
容量化される過電圧保護手段が信号用ボンディングパッ
ドのそれぞれに接続されている半導体装置の場合でも、
サージによる過電圧破壊を防止することができ、信頼性
を向上できる半導体装置を提供することを目的とする。 【構成】 入来するサージを接地端子に放電する過電圧
保護手段４が複数の信号用ボンディングパッド３のそれ
ぞれに接続されている半導体装置において、上記の信号
用ボンディングパッド３相互間を、半導体装置の電源オ
フ時には接続し、電源オン時には接続しない開閉手段１
を有する。
Description
【０００１】
【産業上の利用分野】本発明は、入来するサージを接地
端子に放電する過電圧保護手段が複数の信号用ボンディ
ングパッドのそれぞれに接続されている半導体装置の改
良に関する。特に、半導体装置の小型化・高速化に対応
して低容量化される過電圧保護手段を有する半導体装置
の場合でも、サージによる過電圧破壊を防止することが
でき、信頼性を向上できる半導体装置を提供することを
目的とする改良に関する。
端子に放電する過電圧保護手段が複数の信号用ボンディ
ングパッドのそれぞれに接続されている半導体装置の改
良に関する。特に、半導体装置の小型化・高速化に対応
して低容量化される過電圧保護手段を有する半導体装置
の場合でも、サージによる過電圧破壊を防止することが
でき、信頼性を向上できる半導体装置を提供することを
目的とする改良に関する。
【０００２】
【従来の技術】人体に帯電した静電気が、半導体装置へ
の人体の接近に伴って、半導体装置のボンディングパッ
ドに放電し、このときのサージによる過電圧に起因して
半導体装置が破壊されることがある。
の人体の接近に伴って、半導体装置のボンディングパッ
ドに放電し、このときのサージによる過電圧に起因して
半導体装置が破壊されることがある。
【０００３】このように、半導体装置のボンディングパ
ッドに入来するサージによる破壊を防止するために、ボ
ンディングパッドにはサージ吸収用の過電圧保護手段が
接続される。
ッドに入来するサージによる破壊を防止するために、ボ
ンディングパッドにはサージ吸収用の過電圧保護手段が
接続される。
【０００４】以下に、従来技術に係る過電圧保護手段を
有する半導体装置について説明する。
有する半導体装置について説明する。
【０００５】図５は従来技術に係る半導体装置の回路構
成図である。
成図である。
【０００６】図５参照 図において、３は信号用ボンディングパッドである。４
は、このボンディングパッド３に入来するサージを接地
端子に放電することによって、サージによるパッドの電
位の過上昇を防止する過電圧保護手段であり、例えば図
示のように、ソースがボンディングパッド３に接続さ
れ、ドレインとゲートとが接地された電界効果トランジ
スタである。５1 ・５2 ・５3 は内部回路である。
は、このボンディングパッド３に入来するサージを接地
端子に放電することによって、サージによるパッドの電
位の過上昇を防止する過電圧保護手段であり、例えば図
示のように、ソースがボンディングパッド３に接続さ
れ、ドレインとゲートとが接地された電界効果トランジ
スタである。５1 ・５2 ・５3 は内部回路である。
【０００７】信号用ボンディングパッド３に入来したサ
ージに対して、過電圧保護手段４が有する寄生容量がボ
ンディングパッド３と接地端子間を低インピーダンスと
し、サージを容易に接地端子に放電することが可能であ
り、信号用ボンディングパッド３の電位、換言すれば、
内部回路５の入力端子電位の過上昇を抑制することがで
きる。
ージに対して、過電圧保護手段４が有する寄生容量がボ
ンディングパッド３と接地端子間を低インピーダンスと
し、サージを容易に接地端子に放電することが可能であ
り、信号用ボンディングパッド３の電位、換言すれば、
内部回路５の入力端子電位の過上昇を抑制することがで
きる。
【０００８】
【発明が解決しようとする課題】ところが、近年、半導
体装置の小型化・高速化に対する要求が強く、従来技術
に係る過電圧保護手段をもってしてはこの要求を満足さ
せることが困難となり、過電圧保護手段の低容量化が必
要となった。その結果、過電圧保護手段による、信号用
ボンディングパッド電位の過上昇抑制が必ずしも十分で
はなくなり、内部回路や過電圧保護手段自身の破壊を発
生する場合があると云う欠点が従来技術にはある。
体装置の小型化・高速化に対する要求が強く、従来技術
に係る過電圧保護手段をもってしてはこの要求を満足さ
せることが困難となり、過電圧保護手段の低容量化が必
要となった。その結果、過電圧保護手段による、信号用
ボンディングパッド電位の過上昇抑制が必ずしも十分で
はなくなり、内部回路や過電圧保護手段自身の破壊を発
生する場合があると云う欠点が従来技術にはある。
【０００９】本発明の目的は、この欠点を解消すること
にあり、半導体装置の小型化・高速化に対応して低容量
化される過電圧保護手段を有する半導体装置の場合で
も、サージによる過電圧破壊を防止することができ、信
頼性を向上できる半導体装置を提供することにある。
にあり、半導体装置の小型化・高速化に対応して低容量
化される過電圧保護手段を有する半導体装置の場合で
も、サージによる過電圧破壊を防止することができ、信
頼性を向上できる半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】上記の目的は、下記のい
ずれの手段をもっても達成される。
ずれの手段をもっても達成される。
【００１１】第１の手段は、入来するサージを接地端子
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
相互間を、前記の半導体装置の電源オフ時には接続し、
電源オン時には接続しない開閉手段（１）を有する半導
体装置である。
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
相互間を、前記の半導体装置の電源オフ時には接続し、
電源オン時には接続しない開閉手段（１）を有する半導
体装置である。
【００１２】第２の手段は、入来するサージを接地端子
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
相互間、前記の信号用ボンディングパッド（３）と電源
用ボンディングパッド（６）の相互間及び電源用ボンデ
ィングパッド（６）相互間を、前記の半導体装置の電源
オフ時には接続し、電源オン時には接続しない開閉手段
（１）を有する半導体装置である。
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
相互間、前記の信号用ボンディングパッド（３）と電源
用ボンディングパッド（６）の相互間及び電源用ボンデ
ィングパッド（６）相互間を、前記の半導体装置の電源
オフ時には接続し、電源オン時には接続しない開閉手段
（１）を有する半導体装置である。
【００１３】第３の手段は、入来するサージを接地端子
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
相互間及び前記の信号用ボンディングパッド（３）と電
源配線（７）との相互間を、前記の半導体装置の電源オ
フ時には接続し、電源オン時には接続しない開閉手段
（１）・（２）を有する半導体装置である。
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
相互間及び前記の信号用ボンディングパッド（３）と電
源配線（７）との相互間を、前記の半導体装置の電源オ
フ時には接続し、電源オン時には接続しない開閉手段
（１）・（２）を有する半導体装置である。
【００１４】第４の手段は、入来するサージを接地端子
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
のそれぞれと電源配線（７）との相互間を、前記の半導
体装置の電源オフ時には接続し、電源オン時には接続し
ない開閉手段（２）を有する半導体装置である。
に放電する過電圧保護手段（４）が複数の信号用ボンデ
ィングパッド（３）のそれぞれに接続されている半導体
装置において、前記の信号用ボンディングパッド（３）
のそれぞれと電源配線（７）との相互間を、前記の半導
体装置の電源オフ時には接続し、電源オン時には接続し
ない開閉手段（２）を有する半導体装置である。
【００１５】
【作用】本発明に係る半導体装置においては、半導体装
置の電源オフ時には、信号用ボンディングパッドのそれ
ぞれに接続されている過電圧保護手段が開閉手段によっ
て並列接続されるか、この並列接続された過電圧保護手
段に更に電源配線の有する寄生容量が並列接続されるか
するので、いずれのボンディングパッドにおいても従来
技術に比して著しく増大した容量が接続されているのと
等価であり、したがって、入来サージによるボンディン
グパッドの電位過上昇を十分に防止することができる。
また、半導体装置の電源オン時には、上記の開閉手段に
よって、信号用ボンディングパッド相互間、信号用ボン
ディングパッドと電源配線または電源用ボンディングパ
ッドとの相互間の絶縁は確保される。上記の開閉手段と
して、例えば、デプリーション型電界効果トランジスタ
を使用することができる。開閉手段の付加による信号用
ボンディングパッドにおける容量増加は微小であり、半
導体装置の高速性等の動作特性に影響はない。
置の電源オフ時には、信号用ボンディングパッドのそれ
ぞれに接続されている過電圧保護手段が開閉手段によっ
て並列接続されるか、この並列接続された過電圧保護手
段に更に電源配線の有する寄生容量が並列接続されるか
するので、いずれのボンディングパッドにおいても従来
技術に比して著しく増大した容量が接続されているのと
等価であり、したがって、入来サージによるボンディン
グパッドの電位過上昇を十分に防止することができる。
また、半導体装置の電源オン時には、上記の開閉手段に
よって、信号用ボンディングパッド相互間、信号用ボン
ディングパッドと電源配線または電源用ボンディングパ
ッドとの相互間の絶縁は確保される。上記の開閉手段と
して、例えば、デプリーション型電界効果トランジスタ
を使用することができる。開閉手段の付加による信号用
ボンディングパッドにおける容量増加は微小であり、半
導体装置の高速性等の動作特性に影響はない。
【００１６】
【実施例】以下、図面を参照して、本発明の４実施例に
係る、過電圧保護手段を有する半導体装置について説明
する。
係る、過電圧保護手段を有する半導体装置について説明
する。
【００１７】図１は、本発明の第１実施例（請求項１に
対応）に係る半導体装置の回路構成図である。
対応）に係る半導体装置の回路構成図である。
【００１８】図１参照 図において、１は本発明の要旨に係る開閉手段であり、
本実施例ではデプリーション型電界効果トランジスタで
ある。このトランジスタ１は信号用ボンディングパッド
３の相互間に挿入され、そのソースは一方の信号用ボン
ディングパッドに接続され、ドレインは他方の信号用ボ
ンディングパッドに接続され、ゲートは、半導体装置の
電源オン時には負の電圧を供給し、電源オフ時には無電
圧となる制御電源ＶＢＢに接続されている。４は、上記
の信号用ボンディングパッド３に入来するサージを接地
端子に放電することによって、サージによるパッドの電
位の過上昇を防止する過電圧保護手段であり、本実施例
ではソースが上記の信号用ボンディングパッド３に接続
され、ドレインとゲートが接地された電界効果トランジ
スタである。５1 ・５2 ・５3 は内部回路である。
本実施例ではデプリーション型電界効果トランジスタで
ある。このトランジスタ１は信号用ボンディングパッド
３の相互間に挿入され、そのソースは一方の信号用ボン
ディングパッドに接続され、ドレインは他方の信号用ボ
ンディングパッドに接続され、ゲートは、半導体装置の
電源オン時には負の電圧を供給し、電源オフ時には無電
圧となる制御電源ＶＢＢに接続されている。４は、上記
の信号用ボンディングパッド３に入来するサージを接地
端子に放電することによって、サージによるパッドの電
位の過上昇を防止する過電圧保護手段であり、本実施例
ではソースが上記の信号用ボンディングパッド３に接続
され、ドレインとゲートが接地された電界効果トランジ
スタである。５1 ・５2 ・５3 は内部回路である。
【００１９】つぎに、本実施例に係る半導体装置の動作
について説明する。半導体装置の電源オフ時には、全て
の電界効果トランジスタ１のゲート電圧は零となるの
で、トランジスタ１は全てオンし、信号用ボンディング
パッド３は相互に短絡する。その結果、いずれの信号用
ボンディングパッド３にも上記の過電圧保護手段が全て
並列に接続され、容量の大きい過電圧保護手段を接続し
たのと等価となるから、入来するサージに対して十分な
過電圧保護能力を持つことになる。また、半導体装置の
電源オン時には、全ての電界効果トランジスタ１のゲー
トに負電圧ＶＢＢが印加されるので、トランジスタ１は
全てオフし、信号用ボンディングパッド３は相互に絶縁
され、半導体装置は通常に動作できる。
について説明する。半導体装置の電源オフ時には、全て
の電界効果トランジスタ１のゲート電圧は零となるの
で、トランジスタ１は全てオンし、信号用ボンディング
パッド３は相互に短絡する。その結果、いずれの信号用
ボンディングパッド３にも上記の過電圧保護手段が全て
並列に接続され、容量の大きい過電圧保護手段を接続し
たのと等価となるから、入来するサージに対して十分な
過電圧保護能力を持つことになる。また、半導体装置の
電源オン時には、全ての電界効果トランジスタ１のゲー
トに負電圧ＶＢＢが印加されるので、トランジスタ１は
全てオフし、信号用ボンディングパッド３は相互に絶縁
され、半導体装置は通常に動作できる。
【００２０】図２は、本発明の第２実施例（請求項２に
対応）に係る半導体装置の回路構成図である。
対応）に係る半導体装置の回路構成図である。
【００２１】図２参照 図において、６は電源用ボンディングパッドであり、Ｖ
ＣＣ電源用及びＶＳＳ電源用である。５01・５02は内部
回路である。他の符号の説明は第１実施例の場合と同一
なので省略する。
ＣＣ電源用及びＶＳＳ電源用である。５01・５02は内部
回路である。他の符号の説明は第１実施例の場合と同一
なので省略する。
【００２２】本実施例が第１実施例と相違する点は、本
実施例においては、第１実施例に、さらに、信号用ボン
ディングパッド３と電源用ボンディングパッド６の相互
間及び電源用ボンディングパッド６相互間にも開閉手段
１を有する点のみである。
実施例においては、第１実施例に、さらに、信号用ボン
ディングパッド３と電源用ボンディングパッド６の相互
間及び電源用ボンディングパッド６相互間にも開閉手段
１を有する点のみである。
【００２３】信号用ボンディングパッド３と電源用ボン
ディングパッド６の相互間及び電源用ボンディングパッ
ド６相互間に追加された開閉手段１も他の開閉手段１と
同様に動作するので、電源用ボンディングパッド６に接
続されている電源配線の寄生容量が、半導体装置の電源
オフ時に過電圧保護手段４に並列に接続される結果、信
号用ボンディングパッド３における容量は第１実施例の
場合に比し増加し、サージによる過電圧をより抑制する
ことができる。半導体装置の電源オン時には、追加され
た開閉手段１はオフされるので、問題は生じない。
ディングパッド６の相互間及び電源用ボンディングパッ
ド６相互間に追加された開閉手段１も他の開閉手段１と
同様に動作するので、電源用ボンディングパッド６に接
続されている電源配線の寄生容量が、半導体装置の電源
オフ時に過電圧保護手段４に並列に接続される結果、信
号用ボンディングパッド３における容量は第１実施例の
場合に比し増加し、サージによる過電圧をより抑制する
ことができる。半導体装置の電源オン時には、追加され
た開閉手段１はオフされるので、問題は生じない。
【００２４】図３は、本発明の第３実施例（請求項３に
対応）に係る半導体装置の回路構成図である。
対応）に係る半導体装置の回路構成図である。
【００２５】図３参照 図において、２は、信号用ボンディングパッド３とチッ
プ上の電源配線７との相互間を、半導体装置の電源オフ
時には接続し、電源オン時には接続しない開閉手段であ
り、本実施例ではデプリーション型電界効果トランジス
タである。その他の符号の説明は第１実施例の場合と同
一である。
プ上の電源配線７との相互間を、半導体装置の電源オフ
時には接続し、電源オン時には接続しない開閉手段であ
り、本実施例ではデプリーション型電界効果トランジス
タである。その他の符号の説明は第１実施例の場合と同
一である。
【００２６】本実施例は第２実施例と同一目的のため
に、信号用ボンディングパッド３と電源配線７との相互
間に開閉手段２を挿入したものである。開閉手段２は第
２実施例における追加された開閉手段１と同様に動作す
る。したがって第２実施例と同一の利益を享受すること
ができる。
に、信号用ボンディングパッド３と電源配線７との相互
間に開閉手段２を挿入したものである。開閉手段２は第
２実施例における追加された開閉手段１と同様に動作す
る。したがって第２実施例と同一の利益を享受すること
ができる。
【００２７】図４は、本発明の第４実施例（請求項４に
対応）に係る半導体装置の回路構成図である。
対応）に係る半導体装置の回路構成図である。
【００２８】図４参照 図における符号の説明は第３実施例の場合と同一なので
省略する。
省略する。
【００２９】本実施例が第３実施例と相違する点は、本
実施例においては第３実施例における開閉手段１が省略
されている点のみである。開閉手段１が省略されている
ので、それぞれの信号用ボンディングパッド３に接続さ
れている過電圧保護手段４は電源オフ時に直接、並列接
続されるのではなく、電源配線７の一部を介して、他の
信号用ボンディングパッド３の過電圧保護手段４が並列
に接続される。換言すれば、電源配線７の一部と過電圧
保護手段４の直列接続回路が並列接続される。したがっ
て、電源配線７が長い場合には、電源配線７のインダク
タンスの存在が並列接続される容量を減ずる結果にな
る。よって、本実施例は電源配線長が比較的短い場合に
第３実施例に比して半導体装置を小型化できる点で有効
である。
実施例においては第３実施例における開閉手段１が省略
されている点のみである。開閉手段１が省略されている
ので、それぞれの信号用ボンディングパッド３に接続さ
れている過電圧保護手段４は電源オフ時に直接、並列接
続されるのではなく、電源配線７の一部を介して、他の
信号用ボンディングパッド３の過電圧保護手段４が並列
に接続される。換言すれば、電源配線７の一部と過電圧
保護手段４の直列接続回路が並列接続される。したがっ
て、電源配線７が長い場合には、電源配線７のインダク
タンスの存在が並列接続される容量を減ずる結果にな
る。よって、本実施例は電源配線長が比較的短い場合に
第３実施例に比して半導体装置を小型化できる点で有効
である。
【００３０】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置は、複数の信号用ボンディングパッドの相互間
を、半導体装置の電源オフ時には接続し、電源オン時に
は接続しない開閉手段を有するか、複数の信号用ボンデ
ィングパッドの相互間と信号用ボンディングパッドと電
源用ボンディングパッドの相互間と電源用ボンディング
パッド相互間とを、半導体装置の電源オフ時には接続
し、電源オン時には接続しない開閉手段を有するか、複
数の信号用ボンディングパッド相互間及び信号用ボンデ
ィングパッドと電源配線の相互間を、半導体装置の電源
オフ時には接続し、電源オン時には接続しない開閉手段
を有するか、複数の信号用ボンディングパッドのそれぞ
れと電源配線との相互間を、半導体装置の電源オフ時に
は接続し、電源オン時には接続しない開閉手段を有する
ことゝされているので、電源オフ時にはいずれの信号用
ボンディングパッドにも全ての過電圧保護手段が並列に
接続されるか、この過電圧保護手段の並列接続回路にさ
らに電源配線の寄生容量が並列に接続されることになる
ので、個々の過電圧保護手段が低容量でも、信号用ボン
ディングパッドに入来するサージによる過電圧発生を十
分に防止することができる。しかも、半導体装置の電源
オン時には信号用ボンディングパッド相互間、信号用ボ
ンディングパッドと電源用ボンディングパッドの相互
間、電源用ボンディングパッド相互間、信号用ボンディ
ングパッドと電源配線との相互間は絶縁されるので通常
の運転が可能である。
体装置は、複数の信号用ボンディングパッドの相互間
を、半導体装置の電源オフ時には接続し、電源オン時に
は接続しない開閉手段を有するか、複数の信号用ボンデ
ィングパッドの相互間と信号用ボンディングパッドと電
源用ボンディングパッドの相互間と電源用ボンディング
パッド相互間とを、半導体装置の電源オフ時には接続
し、電源オン時には接続しない開閉手段を有するか、複
数の信号用ボンディングパッド相互間及び信号用ボンデ
ィングパッドと電源配線の相互間を、半導体装置の電源
オフ時には接続し、電源オン時には接続しない開閉手段
を有するか、複数の信号用ボンディングパッドのそれぞ
れと電源配線との相互間を、半導体装置の電源オフ時に
は接続し、電源オン時には接続しない開閉手段を有する
ことゝされているので、電源オフ時にはいずれの信号用
ボンディングパッドにも全ての過電圧保護手段が並列に
接続されるか、この過電圧保護手段の並列接続回路にさ
らに電源配線の寄生容量が並列に接続されることになる
ので、個々の過電圧保護手段が低容量でも、信号用ボン
ディングパッドに入来するサージによる過電圧発生を十
分に防止することができる。しかも、半導体装置の電源
オン時には信号用ボンディングパッド相互間、信号用ボ
ンディングパッドと電源用ボンディングパッドの相互
間、電源用ボンディングパッド相互間、信号用ボンディ
ングパッドと電源配線との相互間は絶縁されるので通常
の運転が可能である。
【００３１】したがって、本発明は、半導体装置の小型
化・高速化に対応して低容量化される過電圧保護手段を
有する半導体装置の場合でも、入来するサージによる過
電圧破壊を防止することができ、信頼性を向上できる半
導体装置を提供することができる。
化・高速化に対応して低容量化される過電圧保護手段を
有する半導体装置の場合でも、入来するサージによる過
電圧破壊を防止することができ、信頼性を向上できる半
導体装置を提供することができる。
【図１】本発明の第１実施例に係る半導体装置の回路構
成図である。
成図である。
【図２】本発明の第２実施例に係る半導体装置の回路構
成図である。
成図である。
【図３】本発明の第３実施例に係る半導体装置の回路構
成図である。
成図である。
【図４】本発明の第４実施例に係る半導体装置の回路構
成図である。
成図である。
【図５】従来技術に係る半導体装置の回路構成図であ
る。
る。
１ 開閉手段 ２ 開閉手段 ３ 信号用ボンディングパッド ４ 過電圧保護手段 ５1 ・５2 ・５3 ・５01・５02 内部回路 ６ 電源用ボンディングパッド ７ 電源配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/06 9170−4Ｍ Ｈ０１Ｌ 27/06 ３１１ Ｃ
Claims (4)
- 【請求項１】 入来するサージを接地端子に放電する過
電圧保護手段（４）が複数の信号用ボンディングパッド
（３）のそれぞれに接続されてなる半導体装置におい
て、 前記信号用ボンディングパッド（３）相互間を、前記半
導体装置の電源オフ時には接続し、電源オン時には接続
しない開閉手段（１）を有することを特徴とする半導体
装置。 - 【請求項２】 入来するサージを接地端子に放電する過
電圧保護手段（４）が複数の信号用ボンディングパッド
（３）のそれぞれに接続されてなる半導体装置におい
て、 前記信号用ボンディングパッド（３）相互間、前記信号
用ボンディングパッド（３）と電源用ボンディングパッ
ド（６）の相互間及び電源用ボンディングパッド（６）
相互間を、前記半導体装置の電源オフ時には接続し、電
源オン時には接続しない開閉手段（１）を有することを
特徴とする半導体装置。 - 【請求項３】 入来するサージを接地端子に放電する過
電圧保護手段（４）が複数の信号用ボンディングパッド
（３）のそれぞれに接続されてなる半導体装置におい
て、 前記信号用ボンディングパッド（３）相互間及び前記信
号用ボンディングパッド（３）と電源配線（７）との相
互間を、前記半導体装置の電源オフ時には接続し、電源
オン時には接続しない開閉手段（１）・（２）を有する
ことを特徴とする半導体装置。 - 【請求項４】 入来するサージを接地端子に放電する過
電圧保護手段（４）が複数の信号用ボンディングパッド
（３）のそれぞれに接続されてなる半導体装置におい
て、 前記信号用ボンディングパッド（３）のそれぞれと電源
配線（７）との相互間を、前記半導体装置の電源オフ時
には接続し、電源オン時には接続しない開閉手段（２）
を有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23113493A JPH0786518A (ja) | 1993-09-17 | 1993-09-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23113493A JPH0786518A (ja) | 1993-09-17 | 1993-09-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786518A true JPH0786518A (ja) | 1995-03-31 |
Family
ID=16918819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23113493A Withdrawn JPH0786518A (ja) | 1993-09-17 | 1993-09-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786518A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053566A (ja) * | 2012-09-10 | 2014-03-20 | Toshiba Corp | 半導体装置 |
-
1993
- 1993-09-17 JP JP23113493A patent/JPH0786518A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014053566A (ja) * | 2012-09-10 | 2014-03-20 | Toshiba Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5345357A (en) | ESD protection of output buffers | |
| US5473500A (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US6040968A (en) | EOS/ESD protection for high density integrated circuits | |
| US7589945B2 (en) | Distributed electrostatic discharge protection circuit with varying clamp size | |
| US20040218322A1 (en) | ESD protection circuits for mixed-voltage buffers | |
| US5345356A (en) | ESD protection of output buffers | |
| US5644460A (en) | Multi-rail electrostatic discharge protection device | |
| US10454269B2 (en) | Dynamically triggered electrostatic discharge cell | |
| US5663678A (en) | ESD protection device | |
| JP2003031672A (ja) | 半導体集積回路装置 | |
| JP3780896B2 (ja) | 半導体集積回路装置 | |
| US20220294213A1 (en) | Esd protection circuit | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JP3327060B2 (ja) | 半導体回路装置 | |
| JPH0212027B2 (ja) | ||
| JPH0786518A (ja) | 半導体装置 | |
| US6628488B2 (en) | Electrostatic discharge protection circuit | |
| US7564665B2 (en) | Pad ESD spreading technique | |
| JP3025373B2 (ja) | 半導体集積回路 | |
| JPH0379120A (ja) | 入力保護回路 | |
| JP3997857B2 (ja) | 半導体集積回路装置 | |
| US5608594A (en) | Semiconductor integrated circuit with surge-protected output MISFET's | |
| JPH0494568A (ja) | 半導体集積回路装置 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JP2752680B2 (ja) | 半導体集積回路装置の過電圧吸収回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |