JP2008166628A - 半導体装置の保護回路 - Google Patents

半導体装置の保護回路 Download PDF

Info

Publication number
JP2008166628A
JP2008166628A JP2006356825A JP2006356825A JP2008166628A JP 2008166628 A JP2008166628 A JP 2008166628A JP 2006356825 A JP2006356825 A JP 2006356825A JP 2006356825 A JP2006356825 A JP 2006356825A JP 2008166628 A JP2008166628 A JP 2008166628A
Authority
JP
Japan
Prior art keywords
protection
bonding pad
pch
nch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006356825A
Other languages
English (en)
Inventor
Naoo Okumura
直雄 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006356825A priority Critical patent/JP2008166628A/ja
Publication of JP2008166628A publication Critical patent/JP2008166628A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 半導体装置の小型化と静電破壊耐圧の向上とを両立することができる半導体装置の保護回路を実現する。
【解決手段】 保護回路２３において、Ｐｃｈ保護用ボンディングパッド１６の下方にＰｃｈ保護ダイオード１４を、Ｎｃｈ保護用ボンディングパッド１７の下方にＮｃｈ保護ダイオード１５を個別に形成することにより、Ｐｃｈ保護回路２１及びＮｃｈ保護回路２２が形成されているため、各ボンディングパッドの下方に、作動しない保護回路が形成されることがない。これにより、保護回路２３が占める面積を小さくすることができ、半導体装置１０の小型化に寄与することができる。各ボンディングパッドの下方の領域を有効に利用しているため、Ｐｃｈ保護ダイオード１４及びＮｃｈ保護ダイオード１５の形成面積を増大させることができるので、静電耐圧を向上させることができる。
【選択図】 図１

Description

この発明は、保護ダイオードを用いて構成されている静電破壊防止のための半導体装置の保護回路に関する。
従来、半導体装置において、外部端子に接続されるボンディングパットに対して静電破壊防止のための保護回路として保護ダイオードを用いた回路が形成されている。例えば、入出力回路に接続された信号端子では、出力回路を構成するＭＯＳＦＥＴなどの入出力端子に接続されたドレインとウェルとの間の寄生ダイオードが保護ダイオードとして利用されている。
しかし、半導体装置の小型化の要請により、入出力回路を構成するＭＯＳＦＥＴなどの素子回路も微細化されることにより寄生ダイオードの面積が小さくなり、静電破壊耐圧低下の原因となっている。
そこで、例えば特許文献１には、ボンディングパッドの下層の半導体基板に保護ダイオードを形成することにより、保護ダイオードの面積を確保し、静電破壊耐圧低下を防止する技術が開示されている。
特開２００２−８３９３３号公報
このような半導体装置の保護回路において、ボンディングパッドの下層の半導体表面部には、Ｎ型拡散層が形成されたＰ型ウェル領域とＰ型拡散層が形成されたＮ型ウェル領域との２つの領域が設けられ、信号ピンに対応したボンディングパッドと、電源端子Ｖｃｃに対応したボンディングパッドと、回路の接地電位ＧＮＤに対応したボンディングパッドとがコンタクトによりそれぞれ接続される。ここで、Ｐ型ウェル領域とＮ型ウェル領域とは、各ボンディングパッドに共通に設けられているため、電源端子Ｖｃｃに対応したボンディングパッドの下部のＰ型ウェル領域と、接地電位ＧＮＤに対応したボンディングパッドの下部のＮ型ウェル領域と、が使用していない領域となり、無駄な領域が生じるので、半導体装置の小型化を阻害するという問題があった。
そこで、本発明は、半導体装置の小型化と静電破壊耐圧の向上とを両立することができる半導体装置の保護回路を実現することを目的とする。
この発明は、上記目的を達成するため、請求項１に記載の発明では、半導体基板に形成された正の電位から内部回路を保護するための第１の保護ダイオードと負の電位から内部回路を保護するための第２の保護ダイオードとを、外部端子と当該内部回路との間に挿入して形成された保護回路であって、前記第１の保護ダイオードの上方には前記第１の保護ダイオードに対応した第１のボンディングパッドが、前記第２の保護ダイオードの上方には前記第２の保護ダイオードに対応した第２のボンディングパッドが、それぞれ設けられており、前記第１のボンディングパッドと前記第１のボンディングパッドとが、同一の前記外部端子に電気的に接続されて構成される、という技術的手段を用いる。
請求項１に記載の発明によれば、第１のボンディングパッドの下方に第１の保護ダイオードを、第２のボンディングパッドの下方に第２の保護ダイオードを個別に形成することにより、保護回路が形成されているため、第１のボンディングパッド及び第２の保護用ボンディングパッドの下方に、作動しない保護回路が形成されることがない。これにより、半導体装置において保護回路が占める面積を小さくすることができ、半導体装置の小型化に寄与することができる。
また、第１のボンディングパッド及び第２のボンディングパッドの下方の領域を有効に利用しているため、第１の保護ダイオードまたは第２の保護ダイオードの形成面積を増大させることができるので、静電耐圧を向上させることができる。
これにより、半導体装置の小型化と静電破壊耐圧の向上とを両立することができる半導体装置の保護回路を実現することができる。
請求項２に記載の発明では、請求項１に記載の半導体装置の保護回路において、前記第１のボンディングパッドと前記第２のボンディングパッドとの少なくとも一方が複数個前記外部端子に電気的に接続されて形成されている、という技術的手段を用いる。
請求項２に記載の発明によれば、第１のボンディングパッドと第２のボンディングパッドとの少なくとも一方が複数個外部端子に電気的に接続されているため、外部端子に接続する第１のボンディングパッド及び第２のボンディングパッドの数を変えることにより、容易に静電耐圧の調整を行うことができる。
請求項３に記載の発明では、半導体チップに、請求項１または請求項２に記載の半導体装置の保護回路であって、複数の前記外部端子に対して、それぞれ電気的に接続される前記第１のボンディングパッドと前記第２のボンディングパッドとの個数の組合せが異なる複数の前記保護回路が形成されている、という技術的手段を用いる。
請求項３に記載の発明によれば、複数の外部端子に対して、それぞれ電気的に接続される第１のボンディングパッドと第２のボンディングパッドとの個数の組合せが異なる複数の保護回路が、半導体チップに形成されているため、複数の外部端子に異なる静電耐圧を割り当てることができるので、１つの半導体チップで静電耐圧の水準を容易に振ることができ、新しい半導体製造プロセスによる開発期間を短縮することに寄与することができる。
この発明に係る半導体装置の保護回路について、図を参照して説明する。図１は、半導体装置の保護回路の説明図である。図１（Ａ）は、保護回路の平面説明図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。図２は、保護回路の等価回路図である。図２（Ａ）は、Ｐｃｈ保護回路の等価回路図であり、図２（Ｂ）は、Ｎｃｈ保護回路の等価回路図であり、図２（Ｃ）は、半導体装置の保護回路の等価回路図である。
図１に示すように、本発明の保護回路を備えた半導体装置１０は、半導体チップ１１に内部回路１２、図示しないオンチップの素子及び論理回路部などが搭載されて構成されている。
保護回路は、正の電位を逃がすＰｃｈ保護回路２１及び負の電位を逃がすＮｃｈ保護回路２２の２種類の保護回路と外部端子であるリード１３とにより構成されている。
Ｐｃｈ保護回路２１に用いるＰｃｈ保護ダイオード１４及びＮｃｈ保護回路２２に用いるＮｃｈ保護ダイオード１５は、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の下方の半導体基板１１ａの領域を用いてそれぞれ形成されている。各ボンディングパッドは、下方に保護ダイオードが形成されないボンディングパッドも含め、半導体チップ１１の端部に沿って一列に並んで配置されている。図１には、複数のボンディングパッドのうち、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７を１つずつ例示的に示す。
Ｐｃｈ保護ダイオード１４は、Ｐｃｈ保護用ボンディングパッド１６と電源Ｖｃｃとの間に形成されている。
Ｐｃｈ保護用ボンディングパッド１６の下方の半導体基板１１ａ表面には、Ｐｃｈ保護用ボンディングパッド１６と同程度の大きさでＮ型ウェル１４ａが形成されている。Ｎ型ウェル１４ａにはＰ型拡散層１４ｂが形成されており、Ｎ型ウェル１４ａとＰ型拡散層１４ｂとによりＰｃｈ保護ダイオード１４が構成される。ここで、Ｎ型ウェル１４ａは、図示しない配線により電源Ｖｃｃに接続されている。
Ｐ型拡散層１４ｂは、コンタクト１８を介してＰｃｈ保護用ボンディングパッド１６と接続されている。また、Ｐｃｈ保護用ボンディングパッド１６はワイヤボンディングによりワイヤ１９を介してリード１３に接続されている。
Ｐｃｈ保護用ボンディングパッド１６は、配線２０を介して内部回路１２に電気的に接続されている。
上記の構成により、図２（Ａ）に示すＰｃｈ保護回路２１が形成される。Ｐｃｈ保護回路２１は、リード１３に正の電位の静電気が印加された場合、Ｐｃｈ保護ダイオード１４がＯＮし、電気的ストレスを電源Ｖｃｃに逃がすことができるので、内部回路１２の構成素子を静電破壊から保護することができる。
Ｎｃｈ保護ダイオード１５は、Ｎｃｈ保護用ボンディングパッド１７と接地電位ＧＮＤとの間に形成されている。
Ｎｃｈ保護用ボンディングパッド１７の下方の半導体基板１１ａ表面には、Ｎｃｈ保護用ボンディングパッド１７と同程度の大きさでＰ型ウェル１５ａが形成されている。Ｐ型ウェル１５ａにはＮ型拡散層１５ｂが形成されており、Ｐ型ウェル１５ａとＮ型拡散層１５ｂとによりＮｃｈ保護ダイオード１５が構成される。
Ｎ型拡散層１５ｂは、コンタクト１８を介してＮｃｈ保護用ボンディングパッド１７と接続されている。また、Ｎｃｈ保護用ボンディングパッド１７はＰｃｈ保護用ボンディングパッド１６が接続されたリードと同じリード１３にワイヤ１９を介して接続されている。
Ｎｃｈ保護用ボンディングパッド１７は、配線２０を介して内部回路１２に電気的に接続されている。
上記の構成により、図２（Ｂ）に示すＮｃｈ保護回路２２が形成される。Ｎｃｈ保護回路２２は、リード１３に負の電位の静電気が印加された場合、Ｎｃｈ保護ダイオード１５がＯＮし、電気的ストレスを半導体基板１１ａ（ＧＮＤ）に逃がすことができるので、内部回路１２の構成素子を静電破壊から保護することができる。
Ｐｃｈ保護回路２１とＮｃｈ保護回路２２とが同一のリード１３に接続されることにより、図２（Ｃ）に示す保護回路２３が形成される。
保護回路２３によれば、リード１３に静電気が印加された場合に、正の電位はＰｃｈ保護ダイオード１４を備えたＰｃｈ保護回路２１により電源Ｖｃｃに逃がし、負の電位はＮｃｈ保護ダイオード１５を備えたＮｃｈ保護回路２２により半導体基板１１ａ（ＧＮＤ）に逃がすことができるので、内部回路１２の構成素子を静電破壊から保護することができる。
上述のように構成された保護回路２３によれば、Ｐｃｈ保護用ボンディングパッド１６の下方にＰｃｈ保護ダイオード１４を、Ｎｃｈ保護用ボンディングパッド１７の下方にＮｃｈ保護ダイオード１５を個別に形成することにより、Ｐｃｈ保護回路２１及びＮｃｈ保護回路２２が形成されているため、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の下方に、作動しない保護回路が形成されることがない。これにより、半導体装置１０において保護回路２３が占める面積を小さくすることができ、半導体装置１０の小型化に寄与することができる。
また、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の下方の領域を有効に利用しているため、Ｎ型ウェル１４ａ、Ｐ型拡散層１４ｂ、Ｐ型ウェル１５ａ、Ｎ型拡散層１５ｂの形成面積を増大させることにより、Ｐｃｈ保護ダイオード１４及びＮｃｈ保護ダイオード１５の形成面積を増大させることができるので、静電耐圧を向上させることができる。
ここで、Ｐｃｈ保護ダイオード１４及びＮｃｈ保護ダイオード１５の形成面積は、半導体装置１０に合わせて任意に変更することができる。例えば、正の電位に対してより高い静電耐圧が要求される場合には、Ｐｃｈ保護ダイオード１４の形成面積を大きくして、Ｎｃｈ保護ダイオード１５の形成面積を小さくすることができる。
本実施形態では、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７が半導体チップ１１の端部に沿って隣接して配置されている構成を例示したが、ボンディングパッドの配置は、保護回路２３が占める面積が増大しなければ任意である。例えば、Ｎｃｈ保護用ボンディングパッド１７が半導体チップ１１の端部に沿って配置され、Ｐｃｈ保護用ボンディングパッド１６がその内側に配置されるような構成を用いることもできる。
［最良の形態の効果］
（１）本実施形態の保護回路２３によれば、Ｐｃｈ保護用ボンディングパッド１６の下方にＰｃｈ保護ダイオード１４を、Ｎｃｈ保護用ボンディングパッド１７の下方にＮｃｈ保護ダイオード１５を個別に形成することにより、Ｐｃｈ保護回路２１及びＮｃｈ保護回路２２が形成されているため、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の下方に、作動しない保護回路が形成されることがない。これにより、半導体装置１０において保護回路２３が占める面積を小さくすることができ、半導体装置１０の小型化に寄与することができる。
（２）Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の下方の領域を有効に利用しているため、Ｎ型ウェル１４ａ、Ｐ型拡散層１４ｂ、Ｐ型ウェル１５ａ、Ｎ型拡散層１５ｂの形成面積を増大させることにより、Ｐｃｈ保護ダイオード１４及びＮｃｈ保護ダイオード１５の形成面積を増大させることができるので、静電耐圧を向上させることができる。
これにより、半導体装置１０の小型化と静電破壊耐圧の向上とを両立することができる半導体装置１０の保護回路２３を実現することができる。
[その他の実施形態]
（１）保護回路２３は、リード１３にＰｃｈ保護用ボンディングパッド１６とＮｃｈ保護用ボンディングパッド１７との少なくとも一方を複数個接続して構成することもできる。例えば、図３（Ａ）に示すように、リード１３に１つのＰｃｈ保護用ボンディングパッド１６と、２つのＮｃｈ保護用ボンディングパッド１７とを接続して保護回路２３を構成することもできる。これにより、Ｎｃｈ保護ダイオード１５の面積を増大させることができるので、負の電圧に対する静電耐圧を向上させることができる。
また、図３（Ｂ）に示すように、リード１３に２つのＰｃｈ保護用ボンディングパッド１６と、１つのＮｃｈ保護用ボンディングパッド１７とを接続して保護回路２３を構成することもできる。これにより、Ｐｃｈ保護ダイオード１４の面積を増大させることができるので、正の電圧に対する静電耐圧を向上させることができる。
このように、１つのリード１３に接続するＰｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の個数の組合せは任意であり、リード１３に接続するＰｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７の数を変えることにより、容易に静電耐圧の調整を行うことができる。
（２）Ｐｃｈ保護回路２１とＮｃｈ保護回路２２とをセル化し、Ｐｃｈ保護用ボンディングパッド１６とＮｃｈ保護用ボンディングパッド１７とをパッドアレイとして並べて配置してもよい。例えば、図１に示すように、Ｐｃｈ保護用ボンディングパッド１６及びＮｃｈ保護用ボンディングパッド１７を半導体チップ１１の端部に沿って交互に並べて配置してもよいし、図４に示すように、Ｎｃｈ保護用ボンディングパッド１７を半導体チップ１１の端部に沿って配置し、Ｐｃｈ保護用ボンディングパッド１６をその内側に配置する構成を用いることもできる。
この構成は、新しい半導体製造プロセスでの保護回路２３のＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）としても用いることができる。
例えば、図４に示すように、リード１３ａにＰｃｈ保護用ボンディングパッド１６とＮｃｈ保護用ボンディングパッド１７とを１つずつ接続して構成される保護回路２３ａと、リード１３ｂに１つのＰｃｈ保護用ボンディングパッド１６と、２つのＮｃｈ保護用ボンディングパッド１７とを接続して構成される保護回路２３ｂとを形成することができる。保護回路２３ａと保護回路２３ｂとでは、Ｐｃｈ保護ダイオード１４の数が異なっており、正の電圧に対する静電耐圧を異ならせることができる。
このように、保護ダイオードの構成が異なる複数のリード１３を用意し、異なる静電耐圧を割り当てることができるので、１つの半導体チップ１１で静電耐圧の水準を容易に振ることができ、新しい半導体製造プロセスによる開発期間を短縮することに寄与することができる。
（３）ポリシリコンなどにより形成された抵抗を内部回路１２とリード１３との間に介在させてもよい。この構成を用いると、内部回路１２に流れる電流を制限することができ、静電気を減衰させることができる。
（４）半導体基板１１ａがＰ型基板である場合には、Ｐ型ウェルを形成しない構成を用いることもできる。また、半導体基板１１ａがＮ型基板である場合には、Ｎ型ウェルを形成しない構成を用いることもできる。
（５）本発明は、ＭＯＳＦＥＴ、バイポーラトランジスタ、バイポーラトランジスタとＭＯＳＦＥＴとにより構成されるＣＭＯＳなど、静電防止回路が必要な半導体装置１０に適用することができる。
半導体装置の保護回路の説明図である。図１（Ａ）は、保護回路の平面説明図であり、図１（Ｂ）は、図１（Ａ）のＡ−Ａ矢視断面説明図である。 保護回路の等価回路図である。図２（Ａ）は、Ｐｃｈ保護回路の等価回路図であり、図２（Ｂ）は、Ｎｃｈ保護回路の等価回路図であり、図２（Ｃ）は、半導体装置の保護回路の等価回路図である。 保護回路の変更例を示す平面説明図である。 保護回路の変更例を示す平面説明図である。
符号の説明
１０ 半導体装置
１１ 半導体チップ
１１ａ 半導体基板
１２ 内部回路
１３ リード
１４ Ｐｃｈ保護ダイオード（第１の保護ダイオード）
１５ Ｎｃｈ保護ダイオード（第２の保護ダイオード）
１６ Ｐｃｈ保護用ボンディングパッド（第１のボンディングパッド）
１７ Ｎｃｈ保護用ボンディングパッド（第２のボンディングパッド）
２１ Ｐｃｈ保護回路
２２ Ｎｃｈ保護回路
２３ 保護回路

Claims (3)

  1. 半導体基板に形成された正の電位から内部回路を保護するための第１の保護ダイオードと負の電位から内部回路を保護するための第２の保護ダイオードとを、外部端子と当該内部回路との間に挿入して形成された保護回路であって、
    前記第１の保護ダイオードの上方には前記第１の保護ダイオードに対応した第１のボンディングパッドが、前記第２の保護ダイオードの上方には前記第２の保護ダイオードに対応した第２のボンディングパッドが、それぞれ設けられており、
    前記第１のボンディングパッドと前記第１のボンディングパッドとが、同一の前記外部端子に電気的に接続されて構成されることを特徴とする半導体装置の保護回路。
  2. 前記第１のボンディングパッドと前記第２のボンディングパッドとの少なくとも一方が複数個前記外部端子に電気的に接続されて形成されていることを特徴とする請求項１に記載の半導体装置の保護回路。
  3. 請求項１または請求項２に記載の半導体装置の保護回路であって、複数の前記外部端子に対して、それぞれ電気的に接続される前記第１のボンディングパッドと前記第２のボンディングパッドとの個数の組合せが異なる複数の前記保護回路が形成されていることを特徴とする半導体チップ。
JP2006356825A 2006-12-29 2006-12-29 半導体装置の保護回路 Pending JP2008166628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006356825A JP2008166628A (ja) 2006-12-29 2006-12-29 半導体装置の保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006356825A JP2008166628A (ja) 2006-12-29 2006-12-29 半導体装置の保護回路

Publications (1)

Publication Number Publication Date
JP2008166628A true JP2008166628A (ja) 2008-07-17

Family

ID=39695684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006356825A Pending JP2008166628A (ja) 2006-12-29 2006-12-29 半導体装置の保護回路

Country Status (1)

Country Link
JP (1) JP2008166628A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015535B1 (ko) 2008-10-30 2011-02-16 주식회사 동부하이텍 반도체 소자
JP2014053566A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101015535B1 (ko) 2008-10-30 2011-02-16 주식회사 동부하이텍 반도체 소자
JP2014053566A (ja) * 2012-09-10 2014-03-20 Toshiba Corp 半導体装置
CN103681654A (zh) * 2012-09-10 2014-03-26 株式会社东芝 半导体装置

Similar Documents

Publication Publication Date Title
US20080157124A1 (en) Semiconductor integrated circuit
CN112614893B (zh) 半导体器件
JP2007150150A (ja) 半導体装置
JP5301231B2 (ja) 半導体装置
JP2008078361A (ja) 半導体集積回路装置
JP2009081293A (ja) 半導体チップ、及び複数の半導体チップが搭載された半導体装置
US8773825B2 (en) Semiconductor integrated circuit device
US20090323236A1 (en) Semiconductor device
JP6942511B2 (ja) 半導体装置
JP2008147376A (ja) 半導体装置
JP2008166628A (ja) 半導体装置の保護回路
US9006830B2 (en) Semiconductor device
KR100817972B1 (ko) 반도체 장치
US8717724B2 (en) Diode for electrostatic protection
JP2006210926A (ja) Ｅｓｄ保護回路を備える半導体素子
KR20060052876A (ko) 반도체장치 및 그 제조방법
KR100631958B1 (ko) 정전기 방전 보호 회로
JP2008210995A (ja) 半導体装置
JP5010158B2 (ja) 半導体装置
JP2006114823A (ja) 半導体集積装置
JP2011119415A (ja) 半導体集積装置
JP4857834B2 (ja) 入力保護回路
JP2009146977A (ja) 半導体装置
KR100942956B1 (ko) 에스씨알 회로를 이용한 정전기 방전 장치
KR100638887B1 (ko) 본딩패드용 정전기 방지소자

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080608