KR100610025B1 - 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치 - Google Patents

멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치 Download PDF

Info

Publication number
KR100610025B1
KR100610025B1 KR1020050062603A KR20050062603A KR100610025B1 KR 100610025 B1 KR100610025 B1 KR 100610025B1 KR 1020050062603 A KR1020050062603 A KR 1020050062603A KR 20050062603 A KR20050062603 A KR 20050062603A KR 100610025 B1 KR100610025 B1 KR 100610025B1
Authority
KR
South Korea
Prior art keywords
pad
circuit
adjacent
disposed
adjacent circuit
Prior art date
Application number
KR1020050062603A
Other languages
English (en)
Inventor
권혁준
신상웅
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050062603A priority Critical patent/KR100610025B1/ko
Priority to US11/428,819 priority patent/US20070018691A1/en
Application granted granted Critical
Publication of KR100610025B1 publication Critical patent/KR100610025B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치에 관한 것으로, 본 발명에 따른 반도체 장치에 구비되는 패드 및 상기 패드에 직접 연결되기 위한 회로들이 배치되기 위한 인접회로 영역을 포함하는 멀티 패드 레이아웃구조는, 패드 인접회로 영역에, 어드레스 신호 또는 커맨드 신호의 입력을 위한 정전기 보호 회로와, 데이터 입출력을 위한 데이터 입출력 회로가 함께 배치됨을 특징으로 한다. 본 발명에 따르면, 패키징의 형태에 관계없이 다양한 용도로 구현될 수 있는 멀티 패드의 구현이 가능해진다.
패드, 정전기 보호회로, 출력드라이버, 멀티, 패키지

Description

멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치{Multi-Pad layout structure and semiconductor device having the same}
도 1 및 도 2는 종래의 입력패드 레이아웃도
도 3 내지 도 5는 종래의 출력패드의 레이아웃도
도 6 내지 도 9는 본 발명의 실시예들에 따른 멀티 패드의 레이아웃도
도 10 내지 도 13은 도 6에서의 레이아웃 구조에서 용도에 따른 인접회로와 패드의 결선 레이아웃구조를 나타낸 도면
*도면의 주요 부분에 대한 부호의 설명*
110 : 패드 112a,112b : 정전기 보호회로
114a, 114b : 데이터 출력드라이버 회로
본 발명은 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치에 관한 것 으로, 더욱 구체적으로는 다양한 용도로 구현이 가능하며, 패키지 형태에 따라 그 용도를 달리할 수 있는 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치에 관한 것이다.
반도체 기술이 발전함에 따라 메모리의 용량이 증가하고 처리속도는 급속히 발전하고 있다. 바이폴라 트랜지스터(Bipolar Transistor)를 대체하는 모스(MOS: Metal Oxide Semiconductor) 트랜지스터가 발명된 이후 반도체 소자의 기술은 이제까지 전 세계적으로 눈부신 발전을 거듭하고 있다.
통상적으로, 반도체 장치를 형성하는 칩(chip)의 주변영역 상에는 칩 외부와의 전기적 접속을 가능하게 하기 위한 패드들(pads)이 놓여진다. 상기 패드들을 통하여 어드레스, 커맨드 입력, 데이터 리드 및 데이터 라이트 동작에 관련된 신호들이 칩 내부로 입력되거나, 칩의 외부로 출력된다. 이러한 칩 내부 회로와 연결되는 패드는 와이어 본딩을 통해 패키지 핀과 연결된다.
이러한 패드들 각각에는 패드에 인접하여 상기 패드에 직접 연결되기 위한 회로들이 배치되기 위한 인접회로 영역이 구비된다. 상기 인접회로영역은 상기 패드에 직접 연결되는 회로들이 배치되는 영역으로 패드와 연결되는 정전기 보호 회로, 데이터 출력 드라이버회로, ODT 회로 등이 배치되는 영역이다. 상기 인접회로 영역에 구비되는 회로와 상기 패드가 연결됨에 의하여 상기 패드들은 그 용도가 결정되고 유저(user)가 요구하는 패키징 형태에 맞도록 패키징 되게 된다.
도 1 내지 도 5는 종래의 반도체 장치에서 패드 레이아웃 구조를 개략적으로 나타낸 것이다.
도 1 및 도 2는 입력 패드로 사용되는 경우의 패드 레이아웃 구조도 이다.
도 1에 도시된 바와 같이, 종래의 반도체 장치에서는 우선 패드(10)가 배치되고, 단 방향으로의 상기 패드(10)의 양쪽에 존재하는 패드 인접회로 영역(12,14)에 정전기 보호 회로가 배치된다.
상기 정전기 보호 회로는 일반적으로 클램프(CLAMP) 다이오드들 또는 ESD(Electro-Static Discharge) 다이오드 들을 구비하며, 정전방전(Electro-Static Discharge) 현상을 방지하기 위한 것이다.
여기서 정전방전 현상이란, 전기적으로 충전되어 있는 물체가 반도체 메모리 장치와 접촉될 때 순간적인 방전에 의해 칩 내부에 미치는 영향을 말하는 것이다. 구체적으로 설명하면 다음과 같다. 일반적으로 메모리 장치로 사용되는 씨모오스형의 반도체 장치에서는 특수한 외부의 환경에 대하여 보호되어야 하는데, 일반적으로. 논리 소자로서의 반도체 메모리 장치는 내부적으로 수볼트 내지 십수 볼트 정도의 전압 범위에서 동작하도록 설계되어 있다. 그래서, 핀으로 인가되는 전압이 이러한 전압범위를 넘어서는 현격하게 높은 전압레벨로 가해지게 되면, 미크론 단위의 간격으로 이격되어 있는 도전선 사이의 단락과, 옹스트롱(Å) 단위의 두께로 형성되어 있는 배선층 및 산화막의 파괴는 물론 입력측의 단위소자들의 파괴가 불가피하게 발생될 수 있다. 이와 같은 현상들은 반도체 소자의 핀으로 유입되는 정전기에 의해 주로 발생되며, 이를 "정전파괴" 또는 "정전방전(ESD)"이라고 칭한다
상기 정전기 보호 회로는 P타입의 클램프 또는 ESD 다이오드와, N 타입의 클램프 또는 ESD 다이오드가 분리되어 단방향으로의 상기 패드(10)의 양쪽에 배치된 다.
상기 패드(10)는 상기 단방향으로의 상기 패드(10)의 양쪽에 배치된 P타입의 클램프 또는 ESD 다이오드와, N 타입의 클램프 또는 ESD 다이오드와 메탈 라인(16,18)으로 각각 연결됨에 의하여 상기 정전기 보호 회로와 전기적으로 연결된다. 상기 패드(10)는 패드 인접회로영역에 배치되는 회로의 종류에 따라 그 용도가 결정되는 구조로써, 상기 정전기 보호 회로가 패드 인접회로영역에 배치되는 경우에는 입력패드로써 기능하게 된다. 즉 상기 정전기 보호 회로는 내부의 어드레스 입력 버퍼회로, 커맨드 입력버퍼 회로 등 입력 관련회로들에 연결되며, 외부에서 어드레스 신호 또는 커맨드 신호 등이 상기 패드(10)를 통하여 입력되게 된다.
도 2에 도시된 바와 같이, 종래의 반도체 장치에서는 우선 패드(20)가 배치되고, 상기 도 1의 단 방향과는 수직되는 다른 단방향으로의 상기 패드(20)의 양쪽에 존재하는 패드 인접회로 영역(22,24)에 정전기 보호 회로가 배치된다.
상기 정전기 보호 회로는 P타입의 클램프 또는 ESD 다이오드와, N 타입의 클램프 또는 ESD 다이오드가 분리되어 상기 패드(20)의 양쪽에 배치된다.
상기 패드(20)는 상기 패드(20)의 양쪽에 각각 배치된 P타입의 클램프 또는 ESD 다이오드와, N 타입의 클램프 또는 ESD 다이오드와 메탈 라인(26,28)으로 각각 연결됨에 의하여 상기 정전기 보호 회로와 상기 패드(20)가 전기적으로 연결되어진다. 상기 패드(20)는 패드 인접회로영역에 배치되는 회로의 종류에 따라 그 용도가 결정되는 구조로써, 상기 정전기 보호 회로가 패드 인접회로영역에 배치되는 경우에는 입력패드로써 기능하게 된다. 즉 상기 정전기 보호 회로는 내부의 어드레스 입력 버퍼회로, 커맨드 입력버퍼 회로 등 입력 관련회로들에 연결되며, 외부에서 어드레스 신호 또는 커맨드 신호 등이 상기 패드(20)를 통하여 입력되게 된다.
도 3 내지 도 5는 종래의 반도체 장치에서 패드(20,30,40)가 데이터 입출력 패드(DQ PAD)로 이용되는 경우의 패드 레이아웃 구조의 예를 나타낸 것이다.
도 3에 도시된 바와 같이, 패드(30)와 패드 인접회로영역(32,34,36,38)에 각각 데이터 출력드라이버와 ODT(On Die Termination)회로가 사각형 형태의 패드 의 모서리들에 인접하여 각각 배치된다.
제1방향(예를 들면, 가로방향)으로의 상기 패드(30)의 모서리들에 인접하는 인접회로영역(36,38)에는 ODT회로가 풀다운(Pull-Down)회로와 풀업(Pull-Up)회로로 분리되어 상기 제1방향으로의 상기 패드(30)의 양쪽에 배치된다. 또한 상기 제1방향과는 수직되는 제2방향(예를 들면, 세로방향)으로의 상기 패드(30)의 모서리들에 인접하는 인접회로영역(32,34)에는 데이터 출력 드라이버 회로가 풀업드라이버회로와 풀다운 드라이버회로로 분리되어 상기 제2방향으로의 상기 패드(30)의 양쪽에 배치된다.
상기 ODT 회로와 상기 데이터 출력 드라이버의 배치방향은 서로 바뀔 수 있다.
상기 패드(30)는 상기 풀업 드라이버회로와 풀다운 드라이버회로, 풀다운(Pull-Down)ODT회로와 풀업(Pull-Up)ODT회로 각각과 메탈라인(33,35,37,39)으로 연결되어 데이터 입출력 패드로 기능하게 된다.
도 4에 도시된 바와 같이, 패드(40)와 패드 인접회로 영역(42,44)에 상기 패 드(40)의 중앙을 기준으로 좌우측에 상기 패드(40)를 감싸면서 각각 데이터 출력드라이버 회로와 ODT회로가 배치된다.
상기 패드(40)의 상하부 일부를 포함하는 상기 패드(40)의 좌측 인접회로 영역(42)에는 데이터출력 드라이버 회로를 구성하는 풀업 드라이버 회로와 ODT회로를 구성하는 풀다운 ODT회로가 함께 배치되고, 상기 패드(40)의 우측 인접회로 영역(44)에는 데이터출력 드라이버 회로를 구성하는 풀다운 드라이버 회로와 ODT회로를 구성하는 풀업 ODT회로가 함께 배치된다.
상기 패드(40)는 상기 풀업 드라이버회로와 풀다운 드라이버회로, 풀다운(Pull-Down)ODT회로와 풀업(Pull-Up)ODT회로 각각과 메탈라인(46,48)으로 연결되어 데이터 입출력 패드로 기능하게 된다.
도 5에 도시된 바와 같이, 패드(50)와 패드 인접회로 영역(52,54)에 상기 패드(50)의 중앙을 기준으로 상 하측에 상기 패드(50)를 감싸면서 각각 데이터 출력드라이버 회로와 ODT회로가 배치된다.
상기 패드(50)의 좌우측 일부를 포함하는 상기 패드(50)의 상측 인접회로 영역(52)에는 데이터출력 드라이버 회로를 구성하는 풀업 드라이버 회로와 ODT회로를 구성하는 풀다운 ODT회로가 함께 배치되고, 상기 패드(50)의 하측 인접회로 영역(54)에는 데이터출력 드라이버 회로를 구성하는 풀 다운 드라이버 회로와 ODT회로를 구성하는 풀업 ODT회로가 함께 배치된다.
상기 패드(50)는 상기 풀업 드라이버회로와 풀다운 드라이버회로, 풀다운(Pull-Down)ODT회로와 풀업(Pull-Up)ODT회로 각각과 메탈라인(56,58)으로 연결되어 데이터 입출력 패드로 기능하게 된다.
상술한 바와 같은 종래의 반도체 장치에서의 패드 레이아웃 구조는 그 용도가 하나로 정해져 있다. 즉 패드의 인접회로 영역에 클램프 다이오드나 ESD 다이오드 등의 정전기 보호 회로가 배치되는 경우에는 입력패드로 사용되고, 상기 패드의 인접회로 영역에 데이터 출력 드라이버 회로 또는 ODT회로가 배치되는 경우에는 데이터 입출력패드로 이용된다. 바꿔 말해서, 어드레스 신호 또는 커맨드 신호 등이 입력되기 위한 입력패드 인 경우에는 패드 인접회로 영역에 정전기 보호 회로 등 입력관련 회로만이 배치되고, 데이터 입출력패드 인 경우에는 패드 인접회로영역에는 출력 드라이버 회로 등 데이터 입출력과 관련된 회로만이 배치되는 구조를 가진다. 이 경우에 패드는 그 패드 인접회로 영역에 배치된 회로와 메탈라인등으로 전기적으로 연결되고 이후 그 용도에 맞는 패키징 공정이 행해지게 된다.
그러나 상술한 바와 같은 종래의 패드 레이아웃 구조는 다음과 같은 문제점이 있다.
동일한 반도체 소자를 제조할 경우에 유저들은 상기 반도체 소자가 동일한 패키지 형태를 가지도록 요구하지 않는다. 예를 들면, 유저들은 동일한 반도체 소자를 제조할 경우에 그 패키징 형태를 TSOP(Thin Small Outline Package) 형태, TQFP(Thin Quad Flat Package) 형태, FBGA(Flexible (PCB or tape) Ball Grid Array) 형태 등을 포함하는 여러 가지 패키지 형태들 중 어느 하나로 요구하는 경우가 있다. 따라서 유저의 요구에 따라 패키징 형태를 달리 할 경우에 공정상의 문제점이 발생하게 된다. 즉 패키징 형태가 달라지면 그 형태에 따라 규격이 달라지 게 되므로 입력 패드 또는 출력패드 등의 위치가 달라지게 된다. 예를 들어, 칩의 2번 핀에 연결된 패드가 TSOP 형태에서는 데이터 입출력 패드로 사용된다고 가정할 때, TQFP 형태나 FBGA 형태에서는 2번 핀에 연결된 패드가 데이터 입출력 패드가 아닌 어드레스 패드나 커맨드 패드로 사용될 수 있다. 이 경우에는 그 패키징의 형태가 달라지면 설계를 다시 해야 하는 하여 제조해야 하는 부담이 생긴다. 또한, 패키징의 형태가 정해진 후에야 각각의 패드 레이아웃 구조를 정할 수 있게 되며, 패키징의 형태에 따라 공정을 달리해야 하는 문제점이 발생된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 극복할 수 있는 멀티 패드 레이아웃 구조 및 그를 구비하는 반도체 장치를 제공하는 데 있다.
본 발명의 다른 목적은 패키지 구조를 달리하더라도 설계상, 공정상의 부담이 없이 그 용도에 맞는 패키징이 가능한 멀티 패드 레이아웃 구조 및 그를 구비하는 반도체 장치를 제공하는 데 있다.
본 발명의 또 다른 목적은 다용도로 사용할 수 있는 멀티 패드 레이아웃 구조 및 그를 구비하는 반도체 장치를 제공하는 데 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 양상(aspect)에 따라, 본 발명에 따른 반도체 장치에 구비되는 패드 및 상기 패드에 직접 연결되기 위한 회로들이 배치되기 위한 인접회로 영역을 포함하는 멀티 패드 레이아웃구조는, 상기 인접회로 영역에는, 어드레스 신호 또는 커맨드 신호의 입력을 위한 정전 기 보호 회로와, 데이터 입출력을 위한 데이터 입출력 회로가 함께 배치됨을 특징으로 한다.
상기 데이터 입출력 회로는 데이터 출력 드라이버 회로를 구비하며, 상기 정전기 보호 회로는, ESD 다이오드들 또는 클램프 다이오드들을 구비할 수 있다.
상기 패드는 사각형의 형태일 수 있으며, 상기 데이터 출력 드라이버 회로는 풀업 드라이버와 풀 다운드라이버로 분리되어, 상기 패드의 4개 모서리에 각각 인접하는 4개의 인접회로영역 중 선택된 두개의 인접회로 영역에 각각 배치될 수 있고, 상기 ESD 다이오드들 또는 클램프 다이오드들은 P 타입 다이오드와 N 타입 다이오드로 분리되어, 상기 데이터 출력 드라이버 회로가 배치되지 않은 나머지 2개의 인접회로영역에 각각 배치될 수 있다.
풀업 드라이버와 풀 다운드라이버는, 제1방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치되거나 상기 제1방향과는 수직되는 제2방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치될 수 있으며, P타입 다이오드와 N타입 다이오드는 상기 제2방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치되거나 상기 제1방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치될 수 있다.
그리고, 상기 패드가 데이터 패드일 경우에는, 상기 인접회로영역에 배치된 데이터 출력 드라이버 회로와 상기 패드를 전기적으로 연결하는 도전성 라인이 더 배치될 수 있으며, 상기 패드가 어드레스 또는 커맨드 입력을 위한 입력 패드일 경 우에는, 상기 인접회로 영역에 배치된 정전기 보호회로와 상기 패드를 전기적으로 연결하는 도전성 라인이 더 배치될 수 있다. 또한, 상기 패드가 파워 패드일 경우에는, 상기 정전기 보호 회로 또는 데이터 출력 드라이버 회로와 전기적으로 연결됨이 없이, 상기 인접회로 영역 주변에 배치되는 파워라인과 전기적으로 연결되는 도전성 라인이 더 배치될 수 있으며, 상기 패드가 모니터 패드일 경우에는, 상기 패드 외부의 모니터 회로로부터 상기 인접회로 영역까지 연장되어 배치된 신호 전송라인과 상기 패드를 전기적으로 연결하기 위한 도전성 라인이 더 배치될 수 있다.
상기한 기술적 과제들의 일부를 달성하기 위한 본 발명의 다른 양상에 따라, 본 발명에 따른 다용도로 이용 가능한 구조를 가지는 멀티 패드를 구비하는 반도체 장치는, 서로 이격되며 일정형태를 구비하는 복수개의 패드들과; 상기 복수개의 패드들 각각에 인접되고 상기 패드들 각각에 직접 연결되기 위한 회로들이 각각 구비되는 인접회로 영역을 구비하며, 상기 패드들 각각의 인접회로 영역에는 어드레스 신호 또는 커맨드 신호 등의 입력을 위한 정전기 보호 회로와, 데이터 입출력을 위한 데이터 입출력 회로가 함께 구비됨을 특징으로 한다.
상기 정전기 보호 회로는, ESD 다이오드들 또는 클램프 다이오드들을 구비할 수 있으며, 상기 데이터 입출력 회로는 데이터 출력 드라이버 회로를 구비할 수 있다.
상기 패드들 중 임의의 패드인 제1패드는, 상기 제1패드의 인접회로영역에 구비된 데이터 출력 드라이버 회로와 전기적으로 연결됨에 의하여 데이터 입출력 패드로 이용될 수 있으며, 상기 패드들 중 상기 제1패드를 제외한 임의의 패드인 제2패드는, 상기 제2패드의 인접회로영역에 구비된 정전기 보호회로와 전기적으로 연결됨에 의하여 어드레스 또는 커맨드 입력을 위한 입력 패드로 이용될 수 있다. 또한, 상기 패드들 중 상기 제1패드 및 상기 제2패드를 제외한 임의의 패드인 제3패드는, 상기 제3패드의 인접회로영역에 구비된 정전기 보호 회로 또는 데이터 출력 드라이버 회로와 전기적으로 연결됨이 없이, 상기 제3패드의 인접회로 영역 주변에 구비된 파워라인과 전기적으로 연결됨에 의하여 파워 패드로 이용될 수 있으며, 상기 패드들 중 상기 제1패드 내지 상기 제3패드를 제외한 임의의 패드인 제4패드는, 상기 제4패드 외부의 모니터 회로로부터 상기 제4패드의 인접회로 영역까지 연장되어 구비된 신호 전송라인과 상기 제4패드를 전기적으로 연결함에 의하여 모니터 패드로 이용될 수 있다.
상기한 구성에 따르면, 여러 가지 패키지 구조에 적용이 가능하며, 다양한 용도로 구현이 가능한 멀티 패드 구조를 실현할 수 있다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
본 발명의 실시예들에 따른 패드의 형태는 다각형, 원형 등 다양한 형태를 가질 수 있으나, 이하의 설명에서는 일반적인 형태인 사각형의 형태를 가지는 경우 만을 가정하기로 한다. 또한, 상기 패드는 구성되는 반도체 장치의 종류에 따라 그 크기, 형태, 및 배치가 달라진다. 통상적으로는 각각의 주변회로 영역을 배치하여야 하므로 일정 피치를 가지면서 서로 이격되어 배치되는 것이 보통이다. 이하의 도면상에는 하나의 패드의 레이아웃 구조를 나타내었지만 일반적으로 반도체 소자에는 수개 또는 수십개의 패드가 배치되는 것이 보통이며, 경우에 따라서는 이들 개수를 초과하는 경우도 있다. 상기 패드가 복수개로 구성될 경우에는 일정 피치를 가지면서 이격되어 각각 배치되거나 일부는 서로 다른 간격으로 이격되어 배치되기도 한다.
도 6 내지 도 9는 본 발명의 실시예들에 따른 반도체 장치의 멀티 패드 레이아웃 구조의 일부 예를 개략적으로 나타낸 것이다.
도 6 내지 도 9에 도시된 바와 같이, 패드 레이아웃 구조는 패드와 상기 패드에 직접 연결되기 위한 회로들이 배치되기 위한 인접회로 영역에 어드레스 신호 커맨드 신호등의 입력을 위한 정전기 보호 회로와, 데이터 입출력을 위한 데이터 입출력 회로가 함께 배치되는 구조를 가진다. 즉, 본 발명의 일 실시예에 따른 패드의 레이아웃은 종래와 달리 입력패드에 연결되기 위한 정전기 보호 회로와 데이터 입출력 패드에 연결되기 위한 데이터 출력 드라이버 회로(Dout Driver)가 패드 인접회로 영역에 함께 배치된다. 따라서 상기 패드가 어느 회로와 메탈라인을 통하여 연결되느냐에 따라서 그 용도가 결정된다. 이하 그 배치 형태를 각각 설명한다.
도 6에 도시된 바와 같이, 패드(110)와 상기 패드(110)의 모서리들에 각각 인접되는 패드인접회로영역(112a,112b,114a,114b)이 배치된다. 상기 패드 인접회로 영역(112a,112b,114a,114b) 중 제1방향(예를 들면, 가로방향)으로의 상기 패드(110)를 기준으로 서로 마주보는 형태의 인접회로 영역(114a,114b)에는, 데이터 입출력 회로인 데이터 출력 드라이버 회로가, 풀업 드라이버 회로와 풀다운 드라이버 회로로 분리되어 배치된다. 즉 상기 패드(110)의 좌측 인접 회로 영역(114a)에는 풀업 드라이버 회로가 배치되고, 상기 패드(110)의 우측 인접회로 영역(114b)에는 풀 다운 드라이버 회로가 배치된다.
상기 패드 인접회로 영역(112a,112b,114a,114b) 중 상기 제1방향과는 수직인 제2방향(예를 들면, 세로방향)으로의 상기 패드(110)를 기준으로 서로 마주보는 형태의 인접회로 영역(112a,112b)에는 정전기 보호 회로가 배치된다. 상기 정전기 보호 회로가 ESD 다이오드 또는 클램프 다이오드 등으로 구성되는 경우에 상기 정전기 보호 회로는 P타입 다이오드와 N타입 다이오드로 분리되어, 상기 패드(110)의 상측 인접회로영역(112a)에는 P타입의 다이오드가 배치되고, 상기 패드(110)의 하측 인접회로 영역(112b)에는 N 타입의 다이오드가 배치된다.
도 7에 도시된 바와 같이, 패드(120)와 상기 패드(120)의 모서리들에 각각 인접되는 패드인접회로영역(122a,122b,124a,124b)이 배치된다. 상기 패드 인접회로 영역(122a,122b,124a,124b) 중 상기 제1방향(예를 들면, 가로방향)으로의 상기 패드(120)를 기준으로 서로 마주보는 형태의 인접회로 영역(122a,122b)에는, 정전기 보호 회로가 배치된다. 상기 정전기 보호 회로가 ESD 다이오드 또는 클램프 다이오드 등으로 구성되는 경우에 상기 정전기 보호 회로는 P타입 다이오드와 N타입 다이오드로 분리되어, 상기 패드(120)의 좌측 인접회로영역(122a)에는 P타입의 다이오 드가 배치되고, 상기 패드(120)의 하측 인접회로 영역(122b)에는 N 타입의 다이오드가 배치된다.
상기 패드 인접회로 영역(122a,122b,124a,124b) 중 상기 제2방향(예를 들면, 세로방향)으로의 상기 패드(120)를 기준으로 서로 마주보는 형태의 인접회로 영역(124a,124b)에는 데이터 입출력 회로인 데이터 출력 드라이버 회로가, 풀업 드라이버 회로와 풀다운 드라이버 회로로 분리되어 배치된다. 즉 상기 패드(120)의 상측 인접 회로 영역(124a)에는 풀업 드라이버 회로가 배치되고, 상기 패드(120)의 하측 인접회로 영역(124b)에는 풀 다운 드라이버 회로가 배치된다.
도 8에 도시된 바와 같이, 패드(130)와 상기 패드(130)의 모서리들의 일부에 각각 인접되는 패드인접회로영역(132,134)이 배치된다. 상기 패드 인접회로 영역(132,134) 중 상기 패드(130)의 어느 하나의 모서리에 인접된 부위(예를들면 상기 패드(130)의 상측부위)의 인접회로영역(132)에는 정전기 보호 회로가 배치된다. 상기 정전기 보호 회로가 ESD 다이오드 또는 클램프 다이오드 등으로 구성되는 경우에 P타입 다이오드와 N타입 다이오드로 분리됨이 없이 배치된다.
상기 패드 인접회로 영역(132,134) 중 상기 정전기 보호 회로가 배치되지 아니한 모서리 인접부위 중 어느 하나의 모서리 인접부위(예를들면, 상기 패드(130)의 좌측부위)의 인접회로영역(134)에는 데이터 출력 드라이버 회로가, 풀업 드라이버 회로와 풀다운 드라이버 회로로 분리됨이 없이 배치된다.
도 9에 도시된 바와 같이, 패드(140)와 상기 패드(140)의 모서리들에 각각 인접되는 인접회로영역(142a,142b,144a,144b)이 배치된다. 상기 패드 인접회로 영 역(142a,142b,144a,144b) 중 서로 인접하는 인접회로 영역(142a,142b)에는, 정전기 보호 회로가 배치된다. 상기 정전기 보호 회로가 ESD 다이오드 또는 클램프 다이오드 등으로 구성되는 경우에 상기 정전기 보호 회로는 P타입 다이오드와 N타입 다이오드로 분리되어, 상기 패드(140)의 상측 인접회로영역(142a)에는 P타입의 다이오드가 배치되고, 상기 패드(140)의 우측 인접회로 영역(142b)에는 N 타입의 다이오드가 배치된다.
상기 패드 인접회로 영역(142a,142b,144a,144b) 중 나머지 인접회로 영역(144a,144b)에는 데이터 입출력 회로인 데이터 출력 드라이버 회로가, 풀업 드라이버 회로와 풀다운 드라이버 회로로 분리되어 배치된다. 즉 상기 패드(140)의 좌측 인접 회로 영역(144a)에는 풀업 드라이버 회로가 배치되고, 상기 패드(140)의 하측 인접회로 영역(144b)에는 풀 다운 드라이버 회로가 배치된다.
상술한 바와 같이, 도 8에서 도시된 패드 레이아웃 구조를 제외하고 본 발명의 실시예들에 따른 패드 레이아웃 구조의 대부분은, 데이터 입출력을 위한 데이터 출력 드라이버 회로가, 풀업 드라이버회로와 풀다운 드라이버 회로로 분리되어, 상기 패드의 4개 모서리에 각각 인접하는 4개의 인접회로 영역 중 선택된 2개의 인접회로 영역에 각각 배치된다. 또한, 어드레스 신호 또는 커맨드 신호의 입력을 위해서 구비되는 정전기 보호 회로가, P타입과 N타입으로 분리되어 상기 데이터 출력 드라이버 회로가 배치되지 않은 나머지 2개의 인접회로 영역에 각각 배치되는 구조를 가진다.
도 10 내지 도 13은 도 6의 레이아웃 구조에서 패드 용도에 따른 인접회로와 패드의 결선레이아웃구조의 예를 나타낸 도면이다.
도 10 내지 도 13은 도 6의 레이아웃 구조를 가지는 경우의 결선 레이아웃 구조만을 나타내고 있지만, 본 발명의 기술분야에서 통상의 지식을 가진자에 의하여 용이하게 도 7 내지 도 9의 레이아웃에 따른 결선 레이아웃 구조를 유추할 수 있으므로 그에 대한 도면 및 설명을 생략한다.
도 10에 도시된 바와 같이, 패드(110)가 입력패드(제2패드)로 이용되는 경우에는 상기 패드(110)와 인접회로 영역(112a,112b)의 정전기 보호 회로를 전기적으로 연결하기 위한 메탈라인(152a,152b)이 더 배치된다. 즉, 상기 패드(110)와 상기 패드(110)의 상측 인접회로 영역(112a) 내의 P타입의 다이오드를 전기적으로 연결하는 메탈라인(152a)이 배치되고, 상기 패드(110)와 상기 패드의 하측 인접회로 영역(112b) 내의 N 타입의 다이오드를 전기적으로 연결하는 메탈라인(152b)이 배치된다. 여기서, P타입의 다이오드와 상기 N타입의 다이오드는 상기 패드(110)를 통하여 전기적으로 연결됨에 의하여 하나의 정전기 보호 회로로서 기능하게 된다. 상기 정전기 보호 회로는 반도체 장치 내부의 어드레스입력버퍼회로 또는 각종 커맨드 입력 버퍼회로와 연결되어 있는 구조를 가질 수 있다. 상기와 같은 레이아웃 구조를 가짐에 의하여 상기 패드(110)는 어드레스 신호 또는 커맨드 신호 등이 입력되기 위한 입력패드로 기능하게 된다.
도 11에 도시된 바와 같이, 패드(110)가 데이터 입출력 패드(제1패드)로 이용되는 경우에는, 상기 패드(110)와 인접회로 영역(114a,114b)의 데이터 출력 드라이버회로를 전기적으로 연결하기 위한 메탈라인(154a,154b)이 더 배치된다. 즉, 상 기 패드(110)와 상기 패드(110)의 좌측 인접회로 영역(114a) 내의 풀업 드라이버회로를 전기적으로 연결하는 메탈라인(154a)이 배치되고, 상기 패드(110)와 상기 패드(110)의 우측 인접회로 영역(114b) 내의 풀다운 드라이버회로를 전기적으로 연결하는 메탈라인(154b)이 배치된다. 여기서, 상기 패드(110)에는 반도체 장치 내부의 데이터 입력버퍼와 추가적으로 연결될 수 있다. 또한, 상기 풀업 드라이버 회로와 상기 풀다운 드라이버회로는 상기 패드(110)를 통하여 전기적으로 연결됨에 의하여 하나의 출력 드라이버로써 기능하게 된다. 상기와 같은 레이아웃 구조를 가짐에 의하여 상기 패드(110)는 데이터가 입출력 되기 위한 데이터 입출력 패드(DQ)로서 기능하게 된다.
도 12 및 도 13은 상기 패드(110)와 인접회로 영역(112a,112b,114a,114b)의 회로들를 전기적으로 연결하기 위한 메탈라인이 배치되지 않는 경우를 나타낸 것이다.
도 12에 도시된 바와 같이, 상기 패드(110)가 파워 패드(제3패드)로 이용되는 경우에는, 상기 패드(110)는 상기 인접회로 영역(112a,112b,114a,114b)의 출력 드라이버 회로나 정전기 보호 회로와는 전기적으로 연결되지 않는다. 즉 상기 인접회로 영역(112a,112b,114a,114b)내의 회로들의 주변에 배치되는 파워라인(162a,162b)과의 결선을 위한 메탈라인(156a,156b)이 배치된다. 상기 파워라인(162a,162b)은 출력 드라이버 회로나 정전기 보호 회로와는 전기적으로 격리되도록 다른 레이어(layer)에 배치된다. 따라서 상기 출력 드라이버 회로나 정전기 보호 회로에는 전기적으로 연결됨이 없이 상기 파워라인(162a,162b)과 상기 패드(110)를 전기적으로 연결하는 메탈라인(156a,156b)의 배치가 가능하다.
도 13에 도시된 바와 같이, 상기 패드(110)가 모니터 패드(제4패드)로 이용되는 경우에는, 상기 패드(110)는 상기 인접회로 영역(112a,112b,114a,114b)의 출력 드라이버 회로나 정전기 보호 회로와는 전기적으로 연결되지 않는다. 즉 상기 인접회로 영역(112a,112b,114a,114b)내의 회로들의 주변에 배치되는 모니터 회로(미도시)로부터 상기 인접회로 영역(112a,112b,114a,114b)까지 연장되도록 배치되는 신호전송라인(172)과의 결선을 위한 메탈라인(158)이 배치된다. 상기 신호전송라인(172)은 선으로 나타나야 되나 편의상 박스로 나타내었다.
여기서 모니터 패드는, 테스트 장비를 사용하여 실제 공정을 통해 만들어진 반도체 소자(칩)상에서의 실측치를 비교를 통해 공정변화에 대한 정보를 쉽게 알 수 있게 하기 위한 것으로, 센싱동작을 검증하기 위한 비트라인 전압 관련 패드, 내부전압을 사용하는 소자에서 내부전압 레벨을 모니터링 하기 위한 패드 등 그 용도에 따라 상당히 많은 종류가 있다.
상술한 바와 같이, 본발명에 따른 멀티 패드 레이아웃 구조 및 그를 구비하는 반도체 장치에 따르면, 패키징 전 단계 까지는 패키징 형태에 관계없이 동일한 공정을 수행하고, 패키징 직전에 상기 패드의 용도에 맞도록 패드와 데이터 출력 드라이버 회로, 정전기 보호회로, 파워라인, 모니터 신호 전송라인 들 중에서 어느 하나와 전기적으로 연결함에 의하여 그 용도를 결정할 수 있어 멀티 패드의 구현이 가능해진다. 예를 들어, 특정한 위치에 있는 패드가 TSOP 형태의 패키징을 위해서는 데이터 출력 패드가 되어야하고, TQFP 형태의 패키징을 위해서는 어드레스 신호 입력 패드가 되어야 한다고 가정할 때, 데이터 출력 패드를 위해서는 패드가 출력 드라이버 회로와 연결되도록하고, 어드레스 신호 입력 패드를 위해서는 정전기 보호회로와 연결되도록 하여 원하는 용도의 패드를 구현할 수 있게 된다. 또한, 패키징 종류를 달리하더라도 공정상 또는 설계상의 부담이 없이 용이하게 적용가능하며 다양한 용도로 변화될 수 있는 멀티 패드의 구현이 가능해지게 되는 것이다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다. 예컨대, 패드의 형태나 위치, 패드 인접회로 영역의 위치나 형태 등 다양하게 변형되고 변화될 수 있는 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 복수개의 패드를 구비하는 반도체 소자에서 패키징 형태를 달리하더라도 공정상 또는 설계상의 부담이 없이 다양한 형태의 패키징을 행하기가 용이해진다. 또한 하나의 용도로 결정되지 않고 다양한 용도로 사용될 수 있는 멀티 패드의 구현이 가능해진다.

Claims (20)

  1. 반도체 장치에 구비되는 패드 및 상기 패드에 직접 연결되기 위한 회로들이 배치되기 위한 인접회로 영역을 포함하는 멀티 패드 레이아웃구조에 있어서:
    상기 인접회로 영역에는, 어드레스 신호 또는 커맨드 신호의 입력을 위한 정전기 보호 회로와, 데이터 입출력을 위한 데이터 입출력 회로가 함께 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  2. 제1항에 있어서,
    상기 데이터 입출력 회로는 데이터 출력 드라이버 회로를 구비함을 특징으로 하는 멀티 패드 레이아웃 구조.
  3. 제2항에 있어서,
    상기 정전기 보호 회로는, ESD 다이오드들 또는 클램프 다이오드들을 구비함을 특징으로 하는 멀티 패드 레이아웃구조.
  4. 제3항에 있어서,
    상기 패드는 사각형의 형태로 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  5. 제4항에 있어서
    상기 데이터 출력 드라이버 회로는 풀업 드라이버와 풀 다운드라이버로 분리되어, 상기 패드의 4개 모서리에 각각 인접하는 4개의 인접회로영역 중 선택된 두개의 인접회로 영역에 각각 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  6. 제5항에 있어서,
    상기 ESD 다이오드들 또는 클램프 다이오드들은 P 타입 다이오드와 N 타입 다이오드로 분리되어, 상기 데이터 출력 드라이버 회로가 배치되지 않은 나머지 2개의 인접회로영역에 각각 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  7. 제6항에 있어서
    풀업 드라이버와 풀 다운드라이버는, 제1방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치되거나 상기 제1방향과는 수직되는 제2방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배 치됨을 특징으로 멀티 패드 레이아웃 구조.
  8. 제7항에 있어서,
    상기 P타입 다이오드와 상기 N타입 다이오드는 상기 제2방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치되거나 상기 제1방향으로의 상기 패드의 양쪽 모서리에 각각 인접하는 인접회로 영역에 각각 배치됨을 특징으로 멀티 패드 레이아웃 구조.
  9. 제8항에 있어서,
    상기 패드가 데이터 패드일 경우에는, 상기 인접회로영역에 배치된 데이터 출력 드라이버 회로와 상기 패드를 전기적으로 연결하는 도전성 라인이 더 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  10. 제8항에 있어서,
    상기 패드가 어드레스 또는 커맨드 입력을 위한 입력 패드일 경우에는, 상기 인접회로 영역에 배치된 정전기 보호회로와 상기 패드를 전기적으로 연결하는 도전성 라인이 더 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  11. 제8항에 있어서,
    상기 패드가 파워 패드일 경우에는, 상기 정전기 보호 회로 또는 데이터 출력 드라이버 회로와 전기적으로 연결됨이 없이, 상기 인접회로 영역 주변에 배치되는 파워라인과 전기적으로 연결되는 도전성 라인이 더 배치됨을 특징으로 하는 멀티 패드 레이아웃 구조.
  12. 제8항에 있어서,
    상기 패드가 모니터 패드일 경우에는, 상기 패드 외부의 모니터 회로로부터 상기 인접회로 영역까지 연장되어 배치된 신호 전송라인과 상기 패드를 전기적으로 연결하기 위한 도전성 라인이 더 배치됨을 특징으로 멀티 패드 레이아웃 구조.
  13. 다용도로 이용 가능한 구조를 가지는 멀티 패드를 구비하는 반도체 장치에 있어서:
    서로 이격되며 일정형태를 구비하는 복수개의 패드들과;
    상기 복수개의 패드들 각각에 인접되고 상기 패드들 각각에 직접 연결되기 위한 회로들이 각각 구비되는 인접회로 영역을 구비하며,
    상기 패드들 각각의 인접회로 영역에는 어드레스 신호 또는 커맨드 신호 등 의 입력을 위한 정전기 보호 회로와, 데이터 입출력을 위한 데이터 입출력 회로가 함께 구비됨을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
  14. 제13항에 있어서,
    상기 정전기 보호 회로는, ESD 다이오드들 또는 클램프 다이오드들을 구비함을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
  15. 제14항에 있어서,
    상기 데이터 입출력 회로는 데이터 출력 드라이버 회로를 구비함을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
  16. 제15항에 있어서,
    상기 패드들 중 임의의 패드인 제1패드는, 상기 제1패드의 인접회로영역에 구비된 데이터 출력 드라이버 회로와 전기적으로 연결됨에 의하여 데이터 입출력 패드로 이용됨을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
  17. 제16항에 있어서,
    상기 제1패드는 상기 제1패드의 인접회로영역의 외부에 구비되는 데이터 입력 버퍼와 전기적으로 연결됨을 특징으로 하는 멀티 패드를 구비하는 반도체 메모리 장치.
  18. 제16항에 있어서,
    상기 패드들 중 상기 제1패드를 제외한 임의의 패드인 제2패드는, 상기 제2패드의 인접회로영역에 구비된 정전기 보호회로와 전기적으로 연결됨에 의하여 어드레스 또는 커맨드 입력을 위한 입력 패드로 이용됨을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
  19. 제18항에 있어서,
    상기 패드들 중 상기 제1패드 및 상기 제2패드를 제외한 임의의 패드인 제3패드는, 상기 제3패드의 인접회로영역에 구비된 정전기 보호 회로 또는 데이터 출력 드라이버 회로와 전기적으로 연결됨이 없이, 상기 제3패드의 인접회로 영역 주변에 구비된 파워라인과 전기적으로 연결됨에 의하여 파워 패드로 이용됨을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
  20. 제19항에 있어서,
    상기 패드들 중 상기 제1패드 내지 상기 제3패드를 제외한 임의의 패드인 제4패드는, 상기 제4패드 외부의 모니터 회로로부터 상기 제4패드의 인접회로 영역까지 연장되어 구비된 신호 전송라인과 상기 제4패드를 전기적으로 연결함에 의하여 모니터 패드로 이용됨을 특징으로 하는 멀티 패드를 구비하는 반도체 장치.
KR1020050062603A 2005-07-12 2005-07-12 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치 KR100610025B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050062603A KR100610025B1 (ko) 2005-07-12 2005-07-12 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치
US11/428,819 US20070018691A1 (en) 2005-07-12 2006-07-05 Multi-pad structure for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050062603A KR100610025B1 (ko) 2005-07-12 2005-07-12 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR100610025B1 true KR100610025B1 (ko) 2006-08-08

Family

ID=37185129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050062603A KR100610025B1 (ko) 2005-07-12 2005-07-12 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치

Country Status (2)

Country Link
US (1) US20070018691A1 (ko)
KR (1) KR100610025B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6318005B2 (ja) * 2014-05-28 2018-04-25 日立オートモティブシステムズ株式会社 エンジンの制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045675A (en) * 1989-05-15 1991-09-03 Dallas Semiconductor Corporation Serial port interface to low-voltage low-power data module
US5504439A (en) * 1994-04-01 1996-04-02 Xilinx, Inc. I/O interface cell for use with optional pad
US5991908A (en) * 1997-09-29 1999-11-23 Xilinx, Inc. Boundary scan chain with dedicated programmable routing
US6501630B1 (en) * 1999-12-17 2002-12-31 Koninklijke Philips Electronics N.V. Bi-directional ESD diode structure
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
US6717270B1 (en) * 2003-04-09 2004-04-06 Motorola, Inc. Integrated circuit die I/O cells
US6818955B1 (en) * 2003-04-09 2004-11-16 Marvell International Ltd. Electrostatic discharge protection
KR100528697B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 액정표시장치의 검사방법 및 장치
US6900541B1 (en) * 2004-02-10 2005-05-31 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits

Also Published As

Publication number Publication date
US20070018691A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
US10692856B2 (en) Semiconductor integrated circuit device
KR100320057B1 (ko) 반도체장치
US8013362B2 (en) Semiconductor integrated circuit and multi-chip module
US9087822B2 (en) Semiconductor device
US9478525B2 (en) Semiconductor device
JP2005191447A (ja) 半導体装置およびその製造方法
US9659887B2 (en) Semiconductor device
US7847377B2 (en) Semiconductor device including semiconductor chip with two pad rows
JPWO2018211931A1 (ja) 半導体集積回路装置
KR100610025B1 (ko) 멀티 패드 레이아웃구조 및 그를 구비하는 반도체 장치
JP4754201B2 (ja) 半導体装置
US20030215982A1 (en) Semiconductor device with a staggered pad arrangement
JP4921724B2 (ja) 半導体装置におけるパッド部の配線構造
US20060220263A1 (en) Semiconductor device to be applied to various types of semiconductor package
JP5657264B2 (ja) 半導体集積回路装置
JP7323847B2 (ja) 半導体集積回路装置
JP4175155B2 (ja) 半導体装置
US20240040700A1 (en) Semiconductor storage device
JP3846777B2 (ja) ボールグリッドアレイパッケージ
JP4167684B2 (ja) 半導体集積回路装置とその製造方法及びそのテスト方法
JP2008060215A (ja) 半導体装置
KR100896464B1 (ko) 패드 사이의 메탈 라인을 공유하는 반도체 장치
JP2012146979A (ja) 集積回路内における、インターフェースデバイスの面積効率の良い配列
KR20070077519A (ko) 반도체 메모리 장치
JPH0795581B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee