JP5742235B2 - 接続部品 - Google Patents

接続部品 Download PDF

Info

Publication number
JP5742235B2
JP5742235B2 JP2011008276A JP2011008276A JP5742235B2 JP 5742235 B2 JP5742235 B2 JP 5742235B2 JP 2011008276 A JP2011008276 A JP 2011008276A JP 2011008276 A JP2011008276 A JP 2011008276A JP 5742235 B2 JP5742235 B2 JP 5742235B2
Authority
JP
Japan
Prior art keywords
power supply
terminal block
circuit board
connection
connection component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011008276A
Other languages
English (en)
Other versions
JP2012151252A (ja
Inventor
本吉 勝貞
勝貞 本吉
米田 泰博
泰博 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011008276A priority Critical patent/JP5742235B2/ja
Publication of JP2012151252A publication Critical patent/JP2012151252A/ja
Application granted granted Critical
Publication of JP5742235B2 publication Critical patent/JP5742235B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、接続部品に関する。
一般に、LSI(Large Scale Integration)モジュールでは、膨大な数の回路素子が動作するため、回路基板からLSIモジュールへ大電流を供給する必要がある。また、LSIモジュールの負荷変動に起因して増減する電流を安定に供給する必要がある。
従来、LSIモジュールは、BGA(Ball Grid Array)を介して回路基板と接続されている。その接続端子としてのBGAは、電源系端子も信号系端子も一律で、例えば、直径0.6mm程度のはんだボールが使われている。これら細い端子を多数並列に用い、電源系の接続部分の抵抗を小さくすることによって、接続部分での損失を減らし、LSIモジュールに電流を供給している。
特開2006―228897号公報
しかしながら、回路基板からLSIモジュールへの電力供給がBGAを介して行われる従来技術では、LSIチップの消費電力が増加すると、BGA端子を流れる電流が増え損失が大きくなるという問題を抱える。細い端子で電流を供給するため、端子を流れる電流が変動すると端子に発生する電圧が変動する。これがLSIモジュール内の電圧変動につながり、回路素子の動作に影響を与える。
また、信号端子は、シールドがないため(同軸構造ではない)、電気的な結合しやすい状態となって1つの端子が作る誘導ノイズが周囲の端子に伝搬しやすく、端子間隔が狭いほど、また、電流電圧の変動が大きいほど影響されやすくなる。
そこで、本発明では、LSIモジュールと回路基板とを接続し、LSIモジュールへの電源を損失なく安定に供給可能な接続部品を提供する。
発明の一つの態様は、回路基板の上面及びLSIモジュールの下面における端子部に設けられた2以上の電源端子と接続する、金属材料からなる電源端子ブロックと、前記回路基板の上面及び前記LSIモジュールの下面における端子部に設けられた2以上の接地端子と接続する、金属材料からなる接地端子ブロックと、を有し、前記回路基板と前記LSIモジュールとを接続することを特徴とする接続部品に関する。
上記本発明の一態様によれば、電源系の端子を、電源端子ブロック、接地端子ブロックとし、回路基板とLSIモジュールの間を電流が流れる面積が広い端子で一括接続する接続部品の構成とすることによって、電源端子の面積を大幅に拡大でき、端子による損失を減らし、LSIモジュールに電力を効率よく供給することが可能となる。
本発明の実施の形態になる接続部品をLSIモジュール/回路基板間に介在させた電源供給の接続構成を示す図である。 本発明の実施の形態になる接続部品の構成例−その1(GND端子ブロック内に信号端子を配置させた場合)を示す図である。 本発明の実施の形態になる接続部品の構成例−その2(電源端子ブロック内に信号端子を配置させた場合)を示す図である。 本発明の実施の形態になる接続部品の構成例−その3(電源端子ブロック及びGND端子ブロック内の両方に信号端子を配置させた場合)を示す図である。 本発明の実施の形態になる接続部品の構成例−その4(高電位電源端子ブロックを設けた場合)を示す図である。 本発明の実施の形態になる接続部品におけるGND端子ブロック内に形成される信号端子の構成例を示す図である。 本発明の実施の形態になる信号端子をGND端子ブロック内に配置させた場合の接続部品の構成例(モデル1)を示す図である。 本発明の実施の形態になる信号端子をGND端子ブロック及び電源端子ブロック内に配置させた場合の接続部品の構成例(モデル2)を示す図である。 本発明の実施の形態になる接続部品による接続構成の等価回路モデルを示す図である。 図9の等価モデルによる比較例における各部電圧の計算結果を示す図である。 図9の等価モデルによる接続部品における各部電圧の計算結果を示す図である。 本発明の実施の形態になる接続部品による接続構成例(その1)を示す図である。 本発明の実施の形態になる接続部品による接続構成例(その2)を示す図である。 本発明の実施の形態になる接続部品による接続構成例(その3)を示す図である。 本発明の実施の形態になる接続部品による接続構成例(その4)を示す図である。
以下、本発明の実施形態につき、図面に基づいて説明する。
図1は、本発明の接続部品をLSIモジュール/回路基板間に介在させた電源供給の接続構成を示す。ここで、LSIモジュール2のLSIチップ50は、実際には、金属製の蓋材で封止されているが、図1は、LSIモジュール2、接続部品1、および回路基板3の接続のイメージを示すだけなので、LSIチップ50の蓋材は省略している。
本発明の接続構成は、LSIチップ50がLSI基板100に搭載されたLSIモジュール2と接続部品1の上面において接続し、回路基板3が接続部品1の下面において接続する構成となっている。電源端子、接地(以降、GND(Ground)と略記)端子など細い接続面を多数用いる接続ではなく、本発明では、接続部品1に形成された電源端子面及びGND端子面の太い接続面でLSIモジュール2及び回路基板3と接続することを特徴としている。
なお、回路基板3とLSIモジュール2の接続面は、接続部品1と同じ配置で、電源端子、GND端子、および信号端子のパターンを形成しておき、回路基板3/接続部品1/LSIモジュール間の接続は、ハンダ付けなどの手段を用いて行うものとする。
以下、図2〜図5を用いて、接続部品についての具体例を説明する。
図2は、本発明の接続部品の構成例−その1(GND端子ブロック内に信号端子を配置させた場合)を示す。図2の実施例では、接続部品1のGND端子ブロック10内に信号端子を配置させた構成例を示している。図2(a)は、接続部品1の上面図を示し、図2(b)は、図2(a)のA−A’の断面図を示している。
接続部品1は、電源端子ブロック20、GND端子ブロック10、および信号端子30を有し、図1に説明したように、上面においてLSIモジュール2と下面において回路基板3とそれぞれ接続されている。
図2に示すように、中心に電源端子ブロック20、その周囲にGND端子ブロック10、およびGND端子ブロック10の内部に信号端子30が配置されている。そして、電源端子ブロック20とGND端子ブロック10とは絶縁体11で絶縁されている。本発明は、従来のような電源ピン、GNDピンなど細い接続面を多数用いる接続ではなく、電源端子ブロック20、GND端子ブロック10の太い接続面で接続するものである。
このように、回路基板3/LSIモジュール2間を広い端子で一括接続する接続部品1を介在させることによって、電源系端子の面積が大幅に拡大されるため、端子における損失が減少し、回路基板3からLSIモジュール2への効率のよい電力供給が可能となる。
また、信号端子30は、絶縁体32でGND端子ブロック10と絶縁された信号線31を有する。GND端子ブロック10内に信号線31を配置させた構造をとることによって、信号線31間、信号線31/電源端子ブロック20間、および信号線31/GND端子ブロック間でのノイズの影響をなくすことが可能となる。
さらに、接続部品1は、中心に電源端子ブロック20、その周囲にGND端子ブロック10、GND端子ブロック10の内部に信号線31が配置される。
ここで、回路基板3及びLSIモジュール2の接続面は、接続部品1における電源端子ブロック20、GND端子ブロック10、および信号端子30と同じ配置で、それぞれ電源端子、GND端子、および信号端子のパターンを形成しておく。そして、回路基板3/接続部品1/LSIモジュール間の接続には、ハンダ付けなどが用いられる。
図3は、本発明の接続部品の構成例−その2(電源端子ブロック内に信号端子を配置させた場合)を示す。図3の実施例では、接続部品1の電源端子ブロック20内に信号端子30を配置させた構成例を示している。図3(a)は、接続部品1の上面図を示し、図3(b)は、(a)のA−A’の断面図を示している。このように、信号端子30は、金属材料で構成され、GND端子ブロック10と絶縁体11で分離された電源端子ブロック20内に配置されるので、ブロック外の端子とのノイズの干渉は抑制される。また、電源端子ブロック20内の信号端子30は、端子間が絶縁されるとともに電源端子ブロック20とも絶縁され、高周波ケーブルと同様の構造を採用しているためノイズの影響はない(信号端子の構造の詳細は、図6にて後述)。
図4は、本発明の接続部品の構成例−その3(電源端子ブロック及びGND端子ブロック内の両方に信号端子を配置させた場合)を示す。図4の実施例では、接続部品1の電源端子ブロック20内及びGND端子ブロック10内に信号端子30を配置させた構成例を示している。図4(a)は、接続部品1の上面図を示し、図4(b)は、(a)のA−A’の断面図を示している。
実施例の接続部品1は、信号端子30が内部に配置されたGND端子ブロック10、信号端子30が内部に配置された電源端子ブロック20、およびGND端子ブロック10と電源端子ブロック20を絶縁する絶縁体11を有する。このように、信号端子30は、金属材料で構成される電源端子ブロック20及びGND端子ブロック10内に配置しているため、ブロック外の端子からのノイズ干渉は抑制される。また、電源端子ブロック20内及びGND端子ブロック10の信号端子30は、端子間が絶縁されるとともに電源端子ブロック20及びGND端子ブロック10とも絶縁され、高周波ケーブルと同様の構造を採用しているため、ノイズの影響はない。
以上述べたように、信号端子30が電源端子ブロック20及びGND端子ブロック10内の両方に配置される本構造は、信号端子30の配置の設計の自由度を増加させるものとなる。
図5は、本発明の接続部品の構成例−その4(高電位電源ブロックを設けた場合)を示す。図5の実施例では、接続部品1の電源端子ブロック20内に、さらに、高電位の電源端子ブロックを配置した構成例を示している。なお、図2に同じく、GND端子ブロック10内に信号端子30を配置させている。図5(a)は、接続部品1の上面図を示し、図5(b)は、(a)のA−A’の断面図を示している。
実施例の接続部品1は、信号端子30が内部に配置されたGND端子ブロック10、電源端子ブロック20、電源端子ブロック20内に設けられた高電位用の電源端子ブロック20a、GND端子ブロック10と電源端子ブロック20を絶縁する絶縁体11、および高電位用の電源端子ブロック20aを絶縁する絶縁体12を有する。
図5の例では、複数の電位が必要な場合に、電位の高い端子を中心に電源端子ブロック20を配置させている。本実施例のように、電位の高い端子を内側に点対称に配置することによって、電位が高い端子を外部から触れることを防げる。また、電源端子ブロックとGND端子ブロックが同軸構造になるので、電源端子ブロックが作る電磁界の広がりを抑制し、ノイズの影響を小さくできる。
図6は、本発明の接続部品におけるGND端子ブロック内に配置される信号端子の構造例を示す。図6に示すように、GND端子ブロック10(または、電源端子ブロック20)内に信号線31が配置され、GND端子ブロック10(または、電源端子ブロック20)と信号線31の間は絶縁体32で絶縁される。実施例では、信号線31の径を0.4mmφ、金属ブロックを信号線が通過する信号端子30のエリアの径を1.3mmφとし、信号線31との隙間を絶縁体32(フッ素系樹脂)で満たす構造とした。これは、市販の高周波信号伝送用のケーブル(例えば、ワカ製作所の高周波用ケーブルSX−17)の断面構造と同じになる。したがって、非常に高い周波数の信号まで伝送が可能となる。
以上、信号線31は、外来のノイズの影響を受けることなく、また、他の信号線31のノイズ源となることもなく、高周波信号の伝送が期待できる。
なお、ここで、一般に供されているBGA接続のLSIモジュール(外形40x40mm)をもとに、本発明の接続部品の電源系端子として使える面積を求めておく。
いま、信号線の本数を260本とすると、
1本の信号端子(信号線を囲むエリア)=1.33mm
信号端子260本分の面積=345mm
電源系端子として使える面積=1255mm(40x40mm−信号端子面積) (1)
となる。
図7は、本発明の信号端子をGND端子ブロック内に配置させた場合の接続部品の構成例(モデル1)を示す。図7のモデル1の接続部品は、外形16x16mmの電源端子ブロック20と、外形40x40mmのGND端子ブロック10と、GND端子ブロック10内に配置された260本の信号端子30(図中、○印)とを有する。
いま、信号端子(絶縁体32を含む信号端子エリア)30の間隔を0.8mmとすると、信号線がGND端子ブロック10だけを通過する本実施例におけるモデル1の接続部品の構成は、
電源端子ブロックの面積:256mm(16x16mm) (2)
GND端子ブロックの面積:999mm ((1)−(2)) (3)
信号端子数:260本 となる。
図8は、本発明の信号端子をGND端子ブロック及び電源端子ブロック内に配置させた場合の接続部品の構成例(モデル2)を示す図である。
図8の実施例のモデル2は、信号線がGND端子ブロック10と電源端子ブロック20の両方を通過するものである。本実施例では、信号線が各ブロック内を通過するので、GND端子ブロック10と電源端子ブロック20の各面積に総数260本の信号端子30を割り振っている。
図8のモデル2の接続部品は、64本の信号端子30(図中、○印)をブロック内に配置した、外形18.6x18.6mmの電源端子ブロック20と、194本の信号端子30をブロック内に配置した、外形40x40mmのGND端子ブロック10とを有する。なお、10aは、194本の信号端子30を外側から順に配置させたときのGND端子ブロック10の残エリアを示している。
モデル2の接続部品の構成は、
電源端子ブロックの面積:261mm(18.6x18.6mm−信号端子64本分) (4)
GND端子ブロックの面積:993.9mm(5)
信号端子数:260本 となる。
以上、図7、図8に述べたモデル1、モデル2の接続部品における電源端子ブロック20及びGND端子ブロック10の面積について、BGA接続になる比較例と比較する。比較例は下記の通りである。
<比較例>(モジュール中心部に端子はない)
LSIモジュールの大きさ:40x40mm
端子ピッチ:1mm
ハンダボールの径:0.6mm
端子数:800本(信号系は250本、電源系は550本)とすると、
比較例の電極面積は、
信号端子250本分の面積=70.7mm
電源系端子550本分の面積=155.5mm となる。
本発明の接続部品は、上記モデル1とモデル2では、書くブロックの面積にほとんど差はないため、以下では、図7に示すモデル1を取り上げて比較する。また、上記比較例の電源系端子550本分の面積は、電源端子とGND端子とが半々に含まれていると仮定した。
電源端子ブロックの面積は、BGAによる電源端子の接続と比較して、約3.3倍になる。電源端子の面積が増えることで、端子での電力損失を小さくでき、LSIモジュールに効率よく電力を供給することが期待できる。また、GND端子ブロックの面積は、BGAによるGND端子の接続と比較して、約13倍になる。このように、GNDの面積が増えることで、GND電位の浮きや変動を抑えることが期待できる。
以下、図9〜図11を用いて、本発明の接続部品導入の効果を検証する。
図9は、本発明の接続部品による接続構成の等価回路モデルを示す。図9は、電源系端子の面積が増えることの効果を検証するために、回路基板とLSIモジュールの接続部分を等価回路とし、回路基板からLSIモジュールに電流が流れ込んだ時の各部の電圧を計算した。なお、Rvは電源端子の抵抗、RcはLSIモジュール内部の抵抗、RgはGND端子の抵抗を示す。
接続部品を使い、電源系端子の抵抗が小さくなることの効果を単純な比で表すために、比較例としてBGA接続における各部の抵抗を、Rv=1、Rg=1、Rc=1と置いた。
一方、接続部品(図7)を使った場合の各部の抵抗を、面積比から、Rv=1/3.3、Rg=1/13、Rc=1と置いた。Rcは、接続部品の外部となるため、比較例と同一としている。
また、電源系の回路であるから、回路基板とLSIモジュールの間に流れる電流は、接続断面積内を均一に流れると仮定した。電流は、回路基板からRv、Rc、Rgを通って回路基板に戻る経路を流れ、3つの抵抗が直列接続された経路を流れるので、各抵抗の大きさに応じて発生する電圧が計算される。
図10は、比較例としてBGA接続の場合について図9の等価回路モデルで計算した結果を示す。図10のグラフは、時間に対する各抵抗部分の電圧を示している。
電圧Vは、1Vの直流電圧に20%のノイズ電圧が載った電圧を供給源とした。投入電圧Vは、下記の通り直列に接続された3つの抵抗で分圧される。
Vv=(Rc+Rg)V/(Rv+Rc+Rg)
Vg=(Rg)V/(Rv+Rc+Rg)
図10では、Rv=1、Rg=1、Rc=1と置いたので、Vvは、Vの2/3((約0.67V)、Vgは、Vの1/3(約O.33V)の電圧が生じている(それぞれDCレベル)。また、LSIモジュール内の電位差はVv−Vgで、Vの1/3(約0.33V)となっている。
また、リップル分は、DC電位の変動を表し、リップルの大きさはDC電位に対し20%とした。なお、20%という値は、接続部品のRgの低下によりVgの変動が小さくなることが良くわかるような値としている。また、ノイズは、立ち上り、立下り、リップル幅がそれぞれ100msの電圧変動が10回起こった場合を想定している。
インダクタンスやキャパシタンスを含まず、3つの抵抗による分圧を計算しているので、抵抗に比例した電圧が、Vv、Vgとして生じることとなる。
図11は、図9の等価モデルによる接続部品における各部電圧の計算結果を示す。
投入電圧Vは直列に接続された3つの抵抗で分圧される。図10で用いた電源端子の抵抗Rvの面積、GND端子の抵抗Rgの面積に対し、接続部品のRvの面積は約3.3倍に拡大され、Rgの面積は約13倍に拡大される。したがって、図10の比較例に対し、Rvの抵抗は、1/3.3、Rgの抵抗は、1/13になるとした。
図9において、Rv=1/3.3、Rg=1/13、Rc=1と置いて計算した結果を図11に示す。これによると、Vvは、約0.78V、Vgは、約0.06Vの電圧が生じている(DCレベル)ことが分かる。
すなわち、本発明の接続部品のように、電源系端子のブロック化によって、Rvが低下することで、Rvでの損失が減り、供給する電圧の多くがLSIモジュールに印加される。また、Rgが低下することで、GND電位の上昇が抑えられる、GND電位に発生する電圧変動が抑えられる。
以上、本発明の接続部品では、LSIモジュールと回路基板を従来よりも低い抵抗で接続できるので、電力供給の損失を小さくでき、LSIモジュールのGND電位の上昇や変動を小さくできる。
つぎに、図12〜図15を用いて、接続部品とLSIモジュール及び回路基板との接続構成について説明する。なお、以下に示す接続構成例では、LSIモジュールの構造では、LSIチップを封止する金属製の蓋材については省略している。また、図12〜図15の断面図では、接続部品のLSIモジュール及び回路基板との接続構成を示すだけなので、接続部品における各ブロック内の信号端子の部分は省略している。
図12は、本発明の接続部品による接続構成例(その1)を示す。
本実施例の接続構成は、金属材料でブロック化された電源端子ブロック20とGND端子ブロック10を有する接続部品1、LSIチップ50が搭載されたLSI基板100を備えたLSIモジュール2、および回路基板3からなる。
LSIモジュール2の下面には、接続部品1の各ブロックのパターンに対応して、GND電極101と電源電極102が設けられている。同様に、回路基板3の上面には、接続部品1の各ブロックのパターンに対応して、GND電極201と電源電極202が設けられている。回路基板3では、電源層205から表面に電源電極202を取るために、多数のビアが用いられている。なお、203は、ソルダーレジストなどによる表面絶縁層である。
さらに、接続部品1の各ブロックとLSIモジュール2のLSI基板100や回路基板3に設けられたパターン電極(電源電極102、電源電極202)とは、ハンダ付けによって接続される。
図13は、本発明の接続部品による接続構成例(その2)を示す。
本実施例の接続構成は、金属材料でブロック化された電源端子ブロック20とGND端子ブロック10を有する接続部品1、LSIチップ50が搭載されたLSI基板100を有するLSIモジュール2、および座繰り加工によって埋め込んで電源層205上に形成した端子用の金属ブロック204と接続する電源電極202とソルダーレジストなどによる表面絶縁層203を有する回路基板3からなる。
LSIモジュール2の下面には、接続部品1の各ブロックのパターンに対応して、GND電極101と電源電極102が設けられている。また、回路基板3の上面には、接続部品1の各ブロックのパターンに対応して、GND電極201と電源電極202が設けられている。
さらに、接続部品1の各ブロックとLSIモジュール2のLSI基板100や回路基板3に設けられたパターン電極とは、ハンダ付けによって接続される。
図14は、本発明の接続部品による接続構成例(その3)を示す。
本実施例の接続構成は、金属材料でブロック化された電源端子ブロック20及びGND端子ブロック10と回路基板3の電源電極202と接触させるため電源端子ブロック20を嵩上げする金属ブロック25を有する接続部品1、LSIチップ50が搭載されたLSI基板100を有するLSIモジュール2、および座繰り加工によって基板内の電源層205上に形成された電源電極202とソルダーレジストなどによる表面絶縁層203を有する回路基板3からなる。
LSIモジュール2の下面には、接続部品1の各ブロックのパターンに対応して、GND電極101と電源電極102が設けられている。また、回路基板3の上面には、接続部品1の各ブロックのパターンに対応して、GND電極201と電源電極202が設けられている。
さらに、接続部品1の各ブロックとLSIモジュール2のLSI基板100や回路基板3に設けられたパターン電極とは、ハンダ付けによって接続される。
図15は、本発明の接続部品による接続構成例(その4)を示す。
本実施例は、接続部品1と他構成部品との位置合わせ機構を付加したもので、接続部品1以外のLSIモジュール2と回路基板3の電極構造は、全く同一としている。
接続部品1と他構成部品との位置合わせ機構は、接続部品1側に設けられた、LSIモジュール2との接合をガイドするガイド110および回路基板3との位置決めを行う位置決めピン120と、回路基板3側に設けられた、接続部品1の位置決めピン120と結合するための結合孔206からなる。
以上述べてきた本発明の接続部品の導入によって、従来のBGA接続の構成に対し、電源端子の面積及びGND端子の面積を大幅に拡大させることができ、端子による損失を減らし、LSIモジュールに電力を効率よく供給することが可能となる。また、LSIモジュールのGND電位を回路基板のGND電位に近づけることが可能となる。
さらに、信号線を高周波ケーブルと同じ形状とし、かつGND端子ブロック内に配置させることで、外部からのノイズの影響を受けず、また外部にノイズを発生しない構造が実現され、LSIモジュールの電源電圧の安定化と信号のノイズ対策が同時に可能となる。
本発明は、LSIモジュールへの電力供給において、電力損の低減や電源の安定化を可能とする金属ブロック化した接続部品技術に関する。
1 接続部品
2 LSIモジュール
3 回路基板
10 GND(接地)端子ブロック
11、12 絶縁体
20、20a 電源端子ブロック
25 金属ブロック
30 信号端子
31 信号線
32 絶縁体
50 LSIチップ
100 LSI基板
101 GND電極
102 電源電極
110 ガイド
120 位置決めピン
201 GND電極
202 電源電極
203 表面絶縁層
204 金属ブロック
205 電源層
206 結合孔

Claims (4)

  1. 回路基板の上面及びLSIモジュールの下面における端子部に設けられた2以上の電源端子と接続する、金属材料からなる電源端子ブロックと、
    前記回路基板の上面及び前記LSIモジュールの下面における端子部に設けられた2以上の接地端子と接続する、金属材料からなる接地端子ブロックと、を有し、
    前記回路基板と前記LSIモジュールとを接続することを特徴とする接続部品において、
    前記電源端子ブロック及び/又は接地端子ブロック内に、複数の信号端子が配置されたことを特徴とする接続部品
  2. 回路基板の上面及びLSIモジュールの下面における端子部に設けられた2以上の電源端子と接続する、金属材料からなる電源端子ブロックと、
    前記回路基板の上面及び前記LSIモジュールの下面における端子部に設けられた2以上の接地端子と接続する、金属材料からなる接地端子ブロックと、を有し、
    前記回路基板と前記LSIモジュールとを接続することを特徴とする接続部品において、
    前記電源端子ブロックは、電位の高低に応じてブロックを分割し、高電位となるブロックを前記電源端子ブロックの中央部に配置したことを特徴とする接続部品。
  3. 前記回路基板は、前記接続部品のブロック化パターンに対応する位置に埋め込まれた金属ブロックを有することを特徴とする請求項1または2に記載の接続部品。
  4. 前記LSIモジュールの幅に対応させたガイドと前記回路基板に設けられた結合孔に挿入させる位置決めピンとを有することを特徴とする請求項1または2に記載の接続部品。
JP2011008276A 2011-01-18 2011-01-18 接続部品 Expired - Fee Related JP5742235B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011008276A JP5742235B2 (ja) 2011-01-18 2011-01-18 接続部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011008276A JP5742235B2 (ja) 2011-01-18 2011-01-18 接続部品

Publications (2)

Publication Number Publication Date
JP2012151252A JP2012151252A (ja) 2012-08-09
JP5742235B2 true JP5742235B2 (ja) 2015-07-01

Family

ID=46793245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011008276A Expired - Fee Related JP5742235B2 (ja) 2011-01-18 2011-01-18 接続部品

Country Status (1)

Country Link
JP (1) JP5742235B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6350188B2 (ja) 2014-10-06 2018-07-04 富士通株式会社 インターポーザ、プリント基板ユニット、及び情報処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005337904A (ja) * 2004-05-27 2005-12-08 New Japan Radio Co Ltd 半導体装置特性測定用治具および半導体装置特性測定方法
JP2006236953A (ja) * 2005-02-28 2006-09-07 Sony Corp 基板装置、それに用いられるicソケットおよびインターポーザ、並びにそれを用いた電子機器
KR101013172B1 (ko) * 2006-04-28 2011-02-10 니혼 하츠쵸 가부시키가이샤 도전성 접촉자 홀더
JP5193200B2 (ja) * 2007-06-22 2013-05-08 日本発條株式会社 導電性接触子ホルダおよび導電性接触子ユニット
JP2010175371A (ja) * 2009-01-29 2010-08-12 Yokowo Co Ltd 検査ソケット

Also Published As

Publication number Publication date
JP2012151252A (ja) 2012-08-09

Similar Documents

Publication Publication Date Title
JP4273098B2 (ja) 多層プリント回路板
TWI777090B (zh) 堆疊電子結構與形成堆疊電子結構的方法
US10470296B2 (en) Printed circuit board, printed wiring board, and differential transmission circuit
JP4365166B2 (ja) キャパシタ、多層配線基板及び半導体装置
US8441807B2 (en) Electronic circuit
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
US20220148962A1 (en) Connection of several circuits of an electronic chip
JP2007250928A (ja) 多層プリント配線板
EP2728976B1 (en) Printed circuit board with reduced emission of electro-magnetic radiation
US9414490B2 (en) Electrical circuit board trace pattern to minimize capacitor cracking and improve reliability
JP5742235B2 (ja) 接続部品
CN106879168A (zh) 一种印刷电路板、pcba板以及电子设备
US9226386B2 (en) Printed circuit board with reduced emission of electro-magnetic radiation
JP2013021269A (ja) 部品内蔵配線基板
US11744009B2 (en) Electronic module
US9609741B1 (en) Printed circuit board and electronic apparatus
US11153973B2 (en) Electronic module
US10667385B2 (en) Impedance control using anti-pad geometries
US20200152559A1 (en) Device conducive to reduction of parasitic inductance and method for circuit design and assembly
US20150305149A1 (en) Printed circuit board
JP2005236008A (ja) コンデンサシート
US20050178582A1 (en) Circuit board with mounting pads for reducing parasitic effect
JP2017216367A (ja) プリント回路板及び電子機器
US8933343B2 (en) Electronic structure and electronic package component for increasing the bonding strength between inside and outside electrodes
JP6083143B2 (ja) チップインダクタ内蔵配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150420

R150 Certificate of patent or registration of utility model

Ref document number: 5742235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees