KR100996174B1 - 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로 - Google Patents

멀티 핑거 트랜지스터를 구비한 정전기 방전 회로 Download PDF

Info

Publication number
KR100996174B1
KR100996174B1 KR1020080127087A KR20080127087A KR100996174B1 KR 100996174 B1 KR100996174 B1 KR 100996174B1 KR 1020080127087 A KR1020080127087 A KR 1020080127087A KR 20080127087 A KR20080127087 A KR 20080127087A KR 100996174 B1 KR100996174 B1 KR 100996174B1
Authority
KR
South Korea
Prior art keywords
voltage line
contact patterns
finger
patterns
drains
Prior art date
Application number
KR1020080127087A
Other languages
English (en)
Other versions
KR20100068656A (ko
Inventor
손희정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080127087A priority Critical patent/KR100996174B1/ko
Priority to US12/637,335 priority patent/US8247872B2/en
Priority to CN200910254055A priority patent/CN101752349A/zh
Publication of KR20100068656A publication Critical patent/KR20100068656A/ko
Application granted granted Critical
Publication of KR100996174B1 publication Critical patent/KR100996174B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 멀티 핑거 트랜지스터를 이용한 정전기 방전 보호회로에 관한 것으로써, 더욱 상세하게는 멀티 핑거 트랜지스터에서 각 핑거패턴의 컨택패턴 수를 서로 다르게 구성하여 각 핑거패턴의 경로 저항을 동일하게 함으로써, 균일한 정전기 전류가 각 핑거패턴에서 흐르게 하여 각 핑거패턴의 동작불량을 방지하고, 정전기 방전 효율을 향상시키는 정전기 방전 회로를 구비한 반도체 메모리 장치에 관한 것이다.

Description

멀티 핑거 트랜지스터를 구비한 정전기 방전 회로{ESD protection circuit having multi finger transister}
본 발명은 반도체 회로용 정전기 방전 회로에 관한 것으로써, 보다 상세하게는 정전기 방전 회로로 사용되는 멀티 핑거 트랜지스터의 동작불량 발생을 방지하기 위한 발명에 관한 것이다.
대전된 인체나 기계에 반도체 집적회로(IC)가 접촉하면, 인체나 기계에 대전되어 있던 정전기가 반도체 집적회로의 외부 핀을 통해 입/출력패드를 거쳐 반도체 내부 회로로 방전되면서 큰 에너지를 가진 과도 전류파가 반도체 내부 회로에 큰 손상을 가할 수 있다. 또는, 반도체 회로 내부에 대전되어 있던 정전기가 기계의 접촉으로 인해 기계를 통해 흘러 나오면서 회로에 손상을 입히기도 한다.
대부분의 반도체 집적회로는 이러한 손상으로부터 반도체 내부회로를 보호하기 위해 입/출력패드와 반도체 내부회로 사이에 정전기 방전 회로를 설치한다.
도 1은 종래의 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로를 도시하고 있다.
도 1의 정전기 방전 회로는 입/출력패드(100), 전압패드(102), 전압라인
(104), 다수의 드레인 각각에 대응하는 핑거패턴(110,112,114,116), 다수의 소오스 각각에 대응하는 핑거패턴(120,122,124,126,128), 다수의 게이트전극(130,131,132
,133,134,135,136,137)을 포함한다.
도 1에서 예시하는 일반적인 멀티 핑거 트랜지스터는 다수의 드레인 각각에 대응하는 제1핑거패턴(110,112,114,116)과 다수의 소오스 각각에 대응하는 제2핑거패턴(120,122,124,126,128)이 서로 나란하게 형성되고 교번되어 구성된다.
각각의 드레인에 대응하는 제1핑거패턴(110,112,114,116)과 각각의 소오스에 대응하는 제2핑거패턴(120,122,124,126,128) 사이에는 게이트전극(130,131,132,133,
134,135,136,137)이 형성된다.
다수의 드레인은 각각에 대응해서 제1컨택패턴을 통해서 접속되는 제1핑거패턴(110,112,114,116)을 통해서 입/출력패드(100)와 연결되고, 다수의 소오스는 각각에 대응해서 제2컨택패턴을 통해서 접속되는 제2핑거패턴(120,122,124,126,128)을 포함하는 경로에 의해서 특정 전압라인(104)에 연결되며, 다수의 게이트전극은 전압라인(104)에 연결된다.
도 1을 참고하면, 입/출력패드(100)로 양의 정전기가 인가될 때, 드레인에 대응하는 제1핑거패턴(110)과 소오스에 대응하는 제2핑거패턴(120)을 거쳐 전압라인(104)로 정전기 방전 경로(경로 R1)가 형성되고, 드레인에 대응하는 제1핑거패턴
(116)과 소오스에 대응하는 제2핑거패턴(126)을 거쳐 전압라인(104)으로 정전기 방전 경로(경로 R4)가 형성된다.
도 1에는 도시하지 않았지만 경로 R1과 경로 R4 이외에도 정전기 방전경로는 핑거패턴의 수만큼 다양하게 형성된다.
멀티 핑거 트랜지스터에서는 각 핑거패턴에 의해서 입/출력패드(100)와 전압라인(104)사이에 정전기 방전 경로가 형성된다. 각 핑거패턴은 동작 불량이 발생하지 않고 견딜 수 있는 정상전류(IT2)가 설계시에 이미 정해지므로 정상전류(IT2)이상으로 정전기 전류가 흐르게 되면 동작불량이 발생하게 된다.
각 핑거패턴에 의해서 형성되는 경로 R1과 경로 R4를 비교해보면, 경로 R1은 전압라인(104)과 가까워서 정전기 방전 경로가 가장 짧으므로 가장 작은 저항값을 갖는다. 경로 R4는 전압라인(104)과 멀어서 정전기 방전 경로가 가장 길어서 가장 큰 저항값을 갖는다.
따라서 정전기 전류는 저항값이 높은 경로 R4보다는 저항값이 낮은 경로 R1로 대부분 빠져나가게 된다. 결국 각 정전기 방전 경로를 통해 흐르는 정전기 전류량은 각기 다르고, 그 중에서 경로 R1를 통해서 가장 많은 정전기 전류가 흐른다.
만약 과도한 정전기 전류가 경로 R1으로 몰려서 경로 R1에 정상전류(IT2)이상의 정전기 전류가 흐르게 되면, 경로 R1를 형성하는 핑거패턴의 컨택패턴이 멜팅되어 동작 불량이 발생한다.
멀티 핑거 트랜지스터는 한 핑거패턴에 동작 불량이 발생해도 더이상 정전기 방전 보호회로로 사용할 수 없기 때문에 상술한 것처럼 특정 핑거패턴의 컨택패턴이 멜팅되어 동작 불량을 일으키면, 멀티 핑거 트랜지스터 전체가 정전기 방전 회로로써 동작하지 못하게 된다.
이러한 동작 불량을 방지하기 위한 방법으로써, 멀티 핑거 트랜지스터의 단 위 핑거패턴의 크기를 늘려서 각 핑거패턴이 감당할 수 있는 정전기 전류의 양을 늘리는 방법이 있다. 그러나 이 경우에는 레이아웃 면적이 증가하므로 최근의 반도체 고집적화에 걸림돌이 되는 문제점이 있다.
본 발명은 멀티 핑거 트랜지스터에서 각 핑거패턴의 컨택패턴의 수를 다르게 구성하여서 각 핑거패턴의 경로 저항을 동일하게 해줌으로써, 각 핑거패턴에서 정전기 전류가 균일하게 흐르는 멀티 핑거 트랜지스터를 구비한 정전기 방전회로를 제공한다.
전류 분배능력이 향상된 멀티 핑거 트랜지스터를 구비하는 정전기 방전회로는 서로 나란하게 형성되는 다수의 드레인 및 다수의 소오스는 교번으로 구성되고, 각각의 상기 드레인과 상기 소오스 사이에는 게이트 전극이 구성되는 멀티 핑거 트랜지스터를 구비하며, 상기 다수의 드레인은 각각에 대응되면서 다수의 제 1 컨택 패턴을 통하여 접속되는 제 1 핑거 패턴 통해서 입/출력패드와 전기적으로 연결되고, 상기 다수의 소오스는 각각에 대응되면서 다수의 제 2 컨택 패턴을 통하여 접속되는 제 2 핑거 패턴을 포함하는 경로를 통해서 특정 전압 라인과 전기적으로 연결되며, 상기 다수의 제 1 컨택 패턴의 수는 상기 전압 라인과 가까운 드레인에 대응하는 것일수록 점차적으로 적은 수로 형성된 구조를 가짐을 특징으로 한다.
상기 전압 라인은 접지전압 라인 또는 전원전압 라인으로 구성될 수 있다.
상기 다수의 제 1 컨택 패턴은 각 드레인 별로 적어지는 수로 형성되는 것이 바람직하다.
상기 다수의 제 1 컨택 패턴은 소정 단위 수량의 각 드레인들 마다 적어지는 수로 형성되는 것이 바람직하다.
상기 다수의 제 1 컨택 패턴은 균등한 수로 적어지는 것이 바람직하다.
다른 실시예는 서로 나란하게 형성되는 다수의 드레인 및 다수의 소오스는 교번으로 구성되고, 각각의 상기 드레인과 상기 소오스 사이에는 게이트 전극이 구성되는 멀티 핑거 트랜지스터를 구비하며, 상기 다수의 드레인은 각각에 대응되면서 다수의 제 1 컨택 패턴을 통하여 접속되는 제 1 핑거 패턴을 통해서 입/출력패드와 연결되고, 상기 다수의 소오스는 각각에 대응되면서 다수의 제 2 컨택 패턴을 통하여 접속되는 제 2 핑거 패턴을 포함하는 경로를 통해서 특정 전압 라인과 전기적으로 연결되며, 상기 다수의 제 2 컨택 패턴의 수는 상기 전압 라인과 가까운 소오스에 대응하는 것일수록 점차적으로 적은 수로 형성된 구조를 가짐을 특징으로 한다.
상기 전압 라인은 접지전압 라인 또는 전원전압 라인으로 구성될 수 있다.
상기 다수의 제 2 컨택 패턴은 각 소오스 별로 적어지는 수로 형성될 수 있다.
상기 다수의 제 2 컨택 패턴은 소정 단위 수량의 각 소오스들 마다 적어지는 수로 형성될 수 있다.
상기 다수의 제 2 컨택 패턴은 균등한 수로 적어지는 것이 바람직하다.
본 발명의 또 다른 실시예는 서로 나란하게 형성되는 다수의 드레인 및 다수의 소오스는 교번으로 구성되고, 각각의 상기 드레인과 상기 소오스 사이에는 게이트 전극이 구성되는 멀티 핑거 트랜지스터를 구비하며, 상기 다수의 드레인은 각각 에 대응되면서 다수의 제 1 컨택 패턴을 통하여 접속되는 제 1 핑거 패턴을 통해서 입/출력패드와 연결되고, 상기 다수의 소오스는 각각에 대응되면서 다수의 제 2 컨택 패턴을 통하여 접속되는 제 2 핑거 패턴을 포함하는 경로를 통해서 특정 전압 라인과 전기적으로 연결되며, 인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들의 수는 상기 전압 라인과 가깝게 대응하는 것일수록 점차적으로 적은 수로 형성된 구조를 가짐을 특징으로 한다.
상기 전압라인은 접지전압 라인 또는 전원전압 라인으로 구성될 수 있다.
인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들은 각 쌍 별로 적어지는 수로 형성될 수 있다.
인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들은 소정 단위 소량의 쌍들 마다 적어지는 수로 형성될 수 있다.
인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들은 쌍 단위로 균등한 수로 적어지는 것이 바람직하다.
본 발명은 정전기 방전 회로로 사용되는 멀티 핑거 트랜지스터에서 각 핑거패턴에 흐르는 정전기전류를 균일하게 함으로써, 정전기 방전 능력을 향상시키고, 과전류가 흘러서 특정 핑거패턴이 멜팅되어 동작불량이 발생되는 것을 방지하는 효과가 있다.
본 발명은 멀티 핑거 트랜지스터의 각 핑거패턴의 컨택패턴의 개수를 다르게 구성함으로써, 각 핑거패턴에 균일한 정전기 전류가 흐르도록 하여 정전기 방전 능력을 향상시키고, 특정 핑거패턴에서 동작 불량이 발생하는 것을 방지하는 정전기 방전 회로를 제시한다.
도 2에서는 본 발명의 바람직한 실시예를 예시한다.
도 2의 정전기 방전회로는 입/출력패드(200), 전압패드(202), 전압라인(204)
, 다수의 드레인 각각에 대응하는 제1핑거패턴(210,212,214,216), 다수의 소오스 각각에 대응하는 제2핑거패턴(220,222,224,226,228), 다수의 게이트전극(230,231
,232,233,234,235,236,237)을 포함한다.
반도체 액티브영역에 다수의 드레인과 다수의 소오스가 서로 나란하게 형성되면서 교번되어 배치된다.
다수의 드레인은 각각에 대응되면서 제1컨택패턴을 통하여 접속되는 다수의 제1핑거패턴(210,212,214,216)을 통해서 입/출력패드(200)와 전기적으로 연결된다.
다수의 소오스는 각각에 대응되면서 제2컨택패턴을 통하여 접속되는 다수의 제2핑거패턴(220,222,224,226,228)을 포함하는 경로를 통해서 특정 전압라인(204)
에 전기적으로 연결된다.
각각의 게이트전극(230,231,232,233,234,235,236,237)은 각각의 제1핑거패턴
(210,212,214,216)과 각각의 제2핑거패턴(220,222,224,226,228) 사이에 구성된다.
다수의 드레인 각각에 대응하는 제1핑거패턴(210,212,214,216)과 다수의 소오스 각각에 대응하는 제2핑거패턴(220,222,224,226,228)은 서로 나란하게 형성된 다.
드레인에 대응하는 제1핑거패턴(210)은 전압라인(204)과 가장 가깝게 배치되고, 일정한 간격으로 나머지 제1핑거패턴(212,214,216)이 배치된다.
소오스에 대응하는 제2핑거패턴(220)은 전압라인(204)과 가장 가깝게 배치되고, 일정한 간격으로 나머지 제2핑거패턴(222,224,226,228)이 배치된다.
제1컨택패턴은 다수의 제1핑거패턴(210,212,214,216)을 다수의 드레인과 접속하게 한다. 전압라인(204)에 가까운 제1핑거패턴일수록 제1컨택패턴의 수가 점차로 줄어들도록 설계한다.
제2컨택패턴은 다수의 제2핑거패턴(220,222,224,226,228)을 다수의 소오스와 접속하게 한다. 제2컨택패턴은 일정한 수로 설계한다.
도 2를 참고하여 동작원리를 살펴보면 다음과 같다.
우선 입/출력패드(200)에 양의 정전기가 인가되면, 드레인에 대응하는 제1핑거패턴(210)을 거쳐 소오스에 대응하는 제2핑거패턴(220)을 통해서 전압라인(204)으로 정전기 방전 경로가 형성된다.(경로 R21)
또한, 드레인에 대응하는 제1핑거패턴(216)을 거쳐 소오스에 대응하는 제2핑거패턴(226)을 통해서 전압라인(204)으로 정전기 방전 경로가 형성된다.(경로 R24)
본 발명의 바람직한 실시예는 경로 R21과 경로 R24뿐만아니라 제1핑거패턴과 제2핑거패턴에 의해서 다양한 방전 경로가 형성된다. 다만, 도 2의 실시예는 2개의 경로를 도시하고, 이를 중심으로 설명하더라도 당업자라면 본 발명을 충분히 이해할 수 있다.
만일 각 핑거패턴의 컨택패턴의 수를 동일하게 설계하다면, 경로 R21은 경로 R24와 비교했을 때, 정전기 방전 경로가 짧으므로 저항값이 작고 경로 R24는 정전기 방전 경로가 길어서 저항값이 크다.
저항값이 작으면 동일 전압레벨하에서는 더 많은 전류가 흐르게 되므로 각 핑거패턴이 형성하는 정전기 방전 경로에 흐르는 정전기 전류는 균일하지 않다.
정전기 전류가 균일하지 않게 흐르는 것을 방지하기 위해서 도 2에서는 경로 R21의 경우 저항값을 높여주고 경로 R24의 경우 저항값을 낮춰져야 하므로, 드레인에 대응하는 제1핑거패턴(210,212,214,216)의 제1컨택패턴의 수는 전압라인(204)에 가까울수록 적어지도록 구성한다.
따라서, 전압라인(204)에 가장 가까운 드레인에 대응하는 제1핑거패턴
(210)의 제1컨택패턴의 수가 가장 적고, 제1핑거패턴(216)의 제1컨택패턴의 수가 가장 많게 구성한다.
전압라인(204)에서 가까워질수록 제1컨택패턴의 수를 적게 설계하는 방법은 각 드레인별로 일정한 수로 제1컨택패턴의 수를 줄이는 방법과 몇개의 드레인 그룹별로 일정한 수로 제1컨택패턴의 수를 줄이는 방법이 있다.
이렇게 전압라인(204)에서 가까워질수록 제1컨택패턴의 수를 적게 설계하면, 각 정전기 방전 경로의 저항값은 균일하게 설계될 수 있다.
각 정전기 방전 경로가 균일한 저항값으로 설계되면, 각 핑거패턴을 통해서 균일한 정전기 전류가 흐르게 되므로 특정 핑거패턴에 과도한 정전기 전류가 집중되어서 특정 핑거패턴의 컨택패턴이 멜팅되는 동작 불량이 발생하는 것을 방지할 수 있다.
도 3은 본 발명의 다른 실시예를 예시한다.
도 3을 참고하여 동작원리를 살펴보면 다음과 같다.
우선 입/출력패드(300)에 양의 정전기가 인가되면, 드레인에 대응하는 제1핑거패턴(310)을 거쳐 소오스에 대응하는 제2핑거패턴(320)을 통해서 전압라인(304)으로 정전기 방전 경로가 형성된다.(경로 R31)
또한, 드레인에 대응하는 제1핑거패턴(316)을 거쳐 소오스에 대응하는 제2핑거패턴(326)을 통해서 전압라인(304)으로 정전기 방전 경로가 형성된다.(경로 R34)
본 발명의 바람직한 실시예는 경로 R31과 경로 R34뿐만아니라 제1핑거패턴과 제2핑거패턴에 의해서 다양한 방전 경로가 형성된다. 다만, 도 3의 실시예는 2개의 경로를 도시하고, 이를 중심으로 설명하더라도 당업자라면 본 발명을 충분히 이해할 수 있다.
만일 각 핑거패턴의 컨택패턴의 수를 동일하게 설계하다면, 경로 R31은 경로 R34와 비해서 정전기 방전 경로가 짧으므로 저항값이 작고, 경로 R34는 정전기 방전 경로가 길어서 저항값이 크다.
저항값이 작으면 동일 전압레벨하에서는 더 많은 전류가 흐르게 되므로 각 핑거패턴이 형성하는 정전기 방전 경로에 흐르는 정전기 전류는 균일하지 않다.
정전기 전류가 균일하지 않게 흐르는 것을 방지하기 위해서 경로 R31의 경우 저항값을 높여주고 경로 R34는 저항값을 낮춰져야 하므로, 다수의 소오스 각각에 대응하는 제2핑거패턴(220,222,224,226,228)의 제2컨택패턴의 수는 전압라인(304) 에 가까워질수록 적게 설계한다.
따라서, 전압라인(304)에 가장 가까운 소오스에 대응하는 제2핑거패턴
(320)의 제2컨택패턴의 수는 가장 적고, 제2핑거패턴(328)의 제2컨택패턴의 수가 가장 많게 구성한다.
전압라인(304)에서 가까워질수록 제2컨택패턴의 수가 적어지도록 설계하는 방법은 각 소오스별로 일정한 수로 제2컨택패턴의 수를 줄이는 방법과 몇개의 소오스 그룹별로 일정한 수로 제2컨택패턴의 수를 줄이는 방법이 있다.
이렇게 전압라인(304)에서 가까워질수록 제2컨택패턴의 수를 적게 설계하면, 각 정전기 방전 경로의 저항값은 균일하게 설계될 수 있다.
각 정전기 방전 경로가 균일한 저항값으로 설계되면, 각 핑거패턴을 통해서 균일한 정전기 전류가 흐르게 되므로 특정 핑거패턴에 과도한 정전기 전류가 집중되어서 특정 핑거패턴의 컨택패턴이 멜팅되는 동작 불량이 발생하는 것을 방지할 수 있다.
도 4는 본 발명의 또 다른 실시예를 예시한다.
도 4를 참고하여 동작원리를 살펴보면 다음과 같다.
우선 입/출력패드(400)에 양의 정전기가 인가되면, 드레인에 대응하는 제1핑거패턴(410)을 거쳐 소오스에 대응하는 제2핑거패턴(420)을 통해서 전압라인(404)으로 정전기 방전 경로가 형성된다.(경로 R41)
또한, 드레인에 대응하는 제1핑거패턴(416)을 거쳐 소오스에 대응하는 제2핑거패턴(426)을 통해서 전압라인(404)으로 정전기 방전 경로가 형성된다.(경로 R44). 만일 음의 정전기가 인가되면 경로 R41과 R44와 반대방향의 정전기 방전 경로가 형성된다.
본 발명의 바람직한 실시예는 경로 R41과 경로 R44뿐만아니라 제1핑거패턴과 제2핑거패턴에 의해서 다양한 방전 경로가 형성된다. 다만, 도 4의 실시예는 2개의 경로를 도시하고, 이를 중심으로 설명한다.
만일 각 핑거패턴의 컨택패턴의 수를 동일하게 설계하다면, 경로 R41은 경로 R44와 비해서 정전기 방전 경로가 짧으므로 저항값이 작고, 경로 R44는 정전기 방전 경로가 길어서 저항값이 크다.
저항값이 작으면 동일 전압레벨하에서는 더 많은 전류가 흐르게 되므로 각 핑거패턴에 흐르는 정전기 전류는 균일하지 않게 된다.
정전기 전류가 균일하지 않게 흐르는 것을 방지하기 위해서, 경로 R41의 경우 저항값을 높여주고 경로 R44는 저항값을 낮춰져야 하므로, 다수의 드레인 각각에 대응하는 제1핑거패턴(410,412,414,416)의 제1컨택패턴의 수는 전압라인(404)에 가까워질수록 적게 설계하고, 다수의 소오스 각각에 대응하는 제2핑거패턴(420,422
,424,426,428)의 제2컨택패턴의 수는 전압라인(404)에 가까워질수록 적게 설계한다.
따라서, 전압라인(404)에 가장 가까운 드레인에 대응하는 제1핑거패턴(410)의 제1컨택패턴의 수는 가장 적고 제1핑거패턴(416)의 제1컨택패턴의 수가 가장 많게 구성되며, 전압라인(404)에 가장 가까운 소오스에 대응하는 제2핑거패턴(420)의 제2컨택패턴의 수는 가장 적고 제2핑거패턴(426)의 제2컨택패턴의 수가 가장 많게 구성한다.
전압라인(404)에서 가까워질수록 제1컨택패턴의 수와 제2컨택패턴의 수가 적어지도록 설계하는 방법은 한쌍의 드레인과 소오스 별로 일정한 수로 제1컨택패턴의 수와 제2컨택패턴의 수를 줄이는 방법과 몇개 쌍의 드레인과 소오스 그룹별로 일정한 수로 제1컨택패턴의 수와 제2컨택패턴의 수를 줄이는 방법이 있다.
이렇게 전압라인(404)에서 가까워질수록 제1컨택패턴의 수와 제2컨택패턴의 수가 적어지도록 설계하면, 각 정전기 방전 경로의 저항값은 균일하게 설계될 수 있다.
각 정전기 방전 경로가 균일한 저항값으로 설계되면, 각 핑거패턴을 통해서 균일한 정전기 전류가 흐르게 되므로 특정 핑거패턴에 과도한 정전기 전류가 집중되어서 특정 핑거패턴의 컨택패턴이 멜팅되는 동작 불량이 발생하는 것을 방지할 수 있다.
도 4의 실시예는 드레인과 소오스에 대응하는 각 핑거패턴의 컨택패턴의 수가 전압라인(404)에서 가까워질수록 점차 적어지게 설계함으로써 보다 효율적으로 정전기 방전 경로의 저항값을 균일하게 설계할 수 있게 된다.
결과적으로 각 핑거패턴별로 컨택패턴의 수를 다르게 설계하여서 각 정전기 방전 경로를 통해서 균일한 정전기 전류가 흐르게 되면, 특정 핑거패턴에 과전류가 흐르지 않게된다. 따라서 특정 핑거패턴이 멜팅되어 동작불량이 발생하지 않고, 레이아웃 면적을 크게 증가시키지 않으면서도 정전기 방전 능력을 향상시킬 수 있게 된다.
도 1은 종래의 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로를 나타내는 도면.
도 2는 본 발명의 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로를 나타내는 도면.
도 3은 본 발명의 다른 실시예를 나타내는 도면.
도 4는 본 발명의 또 다른 실시예를 나타내는 도면.

Claims (18)

  1. 서로 나란하게 형성되는 다수의 드레인 및 다수의 소오스는 교번으로 구성되고, 각각의 상기 드레인과 상기 소오스 사이에는 게이트 전극이 구성되는 멀티 핑거 트랜지스터를 구비하며,
    상기 다수의 드레인은 각각에 대응되면서 다수의 제 1 컨택 패턴을 통하여 접속되는 제 1 핑거 패턴 통해서 입/출력패드와 전기적으로 연결되고, 상기 다수의 소오스는 각각에 대응되면서 다수의 제 2 컨택 패턴을 통하여 접속되는 제 2 핑거 패턴을 포함하는 경로를 통해서 특정 전압 라인과 전기적으로 연결되며, 상기 다수의 제 1 컨택 패턴의 수는 상기 전압 라인과 가까운 드레인에 대응하는 것일수록 점차적으로 적은 수로 형성된 구조를 가짐을 특징으로 하는 정전기 방전 회로.
  2. 제 1 항에 있어서,
    상기 전압 라인은 접지전압 라인인 정전기 방전 회로.
  3. 제 1 항에 있어서,
    상기 전압 라인은 전원전압 라인인 정전기 방전 회로.
  4. 제 1 항에 있어서,
    상기 다수의 제 1 컨택 패턴은 각 드레인 별로 적어지는 수로 형성되는 정전 기 방전 회로.
  5. 제 1 항에 있어서,
    상기 다수의 제 1 컨택 패턴은 소정 단위 수량의 각 드레인들 마다 적어지는 수로 형성되는 정전기 방전 회로.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 다수의 제 1 컨택 패턴은 균등한 수로 적어지는 정전기 방전 회로.
  7. 서로 나란하게 형성되는 다수의 드레인 및 다수의 소오스는 교번으로 구성되고, 각각의 상기 드레인과 상기 소오스 사이에는 게이트 전극이 구성되는 멀티 핑거 트랜지스터를 구비하며,
    상기 다수의 드레인은 각각에 대응되면서 다수의 제 1 컨택 패턴을 통하여 접속되는 제 1 핑거 패턴을 통해서 입/출력패드와 연결되고, 상기 다수의 소오스는 각각에 대응되면서 다수의 제 2 컨택 패턴을 통하여 접속되는 제 2 핑거 패턴을 포함하는 경로를 통해서 특정 전압 라인과 전기적으로 연결되며, 상기 다수의 제 2 컨택 패턴의 수는 상기 전압 라인과 가까운 소오스에 대응하는 것일수록 점차적으로 적은 수로 형성된 구조를 가짐을 특징으로 하는 정전기 방전 회로.
  8. 제 7 항에 있어서,
    상기 전압 라인은 접지전압 라인인 정전기 방전 회로.
  9. 제 7 항에 있어서,
    상기 전압라인은 전원전압 라인인 정정기 방전 회로.
  10. 제 7 항에 있어서,
    상기 다수의 제 2 컨택 패턴은 각 소오스 별로 적어지는 수로 형성되는 정전기 방전 회로.
  11. 제 7 항에 있어서,
    상기 다수의 제 2 컨택 패턴은 소정 단위 수량의 각 소오스들 마다 적어지는 수로 형성되는 정전기 방전 회로.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 다수의 제 2 컨택 패턴은 균등한 수로 적어지는 정전기 방전 회로.
  13. 서로 나란하게 형성되는 다수의 드레인 및 다수의 소오스는 교번으로 구성되고, 각각의 상기 드레인과 상기 소오스 사이에는 게이트 전극이 구성되는 멀티 핑거 트랜지스터를 구비하며,
    상기 다수의 드레인은 각각에 대응되면서 다수의 제 1 컨택 패턴을 통하여 접속되는 제 1 핑거 패턴을 통해서 입/출력패드와 연결되고, 상기 다수의 소오스는 각각에 대응되면서 다수의 제 2 컨택 패턴을 통하여 접속되는 제 2 핑거 패턴을 포함하는 경로를 통해서 특정 전압 라인과 전기적으로 연결되며, 인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들의 수는 상기 전압 라인과 가깝게 대응하는 것일수록 점차적으로 적은 수로 형성된 구조를 가짐을 특징으로 하는 정전기 방전 회로.
  14. 제 13 항에 있어서,
    상기 전압라인은 접지전압 라인인 정전기 방전 회로.
  15. 제 13 항에 있어서,
    상기 전압라인은 전원전압 라인인 정정기 방전 회로.
  16. 제 13 항에 있어서,
    인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들은 각 쌍 별로 적어지는 수로 형성되는 정전기 방전 회로.
  17. 제 13 항에 있어서,
    인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴 들과 상기 제 2 컨택 패턴들은 소정 단위 소량의 쌍들 마다 적어지는 수로 형성되는 정전기 방전 회로.
  18. 제 16 항 또는 제 17 항에 있어서,
    인접한 한 쌍의 상기 드레인과 상기 소오스에 대응되는 상기 제 1 컨택 패턴들과 상기 제 2 컨택 패턴들은 쌍 단위로 균등한 수로 적어지는 정전기 방전 회로.
KR1020080127087A 2008-12-15 2008-12-15 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로 KR100996174B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080127087A KR100996174B1 (ko) 2008-12-15 2008-12-15 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로
US12/637,335 US8247872B2 (en) 2008-12-15 2009-12-14 ESD protection circuit including multi-finger transistor
CN200910254055A CN101752349A (zh) 2008-12-15 2009-12-15 包括多指状晶体管的esd保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080127087A KR100996174B1 (ko) 2008-12-15 2008-12-15 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로

Publications (2)

Publication Number Publication Date
KR20100068656A KR20100068656A (ko) 2010-06-24
KR100996174B1 true KR100996174B1 (ko) 2010-11-24

Family

ID=42240235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080127087A KR100996174B1 (ko) 2008-12-15 2008-12-15 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로

Country Status (3)

Country Link
US (1) US8247872B2 (ko)
KR (1) KR100996174B1 (ko)
CN (1) CN101752349A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991735B1 (ko) * 2011-05-19 2019-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
JP6100026B2 (ja) * 2013-03-06 2017-03-22 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR102098663B1 (ko) 2013-10-11 2020-04-08 삼성전자주식회사 정전기 방전 보호 소자
US9543430B2 (en) 2014-11-03 2017-01-10 Texas Instruments Incorporated Segmented power transistor
EP3163618A1 (en) * 2015-10-27 2017-05-03 Nexperia B.V. Electrostatic discharge protection device
CN108879634B (zh) * 2018-06-30 2022-03-04 唯捷创芯(天津)电子技术股份有限公司 一种浪涌保护器件及其组成的芯片、通信终端

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583972B2 (en) * 2000-06-15 2003-06-24 Sarnoff Corporation Multi-finger current ballasting ESD protection circuit and interleaved ballasting for ESD-sensitive circuits
KR100383003B1 (ko) 2000-12-30 2003-05-09 주식회사 하이닉스반도체 멀티-핑거구조의 ｅｓｄ 보호회로
US7005708B2 (en) * 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US6630715B2 (en) * 2001-10-01 2003-10-07 International Business Machines Corporation Asymmetrical MOSFET layout for high currents and high speed operation
KR100772097B1 (ko) 2005-06-11 2007-11-01 주식회사 하이닉스반도체 반도체 회로용 정전기 보호소자
US7511345B2 (en) * 2005-06-21 2009-03-31 Sarnoff Corporation Bulk resistance control technique
KR20070074036A (ko) 2006-01-06 2007-07-12 삼성전자주식회사 균일하게 턴온되는 멀티 핑거 구조의 게이트가 접지된엔모스로 이루어진 정전기 방전 보호회로
KR20080061005A (ko) 2006-12-27 2008-07-02 주식회사 하이닉스반도체 정전기 방전 보호 소자 및 정전기 방전 보호 소자의레이아웃 방법
JP5165967B2 (ja) 2007-08-22 2013-03-21 セイコーインスツル株式会社 半導体装置

Also Published As

Publication number Publication date
CN101752349A (zh) 2010-06-23
US8247872B2 (en) 2012-08-21
KR20100068656A (ko) 2010-06-24
US20100149705A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
KR100996174B1 (ko) 멀티 핑거 트랜지스터를 구비한 정전기 방전 회로
KR101870995B1 (ko) 반도체 집적회로의 ｅｓｄ 보호 회로
KR101034614B1 (ko) 정전기 보호 회로
KR101475952B1 (ko) 반도체 디바이스
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
RU2308146C2 (ru) Устройство защиты выводов интегральных схем со структурой мдп от электростатических разрядов
JP2008182239A (ja) 静電気放電保護装置
US8218277B2 (en) Shared electrostatic discharge protection for integrated circuit output drivers
JP5752657B2 (ja) 半導体装置
US20090323236A1 (en) Semiconductor device
KR100878439B1 (ko) 출력 드라이버단의 ｅｓｄ 보호 장치
KR101016951B1 (ko) 정전기 보호 회로
US20080310059A1 (en) Esd protection design method and related circuit thereof
KR100612945B1 (ko) 정전방전 보호회로
JP2008147376A (ja) 半導体装置
KR100631958B1 (ko) 정전기 방전 보호 회로
TWI574371B (zh) Semiconductor device
KR100631955B1 (ko) 정전기 방전 보호 회로
JP2006313814A (ja) 半導体装置
KR100631956B1 (ko) 정전기 방전 보호 회로
KR20090066490A (ko) 정전기 방전 회로
KR100861310B1 (ko) 정전기 방전 장치
KR20110088911A (ko) 반도체 장치의 과전압 보호 회로 및 그의 과전압 보호 방법
KR20120033884A (ko) 정전기 방전 보호 회로 및 그 레이아웃 구조
KR100639224B1 (ko) 정전기 방전 보호 소자

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee